CN117835740A - 显示面板及显示装置 - Google Patents
显示面板及显示装置 Download PDFInfo
- Publication number
- CN117835740A CN117835740A CN202211183322.5A CN202211183322A CN117835740A CN 117835740 A CN117835740 A CN 117835740A CN 202211183322 A CN202211183322 A CN 202211183322A CN 117835740 A CN117835740 A CN 117835740A
- Authority
- CN
- China
- Prior art keywords
- opening
- openings
- anode
- substrate
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 17
- 239000011159 matrix material Substances 0.000 claims description 14
- 229910003460 diamond Inorganic materials 0.000 claims description 11
- 239000010432 diamond Substances 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 10
- 238000012546 transfer Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 136
- 238000001914 filtration Methods 0.000 description 16
- 239000010408 film Substances 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 12
- 238000003860 storage Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 102100026620 E3 ubiquitin ligase TRAF3IP2 Human genes 0.000 description 7
- 101710140859 E3 ubiquitin ligase TRAF3IP2 Proteins 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 7
- 102100031102 C-C motif chemokine 4 Human genes 0.000 description 6
- 101000777470 Mus musculus C-C motif chemokine 4 Proteins 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- -1 polyethylene terephthalate Polymers 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000005452 bending Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000002346 layers by function Substances 0.000 description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 4
- 239000004926 polymethyl methacrylate Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 3
- 239000011112 polyethylene naphthalate Substances 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- URLKBWYHVLBVBO-UHFFFAOYSA-N Para-Xylene Chemical group CC1=CC=C(C)C=C1 URLKBWYHVLBVBO-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011552 falling film Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 150000008378 aryl ethers Chemical class 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- LYCAIKOWRPUZTN-UHFFFAOYSA-N ethylene glycol Natural products OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 235000019253 formic acid Nutrition 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 208000036252 interstitial lung disease 1 Diseases 0.000 description 1
- 208000036971 interstitial lung disease 2 Diseases 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
Abstract
本申请公开了一种显示面板及显示装置,涉及显示技术领域,以提高显示装置的显示亮度的均匀性,及减小显示装置的功耗。该显示面板包括衬底、多个像素电路、多条初始化信号线、至少一条转接线和多个阳极。多个像素电路设置于衬底上。初始化信号线沿第一方向延伸,且与像素电路连接。转接线沿第二方向延伸,且与多条初始化信号线连接。第一方向与第二方向相交。多个阳极设置于转接线远离衬底的一侧。阳极包括主体部,且主体部具有沿第二方向延伸的第一中线。多个阳极包括第一阳极,第一阳极的主体部在衬底上的正投影,与转接线在衬底上的正投影有交叠,且转接线关于第一阳极的主体部的第一中线对称。本申请用于图像显示。
Description
技术领域
本公开涉及显示技术领域,尤其涉及一种显示面板及显示装置。
背景技术
随着显示技术的飞速发展,显示装置已经逐渐遍及在人们的生活中。其中,有机发光二极管(Organic Light Emitting Diode,简称:OLED)由于具有自发光、低功耗、宽视角、响应速度快、高对比度以及柔性显示等优点,因而被广泛的应用于手机、电视、笔记本电脑等智能产品中。
相关技术中,显示装置的亮度不均一,存在色分离和色偏的问题,且功耗较大。
发明内容
本公开提供一种显示面板及显示装置,以提高显示装置的显示亮度的均匀性,及减小显示装置的功耗。
为达到上述目的,本公开采用如下技术方案:
一方面,提供一种显示面板。所述显示面板包括衬底、多个像素电路、多条初始化信号线、至少一条转接线和多个阳极。所述多个像素电路设置于所述衬底上。所述初始化信号线沿第一方向延伸,且与所述像素电路连接。所述转接线沿第二方向延伸,且与所述多条初始化信号线连接。所述第一方向与所述第二方向相交。所述多个阳极设置于所述至少一条转接线远离所述衬底的一侧。所述阳极包括主体部,且所述主体部具有沿所述第二方向延伸的第一中线。所述多个阳极包括第一阳极,所述第一阳极的主体部在所述衬底上的正投影,与所述转接线在所述衬底上的正投影有交叠,且所述转接线关于所述第一阳极的主体部的第一中线对称。
在一些实施例中,所述显示面板包括多条转接线,与同一初始化信号线连接的多条转接线中,任意相邻的两条转接线之间的距离大致相等。
在一些实施例中,所述像素电路包括第一初始化信号端和第二初始化信号端。所述多条初始化信号线包括多条第一初始化信号线和多条第二初始化信号线。所述多条第一初始化信号线与所述第一初始化信号端连接,所述多条第二初始化信号线与所述第二初始化信号端连接。
所述多条转接线包括多条第一转接线和多条第二转接线。每条第一转接线与所述多条第一初始化信号线连接。每条第二转接线与所述多条第二初始化信号线连接;且所述多条第一转接线和所述多条第二转接线在所述第一方向上交替排列。
在一些实施例中,所述显示面板还包括多条电源信号线,每条电源信号线沿所述第二方向延伸,且与所述像素电路连接。所述多条电源信号线划分为多个电源信号线组,每个电源信号线组包括相邻的两条电源信号线。所述第一阳极的主体部与所述电源信号线组中的两条电源信号线在所述衬底上的正投影有交叠,且所述两条电源信号线关于所述第一阳极的主体部的第一中线对称。
在一些实施例中,所述显示面板还包括多条数据线,每条数据线沿所述第二方向延伸,且与像素电路连接。所述多条数据线划分为多个数据线组,每个数据线组包括相邻的两条数据线。所述多个阳极包括第二阳极,所述第二阳极的主体部在所述衬底上的正投影,与所述数据线组中的两条数据线在所述衬底上的正投影有交叠,且所述数据线组中的两条数据线关于所述第二阳极的主体部的第一中线对称。
在一些实施例中,所述电源信号线、所述数据线和所述转接线的材料相同且同层设置。
在一些实施例中,所述电源信号线组中的两条电源信号线之间的最小距离,大于所述数据线组中的两条数据线之间的最小距离。所述转接线设置于所述电源信号线组中的两条电源信号线之间。
在一些实施例中,沿垂直于所述衬底,且由所述衬底指向所述第一电极层的方向,所述显示面板包括依次设置的第一半导体层、第一栅导电层、第二栅导电层、第二半导体层、第三栅导电层、第一源漏导电层和第二源漏导电层。所述第一初始化信号线位于所述第三栅导电层;所述第二初始化信号线位于所述第一源漏导电层;所述转接线位于所述第二源漏导电层。
在一些实施例中,所述多个像素电路包括多个第一像素电路和多个第二像素电路。所述多个像素电路排列成多行多列,一行像素电路划分为多个像素电路组,一个像素电路组包括相邻的一个第一像素电路和一个第二像素电路。
同一所述像素电路组中,所述第一像素电路与所述第二像素电路关于第一轴线对称。所述第一轴线与所述第一阳极的主体部的第一中线重合。和/或,在所述第一方向上,属于不同的像素电路组,且相邻的第一像素电路与第二像素电路关于第二轴线对称;所述第二轴线与第二阳极的主体部的第一中线重合。
在一些实施例中,所述多个阳极包括多个红色阳极、多个蓝色阳极、多个第一绿色阳极和多个第二绿色阳极。所述显示面板还包括像素界定层,所述像素界定层设置于所述多个阳极远离所述衬底的一侧。
所述像素界定层设有多个第一开口、多个第二开口、多个第三开口和多个第四开口。所述第一开口暴露至少部分所述红色阳极的主体部,所述第二开口暴露至少部分所述蓝色阳极的主体部,所述第三开口暴露至少部分所述第一绿色阳极的主体部,所述第四开口暴露至少部分所述第二绿色阳极的主体部。
所述多个第一开口和所述多个第二开口阵列排布为多行多列,每行包括沿第一方向交错排列的多个第一开口和多个第二开口,每列包括沿第二方向交错排列的多个第一开口和多个第二开口。所述多个第三开口和所述多个第四开口阵列排布为多行多列,每行包括沿第一方向交错排列的多个第三开口和多个第四开口,每列包括沿第二方向交错排列的多个第三开口和多个第四开口,且所述第三开口和所述第四开口分别位于不同的两行两列的第一开口和第二开口之间。
在一些实施例中,所述多个第一开口和多个第二开口划分为多个开口组,所述开口组包括在所述第二方向上相邻的一个第一开口和一个第二开口。所述多个开口组包括第一子组和第二子组,所述第一子组中的第一开口的发光中心和第二开口的发光中心的距离,小于所述第二子组中的第一开口的发光中心和第二开口的发光中心的距离,且所述第一子组和所述第二子组在所述第一方向上交替排列。
在一些实施例中,所述第一开口、所述第二开口、所述第三开口和所述第四开口中的至少一者的至少部分边界为曲线。
在一些实施例中,所述第一开口、所述第二开口、所述第三开口和所述第四开口的形状为圆形或椭圆形。或,所述第一开口和所述第二开口的形状为菱形;所述第三开口和所述第四开口包括首尾依次连接第一直边、第二直边和第一曲边。或,所述第一开口和所述第二开口中,一者的形状为菱形,另一者的形状为扇形;所述第三开口和所述第四开口的形状为长方形。或,所述第一开口和所述第二开口中,一者的外轮廓包括端部相连的第二曲边和第三曲边,所述第二曲边和所述第三曲边的两个连接点为第一连接点和第二连接点;所述第一连接点和所述第二连接点的连线为第一线段,所述第二曲边与所述第一线段围成半圆,所述第三曲边与所述第一线段围成半椭圆,另一者的形状为圆形或椭圆形;所述第三开口和所述第四开口的形状为圆形或椭圆形。
在一些实施例中,所述显示面板还包括黑矩阵,所述黑矩阵设置于所述像素界定层远离所述衬底的一侧。所述黑矩阵设有多个第一避让开口、多个第二避让开口、多个第三避让开口和多个第四避让开口。所述第一开口、所述第二开口、所述第三开口和所述第四开口的边界在所述衬底上的正投影,分别位于所述第一避让开口、所述第二避让开口、所述第三避让开口和所述第四避让开口的边界在所述衬底上的正投影内。
其中,所述第一开口的边界与所述第一避让开口的边界之间的距离为2μm~4μm。所述第二开口的边界与所述第二避让开口的边界之间的距离为0.5μm~2.5μm。所述第三开口的边界与所述第三避让开口的边界之间的距离为2μm~4μm。所述第四开口的边界与所述第四避让开口的边界之间的距离为2μm~4μm。
在一些实施例中,所述显示面板还包括彩膜,所述彩膜设置于所述黑矩阵和所述像素界定层之间。所述彩膜包括多个红色滤光部、多个蓝色滤光部、多个第一绿色滤光部和多个第二绿色滤光部。所述第一避让开口、所述第二避让开口、所述第三避让开口和所述第四避让开口的边界在所述衬底上的正投影,分别位于所述红色滤光部、所述蓝色滤光部、所述第一绿色滤光部和所述第二绿色滤光部的边界在所述衬底上的正投影内。
其中,所述红色滤光部的边界与所述第一避让开口的边界之间的距离为4.5μm~6.5μm。所述蓝色滤光部的边界与所述第二避让开口的边界之间的距离为5.75μm~7.75μm。所述第一绿色滤光部的边界与所述第三避让开口的边界之间的距离为5.5μm~7.5μm。所述第二绿色滤光部的边界与所述第四避让开口的边界之间的距离为5.5μm~7.5μm。
在一些实施例中,任意相邻的两个阳极的主体部相对的边界为相互平行的直线段,且相邻的两个阳极的主体部相对的边界之间的距离等于第一预设值,所述第一预设值为相邻的两个阳极断开的工艺极限值。
本公开实施例提供的显示面板中,可以降低初始化信号线的电阻,减小初始化信号线的压降,从而减小显示装置的功耗,提高同一行子像素的显示亮度的均匀性,提升显示效果。同时,转接线可以平衡多条初始化信号线在连接结点处的电压,减小不同的初始化信号线由于压降的不同而导致同一列子像素P接收的初始化信号的差异,从而提高同一列子像素的显示亮度的均匀性,提升显示效果。
此外,第一阳极的主体部在衬底上的正投影,与转接线在衬底上的正投影交叠的区域,在第一方向上与第一中线的最大距离和最小距离均大致相等。这样的话,转接线可以平衡第一阳极的主体部在第一方向上的两侧的高度,提高第一阳极的主体部的平坦度,从而减弱包括该第一阳极的发光器件所射出的光线的方向产生的偏离,改善显示装置产生色分离和色偏的问题,提高显示装置的显示亮度的均匀性,提升显示效果。
另一方面,提供一种显示装置。所述显示装置包括如上述任一实施例所述的显示面板。
本公开实施例提供的显示装置的有益效果与上述技术方案提供的显示面板的有益效果相同,在此不做赘述。
附图说明
为了更清楚地说明本公开中的技术方案,下面将对本公开一些实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例的附图,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的附图。此外,以下描述中的附图可以视作示意图,并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据一些实施例的显示装置的结构图;
图2为根据一些实施例的显示装置的爆炸图;
图3A为根据一些实施例的一种显示面板的剖视图;
图3B为根据一些实施例的另一种显示面板的剖视图;
图4为根据一些实施例的像素电路的电路图;
图5为根据一些实施例的一种阳极的结构图;
图6为根据一些实施例的显示面板的第一半导体层的俯视图;
图7为图6中增加第一栅导电层后的俯视图;
图8为图7中增加第二栅导电层后的俯视图;
图9为图8中增加第二半导体层后的俯视图;
图10为图9中增加第三栅导电层后的俯视图;
图11为图10中增加第一源漏导电层后的俯视图;
图12为图11中增加第二源漏导电层后的俯视图;
图13为图12中增加阳极层后的俯视图;
图14为图13中增加一种像素界定层后的俯视图;
图15A为图13中增加另一种像素界定层后的俯视图;
图15B为图13中增加又一种像素界定层后的俯视图;
图16A为图13中增加再一种像素界定层后的俯视图;
图16B为图13中增加又一种像素界定层后的俯视图;
图17为图13中增加又一种像素界定层后的俯视图;
图18为根据一些实施例的第二源漏导电层的俯视图;
图19为根据一些实施例的子像素排列的俯视图;
图20为根据一些实施例的像素界定层和第一触控结构的俯视图;
图21为根据一些实施例的像素界定层和第二触控结构的俯视图;
图22为根据一些实施例的像素界定层、黑矩阵与触控感应层的俯视图;
图23为根据一些实施例的像素界定层、黑矩阵、彩膜与触控感应层的的俯视图。
具体实施方式
下面将结合附图,对本公开一些实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本公开一部分实施例,而不是全部的实施例。基于本公开所提供的实施例,本领域普通技术人员所获得的所有其他实施例,都属于本公开保护的范围。
除非上下文另有要求,否则,在整个说明书和权利要求书中,术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思,即为“包含,但不限于”。在说明书的描述中,术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外,所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在描述一些实施例时,可能使用了“连接”、“电连接”及其衍伸的表达。例如,描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。这里所公开的实施例并不必然限制于本文内容。又例如,描述一些实施例时可能使用了术语“电连接”以表明两个或两个以上部件彼此间有直接电接触或间接电连接。这里所公开的实施例并不必然限制于本文内容。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义,均包括以下A、B和C的组合:仅A,仅B,仅C,A和B的组合,A和C的组合,B和C的组合,及A、B和C的组合。
“A和/或B”,包括以下三种组合:仅A,仅B,及A和B的组合。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言,其不排除适用于或被配置为执行额外任务或步骤的设备。
另外,“基于”的使用意味着开放和包容性,因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
如本文所使用的那样,“约”、“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值,其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即,测量系统的局限性)所确定。
如本文所使用的那样,“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况,该相近似的情况的范围处于可接受偏差范围内,其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即,测量系统的局限性)所确定。例如,“平行”包括绝对平行和近似平行,其中近似平行的可接受偏差范围例如可以是5°以内偏差;“垂直”包括绝对垂直和近似垂直,其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等,其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5%。
应当理解的是,当层或元件被称为在另一层或基板上时,可以是该层或元件直接在另一层或基板上,或者也可以是该层或元件与另一层或基板之间存在中间层。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中,为了清楚,放大了层和区域的厚度。因此,可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此,示例性实施方式不应解释为局限于本文示出的区域的形状,而是包括因例如制造而引起的形状偏差。例如,示为矩形的蚀刻区域通常将具有弯曲的特征。因此,附图中所示的区域本质上是示意性的,且它们的形状并非旨在示出设备的区域的实际形状,并且并非旨在限制示例性实施方式的范围。
本公开的实施例提供的像素电路中所采用的晶体管可以为薄膜晶体管(ThinFilm Transistor,简称:TFT)、场效应晶体管(Metal Oxide Semiconductor,简称:MOS)或其他特性相同的开关器件,本公开的实施例中均以薄膜晶体管为例进行说明。
如图1所示,本公开的一些实施例提供一种显示装置1000,该显示装置1000可以是显示不论运动(例如,视频)还是固定(例如,静止图像)的且不论文字还是的图像的任何装置。
示例性地,该显示装置1000可以为电视机、笔记本电脑、平板电脑、手机、个人数字助理(Personal Digital Assistant;简称:PDA)、导航仪、可穿戴设备、虚拟现实(VirtualReality;简称:VR)设备等任何具有显示功能的产品或者部件。
在一些实施例中,参阅图1,显示装置1000包括显示面板100。
示例性地,如图1和图2所示,上述显示装置1000还可以包括壳体200、电路板300以及其他电子配件。其中,显示面板100和电路板300可以设置在该壳体200内。
其中,上述显示面板100的类型包括多种,可以根据实际需要选择设置。
示例性地,上述显示面板100可以为:有机发光二极管(Organic Light EmittingDiode,简称:OLED)显示面板、量子点发光二极管(Quantum Dot Light Emitting Diode,简称:QLED)显示面板等,本公开实施例在此不做具体限定。
下面以上述显示面板100为OLED显示面板为例,对本公开的一些实施例进行示意性说明。
在一些实施例中,参阅图2,显示面板100包括显示基板10和用于封装显示基板10的封装层20。
其中,如图2和图3A所示,显示基板10具有相对设置的出光侧和非出光侧,封装层20设置于显示基板10的出光侧,即图3A中的上侧。此处,封装层20可以为封装薄膜,也可以为封装基板。
参阅图2,显示面板100具有显示区A,以及设置在显示区A的至少一侧的周边区B。图2中以周边区B围绕显示区A设置为例进行示意。
其中,显示区A为显示图像的区域,被配置为设置多个子像素P。周边区B为不显示图像的区域,周边区B被配置为设置显示驱动电路,例如,栅极驱动电路和源极驱动电路。
示例性地,参阅图2和图3A,显示面板100包括衬底11和设置在衬底11的一侧,且位于显示区A的多个子像素P。
上述衬底11的类型包括多种,可以根据实际需要选择设置。
示例性地,衬底11可以为刚性衬底。例如,该刚性衬底可以为玻璃衬底或聚甲基丙烯酸甲酯(Polymethyl Methacrylate,简称:PMMA)衬底等。
示例性地,衬底11可以为柔性衬底。例如,该柔性衬底可以为聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate,简称:PET)衬底、聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate Two Formic Acid Glycol Ester,简称:PEN)衬底或聚酰亚胺(Polyimide,简称:PI)衬底等。
其中,参阅图2,多个子像素P可以包括出光颜色为第一颜色的第一子像素、出光颜色为第二颜色的第二子像素、以及出光颜色为第三颜色的第三子像素。
这里,第一颜色、第二颜色和第三颜色为三基色,例如,第一颜色为红色,第二颜色为蓝色,第三颜色为绿色。以下以第一颜色为红色,第二颜色为蓝色,第三颜色为绿色为例,对本公实施例进行示例性说明。
此外,参阅图3A和图4,每个子像素P均包括设置于衬底11上的发光器件30和像素电路40。像素电路40包括多个薄膜晶体管43。
如图3A所示,薄膜晶体管43包括半导体沟道431、源极432、漏极433和栅极434,源极432和漏极433分别与半导体沟道431接触。
需要说明的是,上述源极432和漏极433可以互换,即图3A中的432表示漏极,图3A中的433表示源极。
如图3A所示,发光器件30包括阳极31、发光功能层32以及阴极33,阳极31通过搭接孔和多个薄膜晶体管43中的一个薄膜晶体管43的源极432或漏极433电连接,图3A中以阳极31和薄膜晶体管43的漏极433电连接进行示意。
在一些实施例中,参阅图5,上述阳极31包括主体部310和连接部320。
如图3A和图5所示,主体部310被配置为与发光功能层32接触,以形成发光区,即发光区在衬底11上的正投影,位于主体部310在衬底11上的正投影内。
如图3A、图4和图5所示,连接部320被配置为与像素电路40电连接,即连接部320通过搭接孔与薄膜晶体管43的源极432或漏极433电连接。
这样的话,可以使得阳极31形成发光区的部分,与像素电路40电连接的部分错开,提高阳极31形成发光区的部分的平坦度,即提高发光器件30的平坦度。
在一些实施例中,参阅图2和图3A,上述阴极33为连续的整层图案,并覆盖整个显示区A。
在一些实施例中,参阅图3A,上述发光功能层32仅包括发光层。在另一些实施例中,上述发光功能层32除包括发光层外,还包括电子传输层(Election TransportingLayer,简称:ETL)、电子注入层(Election Injection Layer,简称:EIL)、空穴传输层(HoleTransporting Layer,简称:HTL)和空穴注入层(Hole Injection Layer,简称:HIL)中的至少一个。
可以理解的是,上述像素电路40的结构包括多种,可以根据实际需要选择设置。例如,像素电路40的结构可以包括“2T1C”、“3T1C”、“7T1C”、“8T1C”或“7T2C”等结构。其中,“T”表示为晶体管,位于“T”前面的数字表示为晶体管的数量,“C”表示为存储电容器,位于“C”前面的数字表示为存储电容器的数量。
其中,在显示面板100使用的过程中,像素电路40中的晶体管及发光器件30的稳定性可能会下降(例如驱动晶体管的阈值电压漂移),影响显示面板100的显示效果,这样便需要对像素电路40进行补偿。
对像素电路40进行补偿的方式可以包括多种,可以根据实际需要选择设置。例如,可以在像素电路40中设置像素补偿电路,以利用该像素补偿电路对像素电路40进行内部补偿。又例如,可以通过像素电路40内部的晶体管对驱动晶体管或发光器件30进行感测,并将感测到的数据传输到外部感应电路,以利用该外部感应电路计算需要补偿的驱动电压值并进行反馈,从而实现对像素电路40的外部补偿。
本公开以采用内部补偿的方式,且像素电路40采用“8T1C”的结构为例,对像素电路40的结构进行示意性说明。
示例性地,如图4所示,像素电路40可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8和存储电容器C。
第一晶体管T1的控制极与复位信号端RESET电连接,第一晶体管T1的第一极与第一初始化信号端VINIT1电连接,第一晶体管T1的第二极与第一节点N1电连接。
第二晶体管T2的控制极与第一扫描信号端GATE1电连接,第二晶体管T2的第一极与第二节点N2电连接,第二晶体管T2的第二极与第一节点N1电连接。
第三晶体管T3的控制极与第三节点N3电连接,第三晶体管T3的第一极与第四节点N4电连接,第三晶体管T3的第二极与第二节点N2的控制极电连接。需要说明的是,第三晶体管T3即为上述驱动晶体管。
第四晶体管T4的控制极与第一扫描信号端GATE1电连接,第四晶体管T4的第一极与数据信号端DATA电连接,第四晶体管T4的第二极与第四节点N4电连接。
第五晶体管T5的控制极与使能信号端EM电连接,第五晶体管T5的第一极与电源信号端VDD电连接,第五晶体管T5的第二极与第四节点N4电连接。
第六晶体管T6的控制极与使能信号端EM电连接,第六晶体管T6的第一极与第二节点N2电连接,第六晶体管T6的第二极与第五节点N5电连接。
第七晶体管T7的控制极与复位信号端RESET电连接,第七晶体管T7的第一极与第二初始化信号端VINIT2电连接,第七晶体管T7的第二极与第五节点N5电连接。
第八晶体管T8的控制极与第二扫描信号端GATE2电连接,第八晶体管T8的第一极与第一节点N1电连接,第八晶体管T8的第二极与第三节点N3电连接。
存储电容器C的第一极板与电源信号端VDD电连接,存储电容器C的第二极板与第三节点N3电连接。
其中,发光器件30的阳极31与第五节点N5电连接。并且,第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7均为低温多晶硅TFT,第八晶体管为氧化物TFT。
需要说明的是,低温多晶硅TFT的有源层采用低温多晶硅(Low TemperaturePoly-Silicon,简称:LTPS),氧化物TFT的有源层采用氧化物半导体,例如铟镓锌氧化物和/或铟镓锡氧化物等。
在这种情况下,结合氧化物TFT在低刷新率下的稳定性高和制作成本较低的优点,以及低温多晶硅TFT高迁移率的优点,能够以低生产成本,实现高的电荷迁移率、稳定性和可扩展性。即,上述显示面板100可以结合低温多晶硅TFT和氧化物TFT的优势,实现低频驱动,降低功耗,提高显示品质。
相关技术中,显示装置的亮度不均一,存在色分离和色偏的问题,且功耗较大。
基于此,本公开的一些实施例提供的显示面板100,参阅图10、图11和图12,包括多条初始化信号线50和至少一条转接线60。
如图10和图11所示,初始化信号线50大致沿第一方向X延伸,且与像素电路40连接。如图11和图12所示,转接线60大致沿第二方向Y延伸,且与多条初始化信号线50连接;例如,转接线60大致沿第二方向Y延伸,且与所有的初始化信号线50连接。其中,第一方向X与第二方向Y相交。例如,第一方向X与第二方向Y大致垂直。
在这种情况下,初始化信号线50通过转接线60连接,可以降低初始化信号线50的电阻,减小初始化信号线50的压降,从而减小显示装置1000的功耗,提高同一行子像素P的显示亮度的均匀性,提升显示效果。
同时,转接线60可以平衡多个初始化信号线50在连接结点处的电压,减小不同的初始化信号线50由于压降的不同而导致同一列子像素P接收的初始化信号的差异,从而提高同一列子像素P的显示亮度的均匀性,提升显示效果。
示例性地,参阅图12,上述显示面板100可以包括多条转接线60,且与同一初始化信号线50连接的多条转接线60中,任意相邻的两条转接线60之间的距离大致相等。
以这种方式设置,多条转接线60可以将每条初始化信号线50划分为长度大致相等的多个子线段,以进一步地减小不同的初始化信号线50由于压降的不同而导致同一列子像素P接收的初始化信号的差异,进一步地提高同一列子像素P的显示亮度的均匀性,提升显示效果。
其中,如图4、图11和图12所示,在像素电路40包括第一初始化信号端VINIT1和第二初始化信号端VINIT2的情况下,多条初始化信号线50包括多条第一初始化信号线51和多条第二初始化信号线52。第一初始化信号线51与第一初始化信号端VINIT1连接,第二初始化信号线52与第二初始化信号端VINIT2连接。
需要说明的是,像素电路40例如可以为8T1C像素电路40,该8T1C像素电路40包括第一初始化信号端VINIT1和第二初始化信号端VINIT2。
在此基础上,如图11和图12所示,上述多条转接线60包括多条第一转接线61和多条第二转接线62。每条第一转接线61可以与多条第一初始化信号线51连接。例如,每条第一转接线61可以与所有的第一初始化信号线51连接。每条第二转接线62可以与多条第二初始化信号线52连接;例如,每条第二转接线62可以与所有的第二初始化信号线52连接。并且,多条第一转接线61和多条第二转接线62在第一方向X上交替排列。
需要说明的是,相邻的两条第一转接线61之间的距离还可以与相邻的两条第二转接线62之间的距离大致相等,本公开实施例在此不做具体限定。
以这种方式设置,多条第一转接线61和多条第二转接线62可以设置于同层,并分别与多条第一初始化信号线51和多条第二初始化信号线52形成网状结构,结构简单,便于制备。
在一些实施例中,如图3A、图5和图13所示,主体部310具有沿第二方向Y延伸的第一中线S1,多个阳极31包括第一阳极311,且第一阳极311的主体部310在衬底11上的正投影,与转接线60在衬底11上的正投影有交叠。
在此基础上,转接线60关于第一阳极311的主体部310的第一中线S1对称。也就是说,第一阳极311的主体部310在衬底11上的正投影,与转接线60在衬底11上的正投影交叠的区域,在第一方向X上与第一中线S1的最大距离和最小距离均大致相等。
这样的话,转接线60可以平衡第一阳极311的主体部310在第一方向X上的两侧的高度,提高第一阳极311的主体部310的平坦度,从而减弱包括该第一阳极311的发光器件30所射出的光线的方向产生的偏离,改善显示装置1000产生色分离和色偏的问题,提高显示装置1000的显示亮度的均匀性,提升显示效果。
在一些实施例中,如图12所示,显示面板100还包括多条电源信号线70,每条电源信号线70大致沿第二方向Y延伸,且与像素电路40连接。例如,每条电源信号线70与像素电路40的电源信号端VDD连接。
其中,如图3A、图12和图13所示,多条电源信号线70划分为多个电源信号线组700,每个电源信号线组700包括相邻的两条电源信号线70,并且第一阳极311的主体部310(参见图5)与电源信号线组700中的相邻的两条电源信号线70在衬底11上的正投影有交叠。
在此基础上,电源信号线组700中的相邻的两条电源信号线70关于第一阳极311的主体部310的第一中线S1对称。也就是说,第一阳极311的主体部310在衬底11上的正投影,与电源信号线70在衬底11上的正投影交叠的区域,在第一方向X上与第一阳极311的主体部310的第一中线S1的最大距离和最小距离均大致相等。
这样的话,电源信号线组700中的相邻的两条电源信号线70还可以平衡第一阳极311的主体部310在第一方向X上的两侧的高度,进一步地提高第一阳极311的主体部310的平坦度。
此外,如图3A、图5、图12和图13所示,上述第一阳极311的主体部310在衬底11上的正投影,可以位于第一电源信号线组700中的两条电源信号线70相远离的两条边在衬底11上的正投影之间。
以这种方式设置,第一阳极311的主体部310在第一方向X上相对的两侧的边缘,均可以得到电源信号线70支撑,第一阳极311的主体部310在第一方向X上的两侧的高度的一致性更好,第一阳极311的主体部310的平坦度更高。
示例性地,如图12和图18所示,电源信号线70包括交替连接第一走线段71和第二走线段72。其中,沿第一方向X,第一走线段71的最小宽度大于第二走线段72的最大宽度。以这种方式设置,第一走线段71之间留有避让区域,阳极31与像素电路40例如可以在该避让区域进行连接。
在一些实施例中,如图12所示,显示面板100还包括多条数据线80,每条数据线80大致沿第二方向Y延伸,且与像素电路40连接。例如,每条数据线80与像素电路40的数据信号端DATA连接。
其中,如图12和图18所示,多条数据线80划分为多个数据线组800,每个数据线组800包括相邻的两条数据线80。并且,多个阳极31包括第二阳极312,第二阳极312的主体部310在衬底11上的正投影,与数据线组800中的两条数据线80在衬底11上的正投影有交叠。
在此基础上,参阅图12和图13,数据线组800中的两条数据线80关于第二阳极312的主体部310的第一中线S1对称。也就是说,第二阳极312的主体部310在衬底11上的正投影,与数据线80在衬底11上的正投影交叠的区域,在第一方向X上与第二阳极312的主体部310的第一中线S1的最大距离和最小距离均大致相等。
这样的话,数据线组800中的两条数据线80可以平衡第二阳极312的主体部310在第一方向X上的两侧的高度,提高第二阳极312的主体部310的平坦度,从而减弱包括该第二阳极312的发光器件30所射出的光线的方向产生的偏离,改善显示装置1000产生色分离和色偏的问题,提高显示装置1000的显示亮度的均匀性,提升显示效果。
在一些实施例中,参阅图3A、图5、图12和图13,第二阳极312的主体部310在衬底11上的正投影,还与属于不同的电源信号线组700且相邻的两条电源信号线70在衬底11上的正投影有交叠。
其中,参阅图5、图12和图13,属于不同的电源信号线组700且相邻的两条电源信号线70,还关于第二阳极312的主体部310的第一中线S1对称。
在这种情况下,电源信号线70还可以对第二阳极312的主体部310提供支撑和平衡第二阳极312的主体部310在第一方向X上的两侧的高度的效果,可以进一步地平衡第二阳极312的主体部310在第一方向X上的两侧的高度,提高第二阳极312的主体部310的平坦度。
在此基础上,如图3A、图5、图12和图13所示,第二阳极312的主体部310在衬底11上的正投影,位于正投影交叠的两条电源信号线70相远离的两条边在衬底11上的正投影之间。
以这种方式设置,第二阳极312的主体部310在第一方向X上相对的两侧的边缘,均可以得到电源信号线70支撑,第二阳极312的主体部310在第一方向X上的两侧的高度的一致性更好,第二阳极312的主体部310的平坦度更高。
在一些实施例中,参阅图18,上述数据线80包括交替连接的直线段81和至少一个弯折段82。
参阅图18,直线段81沿第二方向Y延伸,且直线段81在衬底11上的正投影,与第二阳极312的主体部310在衬底11上的正投影交叠。沿第二方向Y,弯折段82位于相邻的两个第二阳极312的主体部310之间,且弯折段82朝远离第二阳极312的主体部310的第一中线S1的方向弯折。
示例性地,如图18所示,弯折段82可以包括依次连接的第一段821、第二段822和第三段823,第一段821和第三段823分别与弯折段82两侧的直线段81连接,且第二段822相较于直线段81远离第二阳极312的主体部310的第一中线S1。
也就是说,数据线组800中的两条数据线80的弯折段82朝相互远离的方向弯曲,以形成避让区域,该避让区域可以被配置为透光区,以便于显示面板100的非出光侧的功能器件的采光。
例如,显示面板100还包括功能器件,该功能器件需要采集外界环境光,且集成在显示面板100的非出光侧。这里,该功能器件可以包括指纹识别单元、感光装置等其他功能部件。
可以理解的是,参阅图12,上述转接线60、电源信号线70和数据线80可以同层设置,也可以位于不同层。
示例性地,如图12所示,转接线60、电源信号线70和数据线80材料相同且同层设置。即,转接线60、电源信号线70和数据线80位于第一导电层,工艺简单,制备成本较低。
这里,参阅图3A,上述第一导电层可以为衬底11和阳极31之间最靠近阳极31的导电层,例如下面提到的第二源漏导电层SD2。
以这种方式设置,转接线60、电源信号线70和数据线80与阳极31的距离较近,对阳极31提供的支撑以及平坦化的效果较好。
此外,数据线组800的两条数据线80,例如可以设置于属于不同的电源信号线组700且相邻的两条电源信号线70之间。并且,电源信号线组700中的两条电源信号线70之间的最小距离,大于数据线组800的两条数据线80之间的最小距离。
在这种情况下,转接线60例如可以设置于电源信号线组700中的两条电源信号线70之间,便于制备,成本较低。
例如,参阅图12和图18,上述多条转接线60包括多条第一转接线61和多条第二转接线62。
此时,如图12和图18所示,在第一方向X上,相邻的两个电源信号线组700中,第一转接线61设置于其中一个电源信号线组700中的两条电源信号线70之间,第二转接线62设置于另一个电源信号线组700中的两条电源信号线70之间。
在一些实施例中,如图7、图10和图11所示,上述多个像素电路40包括多个第一像素电路41和多个第二像素电路42。
参阅图7、图10和图11,多个像素电路40排列成多行多列,一行像素电路40划分为多个像素电路组400,一个像素电路组400包括相邻的一个第一像素电路41和一个第二像素电路42。
需要说明的是,多个像素电路40排列的行方向即为第一方向X,多个像素电路40排列的列方向即为第二方向Y。
其中,结合图5、图7、图10和图13,同一像素电路组400中,第一像素电路41与第二像素电路42关于第一轴线对称,且第一轴线与第一阳极311的主体部310的第一中线S1重合。
在这种情况下,由于第一阳极311的主体部310的下方的像素电路40,关于第一轴线对称,即关于第一阳极311的主体部310的第一中线S1对称,因此,第一阳极311的主体部310在衬底11上的正投影,与像素电路40所包括的各个图案(例如有源层图案)在衬底11上的正投影交叠的区域,在第一方向X上与第一阳极311的主体部310的第一中线S1的最大距离和最小距离均大致相等。
这样的话,同一像素电路组400中的像素电路40可以进一步地平衡第一阳极311的主体部310在第一方向X上的两侧的高度,提高第一阳极311的主体部310的平坦度。
此外,在第一方向X上,属于不同的像素电路组400,且相邻的第一像素电路41与第二像素电路42关于第二轴线对称,第二轴线与第二阳极312的主体部310的第一中线S1重合。
在这种情况下,第二阳极312的主体部310的下方的像素电路40,还关于第二轴线对称,即关于第二阳极312的主体部310的第一中线S1对称,因此,第二阳极312的主体部310在衬底11上的正投影,与像素电路40所包括的各个图案(例如有源层图案41)在衬底11上的正投影交叠的区域,在第一方向X上与第二轴线S2的最大距离和最小距离均大致相等。
这样的话,属于不同的像素电路组400,且相邻的像素电路40可以进一步地平衡第二阳极312的主体部310在第一方向X上的两侧的高度,提高第二阳极312的主体部310的平坦度。
下面结合显示面板100的膜层结构,对上面提到的像素电路40、初始化信号线50、转接线60、电源信号线70和数据线80进行示例性地介绍。
示例性地,参阅图3A,沿垂直于衬底11,且由衬底11指向阳极31的方向,显示面板100包括依次设置的第一半导体层ACT1、第一栅导电层GT1、第二栅导电层GT2、第二半导体层ACT2、第三栅导电层GT3、第一源漏导电层SD1和第二源漏导电层SD2。
应理解,参阅图3A,第一半导体层ACT1、第一栅导电层GT1、第二栅导电层GT2、第二半导体层ACT2、第三栅导电层GT3、第一源漏导电层SD1和第二源漏导电层SD2中,每相邻的两层之间均设有绝缘膜层,例如,第一栅绝缘层GI1、第一层间绝缘层ILD1、第二栅绝缘层GI2、第三栅绝缘层GI3、第二层间绝缘层ILD2、第一平坦层PLN1和第二平坦层PLN2等,本公开实施例在此不做具体限定。
参阅图3A和图6,第一半导体层ACT1例如可以包括像素电路40中低温多晶硅TFT的半导体沟道431。
需要说明的是,第一半导体层ACT1的材料包括低温多晶硅,例如,非晶硅、单晶硅、多晶硅中的至少一种。
参阅图7,第一栅导电层GT1例如可以包括复位信号线RL、第一扫描信号线GL1、使能信号线EL和存储电容器C的第一极板C1。复位信号线RL、第一扫描信号线GL1和使能信号线EL沿第一方向X延伸,且复位信号线RL、第一扫描信号线GL1、使能信号线EL在第二方向Y上顺次循环排列。
需要说明的是,第一栅导电层GT1的材料包括金属,例如,铝、铜和钼中的至少一种,本公开实施例不限于此。
其中,复位信号线RL与第一半导体层ACT1的交叠部分形成第一晶体管T1和第七晶体管T7的控制极。第一扫描信号线GL1与第一半导体层ACT1的交叠部分形成第二晶体管T2和第四晶体管T4的控制极。使能信号线EL与第一半导体层ACT1的交叠部分形成第五晶体管T5和第六晶体管T6的控制极。
此外,在第一方向X上,多个存储电容器C的第一极板C1间隔设置,且位于第一扫描信号线GL1和使能信号线EL之间。
参阅图8,第二栅导电层GT2例如可以包括存储电容器C的第二极板C2和第二扫描信号线GL2。
其中,第二扫描信号线GL2与第二半导体层ACT2的交叠部分可以形成第八晶体管T8的底栅。
此外,在第一方向X上,多个存储电容器C的第二极板C2相连,且位于相邻的第一扫描信号线GL1和使能信号线EL之间。这里,如图所示,第一极板C1与第二极板C2在衬底11上的正投影相交叠的部分形成存储电容器C。
需要说明的是,第二栅导电层GT2的材料包括金属。例如,第二栅导电层GT2的材料包括铝、铜、钼中的至少一种,本公开实施例不限于此。
参阅图3A和图9,第二半导体层ACT2可以包括像素电路40中氧化物TFT的半导体沟道431。
需要说明的是,第二半导体层ACT2的材料包括氧化物半导体,例如,铟镓锌氧化物和/或铟镓锡氧化物。
参阅图10,第三栅导电层GT3例如可以包括第一初始化信号线51和第三扫描信号线GL3。
其中,第三栅导电层GT3与第二半导体层ACT2的交叠部分可以形成第八晶体管T8的顶栅。这样的话,第八晶体管T8为双栅结构,可以降低第八晶体管T8漏电流的风险。
此外,第一初始化信号线51和第三扫描信号线GL3在第二方向Y上交替排列。
需要说明的是,第三栅导电层GT3的材料包括金属。例如,第三栅导电层GT3的材料包括铝、铜、钼中的至少一种,本公开实施例不限于此。
参阅图11,第一源漏导电层SD1例如可以包括第一连接线151、第二连接线152、第三连接线153和第二初始化信号线52。
如图4、图7和图11所示,第一连接线151与第三晶体管T3的控制极、存储电容器C的第一极板C1和第八晶体管T8的第二极电连接。第二连接线152与第八晶体管T8的第一极、第一晶体管T1的第二极以及第二晶体管T2的第二极电连接。第三连接线153与第五晶体管T5的第一极与存储电容器C的第二极板C2电连接。
需要说明的是,第一源漏导电层SD1的材料包括金属。例如,第一源漏导电层SD1的材料包括铝、铜、钼中的至少一种,本公开实施例不限于此。
参阅图12,第二源漏导电层SD2例如可以包括转接线60、电源信号线70和数据线80。
其中,转接线60位于电源信号线组700中的两条电源信号线70之间,数据线组800中的两条数据线80,位于属于不同的电源信号线组700且相邻的两条电源信号线70之间。
需要说明的是,第二源漏导电层SD2的材料包括金属。例如,第二源漏导电层SD2的材料包括铝、铜、钼中的至少一种,本公开实施例不限于此。
可以理解的是,子像素P的排列方式并不唯一。例如,一个像素单元包括一个出光颜色为红色的子像素P、一个出光颜色为蓝色的子像素P、两个出光颜色为绿色的子像素P。
在此基础上,如图13所示,上述多个阳极31包括多个红色阳极313、多个蓝色阳极314、多个第一绿色阳极315和多个第二绿色阳极316。
在本文中,红色阳极313指的是出光颜色为红色的子像素P对应的阳极31;蓝色阳极314指的是出光颜色为蓝色的子像素P对应的阳极31;第一绿色阳极315指的是出光颜色为绿色的子像素P对应的阳极31;第二绿色阳极316指的是出光颜色为绿色的子像素P对应的阳极31。
例如,多个发光器件30包括发光颜色为红色的发光器件30、发光颜色为蓝色的发光器件30以及发光颜色为绿色的发光器件30。
此时,红色阳极313指的是发光颜色为红色的发光器件30的阳极31;蓝色阳极314指的是发光颜色为蓝色的发光器件30的阳极31;第一绿色阳极315指的是像素单元中一个发光颜色为绿色的发光器件30的阳极31。第二绿色阳极316指的是像素单元中另一个发光颜色为绿色的发光器件30的阳极31。
又例如,发光器件30所发出的光线均为白光。
此时,参阅图3A和图23,显示面板100还包括彩膜140,彩膜140可以包括红色滤光部141、蓝色滤光部142、第一绿色滤光部143和第二绿色滤光部144。
其中,红色阳极313指的是红色滤光部141对应的发光器件30所包括的阳极31;蓝色阳极314指的是蓝色滤光部142对应的发光器件30所包括的阳极31;第一绿色阳极315指的是第一绿色滤光部143对应的发光器件30所包括的阳极31;第二绿色阳极316指的是第二绿色滤光部144对应的发光器件30所包括的阳极31。
如图3A所示,显示面板100还包括像素界定层90,像素界定层90设置于多个阳极31远离衬底11的一侧。
其中,参阅图14,像素界定层90设有多个第一开口91、多个第二开口92、多个第三开口93和多个第四开口94。
如图5和图14所示,第一开口91暴露至少部分红色阳极313的主体部310,第二开口92暴露至少部分蓝色阳极314的主体部310,第三开口93暴露至少部分第一绿色阳极315的主体部310,第四开口94暴露至少部分第二绿色阳极316的主体部310。
需要说明的是,像素界定层90的开口的面积小于对应暴露阳极31的主体部310的面积,以使得像素界定层90的开口均为发光区。
如图14所示,多个第一开口91和多个第二开口92阵列排布为多行多列,每行包括沿第一方向X交错排列的多个第一开口91和多个第二开口92,每列包括沿第二方向Y交错排列的多个第一开口91和多个第二开口92。
如图14所示,多个第三开口93和多个第四开口94阵列排布为多行多列,每行包括沿第一方向X交错排列的多个第三开口93和多个第四开口94,每列包括沿第二方向Y交错排列的多个第三开口93和多个第四开口94,且第三开口93和第四开口94分别位于不同的两行两列的第一开口91和第二开口92之间。
在这种情况下,一个像素单元包括一个出光颜色为红色的子像素P,一个出光颜色为蓝色的子像素P,以及两个出光颜色为绿色的子像素P,并且相邻的像素单元可以共用出光颜色为绿色的子像素P,这样可以提高显示细腻度,降低边缘锯齿感和显示颗粒感,提升显示效果。
此外,基于上述子像素P的排列方式,上述第一阳极311可以包括红色阳极313和蓝色阳极314,上述第二阳极312可以包括第一绿色阳极315和第二绿色阳极316。
在一些实施例中,参阅图14,多个第一开口91和多个第二开口92划分为多个开口组900,开口组900包括在第二方向Y上相邻的一个第一开口91和一个第二开口92。
其中,如图14和图19所示,多个开口组900包括第一子组910和第二子组920,第一子组910中的第一开口91的发光中心和第二开口92的发光中心的距离,小于第二子组920中的第一开口91的发光中心和第二开口92的发光中心的距离,且第一子组910和第二子组920在第一方向X上交替排列。
以这种方式设置,可以通过调整不同的子像素P的发光中心之间的距离,进而调整多个子像素P构成的像素单元的实际亮度中心,使得整个显示面板100中各个像素单元的实际亮度中心分布更加均匀。
此外,属于不同的第一子组910且相邻的第一开口91的发光中心和第二开口92的发光中心的距离,与第二子组920中的第一开口91的发光中心和第二开口92的发光中心的的距离大致相等。以及,属于不同的第二子组920且相邻的第一开口91的发光中心和第二开口92的发光中心的的距离,与第一子组910中的第一开口91的发光中心和第二开口92的发光中心的距离大致相等。
同时,在第一方向X上,任意相邻的第一开口91和第二开口92之间的距离大致相等;在第一方向X和/或第二方向Y上,相邻的第三开口93的发光中心和第四开口94发光中心之间的距离大致相等。
在一些实施例中,参阅图14,第一开口91、第二开口92、第三开口93和第四开口94中的至少一者的至少部分边界为曲线。以这种方式设置,在外界环境光照射在阳极31,并经过的部分边界为曲线的开口反射至外界,产生衍射的过程中,外界环境光所产生的衍射在该开口的曲线边界,能够被均匀的分散,从而改善外界环境光导致的色分离。
在一些示例中,如图17所示,第一开口91、第二开口92、第三开口93和第四开口94的形状大致为圆形或椭圆形。
在本文中,“大致为圆形或椭圆形”是指,形状整体上呈圆形或椭圆形,但是并不局限为标准的圆形或椭圆形。即,这里的“圆形或椭圆形”不但包括基本菱形的形状,而且考虑到工艺条件,还包括类似于圆形或椭圆形的形状。例如,圆形或椭圆形局部线段为直线。
在另一些示例中,如图14所示,第一开口91和第二开口92的形状大致为菱形,第三开口93和第四开口94包括首尾依次连接第一直边B1、第二直边B2和第一曲边L1。
在本文中,“大致为菱形”是指,形状整体上呈菱形,但是并不局限为标准的菱形。即,这里的“菱形”不但包括基本菱形的形状,而且考虑到工艺条件,还包括类似于菱形的形状。例如,菱形的拐角处为弯曲状,即拐角处平滑。
例如,如图14所示,第一曲边L1可以包括依次连接的第一直线段L11、第一子曲线段L12和第二直线段L13。其中,第一子曲线段L12的曲率中心,与第一直边B1和第二直边B2交点的连线与第一方向X大致平行。
需要说明的是,在第一方向X上,相邻的第三开口93和第四开口94可以关于第三轴线对称,第三轴线可以与第一阳极31的主体部310的第一中线S1重合。
在又一些示例中,如图15A和图15B所示,第一开口91和第二开口92中,一者的形状大致为菱形,另一者的形状大致为扇形,第三开口93和第四开口94的形状大致为长方形。
在本文中,“大致为扇形”是指,形状整体上呈扇形,但是并不局限为标准的扇形。即,这里的“扇形”不但包括基本扇形的形状,而且考虑到工艺条件,还包括类似于扇形的形状。例如,扇形的弧形边的部分为直线段弯。
在本文中,“大致为长方形”是指,形状整体上呈长方形,但是并不局限为标准的长方形。即,这里的“长方形”不但包括基本长方形的形状,而且考虑到工艺条件,还包括类似于长方形的形状。例如,长方形的拐角处为弯曲状,即拐角处平滑。
例如,如图15B所示,第一开口91的形状大致为扇形,第二开口92的形状大致为菱形,第三开口93和第四开口94的形状大致为长方形。
又例如,如图15A所示,第一开口91的形状大致为菱形,第二开口92的形状大致为扇形,第三开口93和第四开口94的形状大致为长方形。
在又一些示例中,如图16A和图16B所示,第一开口91和第二开口92中,一者的外轮廓包括端部相连的第二曲边L2和第三曲边L3,第二曲边L2和第三曲边L3的两个连接点为第一连接点和第二连接点,第一连接点和第二连接点的连线为第一线段,第二曲边L2与第一线段围成半圆,第三曲边L3与第一线段围成半椭圆。另一者的形状大致为圆形或椭圆形。第三开口93和第四开口94的形状大致为圆形或椭圆形。
例如,如图16B所示,第一开口91包括端部相连的第二曲边L2和第三曲边L3,第二曲边L2与第一线段M1围成半圆,第三曲边L3与第一线段M1围成半椭圆。第二开口92、第三开口93和第四开口94的形状大致为圆形或椭圆形。
又例如,如图16A所示,第二开口92包括端部相连的第二曲边L2和第三曲边L3,第二曲边L2与第一线段M1围成半圆,第三曲边L3与第一线段M1围成半椭圆。第一开口91、第三开口93和第四开口94的形状大致为圆形或椭圆形。
在一些实施例中,参阅图5、图13和图14,阳极31的主体部310的形状与像素界定层90的开口大致相同。以这种方式设置,显示面板100的制备工艺过程中可以减少一个掩膜板,降低制备成本。
在另一些实施例中,参阅图5、图13和图17,任意相邻的两个阳极31的主体部310相对的边界为相互平行的直线段。
示例性地,参阅图5,阳极31的主体部310的外轮廓的形状大致为多边形。
例如,如图3A和图5所示,阳极31在衬底11上的正投影大致为四边形。当然,阳极31在衬底11上的正投影还可以为六边形、八边形和十边形等,本公开实施例在此不做具体限定。
在此基础上,相邻的两个阳极31的主体部310相对的边界之间的距离大致等于第一预设值。
这里,第一预设值为相邻的两个阳极31断开的工艺极限值。即第一预设值可以根据工艺精度设定,以能够使得同层的阳极31断开为基准。示例性地,第一预设值为3.5μm~6.5μm。例如,第一预设值为3.5μm、4μm、4.5μm、5μm、5.5μm、6μm和6.5μm中的任一者。
在这种情况下,在衬底11的第一方向X和第二方向Y所确定的平面上,阳极31的面积利用率高,可以使得每个阳极31的面积设置的更大,进而使得每个阳极31均可以兼容各种形状的像素界定层90的开口,适用范围更广,生产更灵活。
在一些实施例中,如图3A和图3B所示,显示面板100包括降反射膜12,降反射膜12被配置为,降低外界环境光在显示面板100的反射强度。
在一些示例中,参阅图3B,降反射膜12包括偏光片120,偏光片120设置于封装层20远离衬底11的一侧。
在另一些示例中,参阅图3B,降反射膜12包括黑矩阵130和彩膜140。
如图3A和图22所示,黑矩阵130设置于像素界定层90远离衬底11的一侧。黑矩阵130用于将从不同子像素P发出的光间隔开,并且具有减少外界环境光进入显示面板100内部后产生反射光线的作用。
在像素界定层90包括第一开口91、第二开口92、第三开口93和第四开口94的情况下,黑矩阵130设有多个第一避让开口131、多个第二避让开口132、多个第三避让开口133和多个第四避让开口134。且,第一开口91、第二开口92、第三开口93和第四开口94的边界在衬底11上的正投影,分别位于第一避让开口131、第二避让开口132、第三避让开口133和第四避让开口134的边界在衬底11上的正投影内。
示例性地,第一开口91的边界与第一避让开口131的边界之间的距离为0μm~8μm。可选的,第一开口91的边界与第一避让开口131的边界之间的距离为2μm~4μm。例如,第一开口91的边界与第一避让开口131的边界之间的距离为2μm、2.5μm、3μm、3.5μm或4μm中的任一者。
示例性地,第二开口92的边界与第二避让开口132的边界之间的距离为0μm~8μm。可选的,第二开口92的边界与第二避让开口132的边界之间的距离为0.5μm~2.5μm。例如,第二开口92的边界与第二避让开口132的边界之间的距离为0.5μm、1μm、1.5μm、2μm或2.5μm中的任一者。
示例性地,第三开口93的边界与第三避让开口133的边界之间的距离为0μm~8μm。可选的,第三开口93的边界与第三避让开口133的边界之间的距离为2μm~4μm。例如,第三开口93的边界与第三避让开口133的边界之间的距离为2μm、2.5μm、3μm、3.5μm或4μm中的任一者。
示例性地,第四开口94的边界与第四避让开口134的边界之间的距离为0μm~8μm。可选的,第四开口94的边界与第四避让开口134的边界之间的距离为2μm~4μm。例如,第四开口94的边界与第四避让开口134的边界之间的距离为2μm、2.5μm、3μm、3.5μm或4μm中的任一者。
如图所示,彩膜140设置于黑矩阵130和像素界定层90之间。彩膜140可以滤去外界环境光中的大部分波段的光,从而可以降低外界环境光在显示面板100的反射强度。
其中,参阅图3A和图23,彩膜140包括多个滤光部,每个滤光部对应覆盖像素界定层90的一个开口,且每个滤光部被配置为透射一种颜色的光。
需要说明的是,滤光部的材料包括有机材料,例如,聚甲基丙烯酸甲酯、聚苯乙烯的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酰基类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物和乙烯醇类聚合物中的至少一种。
参阅图14和图23,在像素界定层90包括第一开口91、第二开口92、第三开口93和第四开口94的情况下,多个滤光部包括多个红色滤光部141、多个蓝色滤光部142、多个第一绿色滤光部143和多个第二绿色滤光部144。
此时,参阅图3A和图23,发光器件30所发出的光,照射在红色滤光部141上出射红光,照射在蓝色滤光部142上出射蓝光,照射在第一绿色滤光部143和第二绿色滤光部144上出射绿光,以实现彩色显示。
在这种情况下,上述发光器件30可以被配置为发射白色光线,也可以被配置为发射彩色光线,本公开实施例在此不做具体限定。
其中,第一避让开口131、第二避让开口132、第三避让开口133和第四避让开口134的边界在衬底11上的正投影,分别位于红色滤光部141、蓝色滤光部142、第一绿色滤光部143和第二绿色滤光部144的边界在衬底11上的正投影内。
示例性地,红色滤光部141的边界与第一避让开口131的边界之间的距离为0μm~8μm。可选的,红色滤光部141的边界与第一避让开口131的边界之间的距离为4.5μm~6.5μm。例如,红色滤光部141的边界与第一避让开口131的边界之间的距离为4.5μm、5μm、5.5μm、6μm或6.5μm中的任一者。
示例性地,蓝色滤光部142的边界与第二避让开口132的边界之间的距离为0μm~8μm。可选的,蓝色滤光部142的边界与第二避让开口132的边界之间的距离为5.75μm~7.75μm。例如,蓝色滤光部142的边界与第二避让开口132的边界之间的距离为5.75μm、6.25μm、6.75μm、7.25μm或7.75μm中的任一者。
示例性地,第一绿色滤光部143的边界与第三避让开口133的边界之间的距离为0μm~8μm。可选的,第一绿色滤光部143的边界与第三避让开口133的边界之间的距离为5.5μm~7.5μm。例如,第一绿色滤光部143的边界与第三避让开口133的边界之间的距离为5.5μm、6μm、6.5μm、7μm或7.5μm中的任一者。
示例性地,第二绿色滤光部144的边界与第四避让开口134的边界之间的距离为0μm~8μm。可选的,第二绿色滤光部144的边界与第四避让开口134的边界之间的距离为5.5μm~7.5μm。例如,第二绿色滤光部144的边界与第四避让开口134的边界之间的距离为5.5μm、6μm、6.5μm、7μm或7.5μm中的任一者。
在一些实施例中,参阅图20和图21,显示面板100还包括触控感应层160。
示例性地,参阅图3A、图20和图21,触控感应层160可以设置于封装层20和黑矩阵130之间。触控感应层160包括第一触控结构161和第二触控结构162。第一触控结构161在衬底11上的正投影,与第二触控结构162在衬底11上的正投影大致重合。图3A中并未示意出触控感应层160。
其中,第一触控结构161包括相互绝缘的多个驱动电极,第二触控结构162包括相互绝缘的多个感应电极。
此时,驱动电极与感测电极可形成电容性节点,通过向驱动电极施加的脉冲或交变电压,可在感测电极上诱发电荷,且所诱发的电荷量可易受外部影响(例如手指的触摸或接近)。
也就是说,当手指触摸或接近到电容性节点时,可在电容性节点处发生电容改变,且通过感测电极可测量电容改变,并根据测量整个触控感应层160中的电容改变,确定手指触摸或接近的位置。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以所述权利要求的保护范围为准。
Claims (17)
1.一种显示面板,其特征在于,包括:
衬底;
多个像素电路,设置于所述衬底上;
多条初始化信号线,所述初始化信号线沿第一方向延伸,且与所述像素电路连接;
至少一条转接线,所述转接线沿第二方向延伸,且与所述多条初始化信号线连接;所述第一方向与所述第二方向相交;
多个阳极,设置于所述至少一条转接线远离所述衬底的一侧;所述阳极包括主体部,且所述主体部具有沿所述第二方向延伸的第一中线;所述多个阳极包括第一阳极,所述第一阳极的主体部在所述衬底上的正投影,与所述转接线在所述衬底上的正投影有交叠,且所述转接线关于所述第一阳极的主体部的第一中线对称。
2.根据权利要求1所述的显示面板,其特征在于,包括多条转接线,与同一初始化信号线连接的多条转接线中,任意相邻的两条转接线之间的距离大致相等。
3.根据权利要求2所述的显示面板,其特征在于,所述像素电路包括第一初始化信号端和第二初始化信号端;
所述多条初始化信号线包括:
多条第一初始化信号线,与所述第一初始化信号端连接,
多条第二初始化信号线,与所述第二初始化信号端连接;
所述多条转接线包括:
多条第一转接线,每条第一转接线与所述多条第一初始化信号线连接;
多条第二转接线,每条第二转接线与所述多条第二初始化信号线连接;且所述多条第一转接线和所述多条第二转接线在所述第一方向上交替排列。
4.根据权利要求3所述的显示面板,其特征在于,还包括:
多条电源信号线,每条电源信号线沿所述第二方向延伸,且与所述像素电路连接;所述多条电源信号线划分为多个电源信号线组,每个电源信号线组包括相邻的两条电源信号线;
所述第一阳极的主体部与所述电源信号线组中的两条电源信号线在所述衬底上的正投影有交叠,且所述两条电源信号线关于所述第一阳极的主体部的第一中线对称。
5.根据权利要求4所述的显示面板,其特征在于,还包括:
多条数据线,每条数据线沿所述第二方向延伸,且与像素电路连接;所述多条数据线划分为多个数据线组,每个数据线组包括相邻的两条数据线;
所述多个阳极包括第二阳极,所述第二阳极的主体部在所述衬底上的正投影,与所述数据线组中的两条数据线在所述衬底上的正投影有交叠,且所述数据线组中的两条数据线关于所述第二阳极的主体部的第一中线对称。
6.根据权利要求5所述的显示面板,其特征在于,所述电源信号线、所述数据线和所述转接线的材料相同且同层设置。
7.根据权利要求6所述的显示面板,其特征在于,所述电源信号线组中的两条电源信号线之间的最小距离,大于所述数据线组中的两条数据线之间的最小距离;所述转接线设置于所述电源信号线组中的两条电源信号线之间。
8.根据权利要求3~7中任一项所述的显示面板,其特征在于,沿垂直于所述衬底,且由所述衬底指向所述第一电极层的方向,所述显示面板包括依次设置的第一半导体层、第一栅导电层、第二栅导电层、第二半导体层、第三栅导电层、第一源漏导电层和第二源漏导电层;
所述第一初始化信号线位于所述第三栅导电层;所述第二初始化信号线位于所述第一源漏导电层;所述转接线位于所述第二源漏导电层。
9.根据权利要求1~7中任一项所述的显示面板,其特征在于,所述多个像素电路包括多个第一像素电路和多个第二像素电路;
所述多个像素电路排列成多行多列,一行像素电路划分为多个像素电路组,一个像素电路组包括相邻的一个第一像素电路和一个第二像素电路;
同一所述像素电路组中,所述第一像素电路与所述第二像素电路关于第一轴线对称;所述第一轴线与所述第一阳极的主体部的第一中线重合;和/或,在所述第一方向上,属于不同的像素电路组,且相邻的第一像素电路与第二像素电路关于第二轴线对称;所述第二轴线与第二阳极的主体部的第一中线重合。
10.根据权利要求1所述的显示面板,其特征在于,所述多个阳极包括多个红色阳极、多个蓝色阳极、多个第一绿色阳极和多个第二绿色阳极;
所述显示面板还包括:
像素界定层,设置于所述多个阳极远离所述衬底的一侧;所述像素界定层设有多个第一开口、多个第二开口、多个第三开口和多个第四开口,所述第一开口暴露至少部分所述红色阳极的主体部,所述第二开口暴露至少部分所述蓝色阳极的主体部,所述第三开口暴露至少部分所述第一绿色阳极的主体部,所述第四开口暴露至少部分所述第二绿色阳极的主体部;
所述多个第一开口和所述多个第二开口阵列排布为多行多列,每行包括沿第一方向交错排列的多个第一开口和多个第二开口,每列包括沿第二方向交错排列的多个第一开口和多个第二开口;
所述多个第三开口和所述多个第四开口阵列排布为多行多列,每行包括沿第一方向交错排列的多个第三开口和多个第四开口,每列包括沿第二方向交错排列的多个第三开口和多个第四开口,且所述第三开口和所述第四开口分别位于不同的两行两列的第一开口和第二开口之间。
11.根据权利要求10所述的显示面板,其特征在于,所述多个第一开口和多个第二开口划分为多个开口组,所述开口组包括在所述第二方向上相邻的一个第一开口和一个第二开口;
所述多个开口组包括第一子组和第二子组,所述第一子组中的第一开口的发光中心和第二开口的发光中心的距离,小于所述第二子组中的第一开口的发光中心和第二开口的发光中心的距离,且所述第一子组和所述第二子组在所述第一方向上交替排列。
12.根据权利要求10所述的显示面板,其特征在于,所述第一开口、所述第二开口、所述第三开口和所述第四开口中的至少一者的至少部分边界为曲线。
13.根据权利要求12所述的显示面板,其特征在于,所述第一开口、所述第二开口、所述第三开口和所述第四开口的形状为圆形或椭圆形;
或,所述第一开口和所述第二开口的形状为菱形;所述第三开口和所述第四开口包括首尾依次连接第一直边、第二直边和第一曲边;
或,所述第一开口和所述第二开口中,一者的形状为菱形,另一者的形状为扇形;所述第三开口和所述第四开口的形状为长方形;
或,所述第一开口和所述第二开口中,一者的外轮廓包括端部相连的第二曲边和第三曲边,所述第二曲边和所述第三曲边的两个连接点为第一连接点和第二连接点;所述第一连接点和所述第二连接点的连线为第一线段,所述第二曲边与所述第一线段围成半圆,所述第三曲边与所述第一线段围成半椭圆,另一者的形状为圆形或椭圆形;所述第三开口和所述第四开口的形状为圆形或椭圆形。
14.根据权利要求10~13中任一项所述的显示面板,其特征在于,还包括:
黑矩阵,设置于所述像素界定层远离所述衬底的一侧;所述黑矩阵设有多个第一避让开口、多个第二避让开口、多个第三避让开口和多个第四避让开口;所述第一开口、所述第二开口、所述第三开口和所述第四开口的边界在所述衬底上的正投影,分别位于所述第一避让开口、所述第二避让开口、所述第三避让开口和所述第四避让开口的边界在所述衬底上的正投影内;
其中,所述第一开口的边界与所述第一避让开口的边界之间的距离为2μm~4μm;所述第二开口的边界与所述第二避让开口的边界之间的距离为0.5μm~2.5μm;所述第三开口的边界与所述第三避让开口的边界之间的距离为2μm~4μm;所述第四开口的边界与所述第四避让开口的边界之间的距离为2μm~4μm。
15.根据权利要求14所述的显示面板,其特征在于,还包括:
彩膜,设置于所述黑矩阵和所述像素界定层之间;所述彩膜包括多个红色滤光部、多个蓝色滤光部、多个第一绿色滤光部和多个第二绿色滤光部;所述第一避让开口、所述第二避让开口、所述第三避让开口和所述第四避让开口的边界在所述衬底上的正投影,分别位于所述红色滤光部、所述蓝色滤光部、所述第一绿色滤光部和所述第二绿色滤光部的边界在所述衬底上的正投影内;
其中,所述红色滤光部的边界与所述第一避让开口的边界之间的距离为4.5μm~6.5μm;所述蓝色滤光部的边界与所述第二避让开口的边界之间的距离为5.75μm~7.75μm;所述第一绿色滤光部的边界与所述第三避让开口的边界之间的距离为5.5μm~7.5μm;所述第二绿色滤光部的边界与所述第四避让开口的边界之间的距离为5.5μm~7.5μm。
16.根据权利要求10~13中任一项所述的显示面板,其特征在于,任意相邻的两个阳极的主体部相对的边界为相互平行的直线段,且相邻的两个阳极的主体部相对的边界之间的距离等于第一预设值,所述第一预设值为相邻的两个阳极断开的工艺极限值。
17.一种显示装置,其特征在于,包括如权利要求1~16中任一项所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211183322.5A CN117835740A (zh) | 2022-09-27 | 2022-09-27 | 显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211183322.5A CN117835740A (zh) | 2022-09-27 | 2022-09-27 | 显示面板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117835740A true CN117835740A (zh) | 2024-04-05 |
Family
ID=90515860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211183322.5A Pending CN117835740A (zh) | 2022-09-27 | 2022-09-27 | 显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117835740A (zh) |
-
2022
- 2022-09-27 CN CN202211183322.5A patent/CN117835740A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230021680A1 (en) | Display substrate and method for manufacturing same, and display apparatus | |
JP7472124B2 (ja) | アレイ基板及びその製作方法、表示装置及び表示基板 | |
US10756147B2 (en) | Organic light-emitting display panel with improved resolution and electronic device | |
US11532274B2 (en) | Driving backplane and display panel | |
JP2022550643A (ja) | 表示用基板及びその製造方法、表示パネル、表示装置 | |
CN113196495B (zh) | 显示基板及显示装置 | |
US20240194134A1 (en) | Display Substrate and Preparation Method Thereof, Display Apparatus | |
WO2022160492A1 (zh) | 显示基板及其制备方法、显示装置 | |
US11925076B2 (en) | Display panel and display device | |
US20240046873A1 (en) | Display device | |
CN218160381U (zh) | 显示基板和显示装置 | |
CN218851230U (zh) | 显示面板及显示装置 | |
US20230354655A1 (en) | Display Substrate, Preparation Method Thereof, and Display Apparatus | |
US20230317011A1 (en) | Display substrate, display panel and display apparatus | |
CN117835740A (zh) | 显示面板及显示装置 | |
US20240144878A1 (en) | Display substrate and display apparatus | |
US20220131114A1 (en) | Display device and method of manufacturing the same | |
WO2023230919A1 (zh) | 显示基板以及显示装置 | |
WO2023000215A1 (zh) | 显示基板及显示装置 | |
WO2023230915A1 (zh) | 显示基板以及显示装置 | |
US20240237396A1 (en) | Display substrate and display apparatus | |
WO2024060031A1 (zh) | 显示面板及显示装置 | |
WO2022226973A9 (zh) | 显示面板及显示装置 | |
WO2023108565A1 (zh) | 显示面板及显示装置 | |
WO2023092512A1 (zh) | 显示基板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |