CN117834377A - 一种管理系统、方法、设备及存储介质 - Google Patents

Abstract

本申请提供一种管理系统、方法、设备及存储介质，涉及计算机设备技术领域，系统包括：基板管理控制器、CPU、交换芯片、以太网控制器、网络变压器；CPU与以太网控制器构成第一通道，用于对网络接口进行故障排查；以太网控制器与交换芯片构成第二通道；基板管理控制器与交换芯片构成第三通道；交换芯片通过网络变压器与网络接口构成第四通道；基板管理控制器用于通过第一、第二和第三通道与CPU数据传输，用于通过第三和第四通道与网络接口侧设备数据传输；CPU用于通过第一、第二和第四通道与网络接口侧设备数据传输；基板管理控制器与CPU构成指令通道。旨在提高CPU和基板管理控制器之间的通讯速率和便捷性。

Description

一种管理系统、方法、设备及存储介质

技术领域

本申请涉及计算机设备技术领域，尤其涉及一种管理系统、方法、设备及存储介质。

背景技术

为了便于终端用户集中管理和使用白盒交换机设备，行业内广泛使用IPMI智能平台接口，利用此接口的标准设计有助于实施统一系统管理，使不同硬件平台的集中管理成为可能。而统一的平台接口，导致了类似的硬件设计，其基本组成都有CPU、BMC、管理网口相关设计器件。其中的CPU作为系统的控制中心，需要外接管理网口，用于数据上传下载及联网访问服务。同样，作为IPMI智能管理平台的核心控制器，其更加需要接至外部的管理网口，以实现对白盒交换机设备的远程管理。而典型的硬件设计方案如图1所示，CPU芯片通过PCIe接口控制以太网控制器(Ethernet Controller)。基板管理控制器(BaseboardManagement Controller BMC)芯片通过NCSI接口连接以太网控制器，两者共用一路MDI接口，经过网络变压器(Transformer)之后，在控制面板侧共用一个面板管理网络接口。其中以太网控制器外挂一个Flash存放固件Firmware，用于以太网控制器的正常工作和存放MAC地址。

而该典型的硬件设计方案存在以下问题：1、以太网控制器的管理接口为PCIe，当网络接口出现相关问题后，运维人员只能连接CPU串口，通过PCIe接口才可以访问以太网控制器的寄存器进行故障排查；故障的排查取决于CPU是否已经上电且正常工作，CPU是唯一仅有的故障排查通道，因此产品的可维护性差。2、NCSI接口速率只有100Mbps，这个限制了BMC侧的网络接口的最高速率；另外NCSI接口专一，NCSI和PCIe之间通讯转换协议复杂，CPU无法通过以太网控制器和BMC通讯，需要使用额外的通讯接口(如LPC或USB才能进行通讯)，但该额外的通讯接口通讯速率很慢且比较复杂。

发明内容

有鉴于此，本申请提供一种管理系统、方法、设备及存储介质。旨在提高CPU和基板管理控制器之间的通讯速率和便捷性。

在本申请实施例的第一方面，提供了一种管理系统，所述系统包括：基板管理控制器、CPU、交换芯片、以太网控制器、网络变压器、网络接口；

所述CPU与所述以太网控制器连接，构成第一通道；

所述CPU用于通过所述第一通道对所述网络接口进行故障排查；

所述以太网控制器与所述交换芯片连接，构成第二通道；

所述基板管理控制器与所述交换芯片连接，构成第三通道；

所述交换芯片通过所述网络变压器与所述网络接口连接，构成第四通道；

所述基板管理控制器用于通过所述第一通道、所述第二通道和所述第三通道与所述CPU进行数据传输，以及用于通过所述第三通道和所述第四通道与通过所述网络接口连接的设备进行数据传输；

所述CPU用于通过所述第一通道、所述第二通道和所述第四通道与通过所述网络接口连接的设备进行数据传输；

所述基板管理控制器与所述CPU连接，构成指令通道。

可选的，所述系统还包括：第一逻辑器件和多路选择器；

所述基板管理控制器通过所述多路选择器与所述交换芯片连接，构成第一管理通道；

所述第一管理通道，用于所述基板管理控制器基于所述第一管理通道对所述交换芯片进行管理；

所述CPU通过所述多路选择器与所述交换芯片连接，构成第二管理通道；

所述第二管理通道，用于所述CPU基于所述第二管理通道对所述交换芯片进行管理；

所述基板管理控制器与所述第一逻辑器件连接，构成第一控制通道；

所述第一逻辑器件与所述多路选择器连接，构成管理控制通道；

所述第一控制通道和所述管理控制通道共同构成第一管理控制通道；

所述第一管理控制通道，用于所述基板管理控制器通过所述第一管理控制通道控制所述多路选择器的端口通断，以控制所述第一管理通道和所述第二管理通道的通断；

所述CPU与所述第一逻辑器件连接，构成第二控制通道；

所述第二控制通道和所述管理控制通道共同构成第二管理控制通道；

所述第二管理控制通道，用于所述CPU通过所述第二管理控制通道控制所述多路选择器的端口通断，以控制所述第一管理通道和所述第二管理通道的通断。

可选的，在所述系统还包括第二逻辑器件的情况下，所述第二管理通道中的所述CPU与所述多路选择器的连接，包括：所述CPU通过所述第二逻辑器件与所述多路选择器连接。

可选的，所述系统还包括：第一多路选择器；

所述基板管理控制器通过所述第一多路选择器与所述交换芯片的固件所在空间位置连接，构成第一升级通道；

所述第一升级通道，用于所述基板管理控制器基于所述第一升级通道对所述交换芯片的固件进行升级；

所述CPU通过所述第一多路选择器与所述交换芯片的固件所在空间位置连接，构成第二升级通道；

所述第二升级通道，用于所述CPU基于所述第二升级通道对所述交换芯片的固件进行升级；

所述第一逻辑器件与所述第一多路选择器连接，构成升级控制通道；

所述第一控制通道和所述升级控制通道共同构成第一升级控制通道；

所述第一升级控制通道，用于所述基板管理控制器通过所述第一升级控制通道控制所述第一多路选择器的端口通断，以控制所述第一升级通道和所述第二升级通道的通断；

所述第二控制通道和所述升级控制通道共同构成第二升级控制通道；

所述第二升级控制通道，用于所述CPU通过所述第二升级控制通道控制所述第一多路选择器的端口通断，以控制所述第一升级通道和所述第二升级通道的通断。

可选的，所述第二升级通道中的所述CPU与所述第一多路选择器连接，包括：所述CPU通过所述第二逻辑器件与所述第一多路选择器连接。

可选的，所述系统还包括第二多路选择器的情况下，所述第一升级通道和所述第二升级通道中的所述第一多路选择器与所述交换芯片的固件所在空间位置连接，包括：所述第一多路选择器通过所述第二多路选择器与所述交换芯片的固件所在空间位置连接；

所述第一逻辑器件与所述第二多路选择器连接，构成升级控制子通道；

所述第一控制通道和所述升级控制通道共同构成第一升级控制通道，包括：所述第一控制通道、所述升级控制通道和所述升级控制子通道共同构成第一升级控制通道；

所述第二控制通道和所述升级控制通道共同构成第二升级控制通道，包括：所述第二控制通道、所述升级控制通道和所述升级控制子通道共同构成第二升级控制通道。

可选的，所述系统还包括：

所述交换芯片的固件所在空间位置通过所述第二多路选择器与所述交换芯片连接，构成固件配置通道；

所述固件配置通道，用于所述交换芯片开机时进行所述交换芯片的固件配置。

在本申请的实施例第二方面，本申请提供了一种管理方法，应用于本申请第一方面所述的管理系统，所述方法包括：

根据接收的执行信息，确定所述执行信息对应的执行动作；

在所述执行动作表征CPU进行网络接口故障排查的情况下，所述CPU通过第一通道对所述网络接口进行故障排查；

在所述执行动作表征基板管理控制器传输数据至所述CPU的情况下，所述基板管理控制器通过所述第一通道、第二通道和第三通道将数据传输至所述CPU；

在所述执行动作表征所述基板管理控制器传输数据至通过网络接口连接的设备的情况下，所述基板管理控制器通过所述第三通道和第四通道将数据传输至所述网络接口连接的设备；

在所述执行动作表征所述CPU传输数据至通过所述网络接口连接的设备的情况下，所述CPU通过所述第一通道、所述第二通道和所述第四通道将数据传输至所述网络接口连接的设备。

在本申请的实施例第三方面，本申请提供了一种电子设备，包括：处理器、存储器及存储在所述存储器上并在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现本申请第二方面所述的一种管理方法中的步骤。

在本申请的实施例第四方面，本申请提供了一种计算机非易失性可读存储介质，所述计算机非易失性可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现本申请第二方面所述的一种管理方法中的步骤。

针对在先技术，本申请具备如下优点：

本申请实施例提供的一种管理系统，系统包括：基板管理控制器、CPU、交换芯片、以太网控制器、网络变压器、网络接口；CPU与以太网控制器连接，构成第一通道；CPU通过第一通道对网络接口进行故障排查；以太网控制器与交换芯片连接，构成第二通道；基板管理控制器与交换芯片连接，构成第三通道；交换芯片通过网络变压器与网络接口连接，构成第四通道；基板管理控制器通过第一通道、第二通道和第三通道与CPU进行数据传输，以及通过第三通道和第四通道与通过网络接口连接的设备进行数据传输；CPU通过第一通道、第二通道和第四通道与通过网络接口连接的设备进行数据传输；基板管理控制器与CPU连接，构成指令通道。由此，本申请通过在现有的管理系统的基础上引入交换芯片，使得CPU能够完成以往的通过PCIe接口访问以太网控制器来对网络接口的故障进行排查的同时，CPU能够通过以太网控制器和交换芯片与基板管理控制器之间进行更加快速的数据通讯，在简化CPU与基板管理控制器之间的数据通讯的同时有效提升两者之间的通讯速率，以及有效提升了基板管理控制器对外接口(基板管理控制器与通过网络接口连接的设备之间的数据通讯)的通讯速率。

上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。

图1为现有技术中一种管理系统的结构示意图；

图2为本申请实施例提供的一种管理系统的结构示意图；

图3为本申请实施例提供的一种管理系统在包括第一逻辑器件的情况下的结构示意图；

图4为本申请实施例提供的一种管理系统在还包括第二逻辑器件的情况下的结构示意图；

图5为本申请实施例提供的一种管理系统在包括第二逻辑器件的情况下的另一结构示意图；

图6为本申请实施例提供的一种管理系统在包括第一多路选择器的情况下的结构示意图；

图7为本申请实施例提供的一种管理系统在包括第一多路选择器的情况下的另一结构示意图；

图8为本申请实施例提供的一种管理系统在包括第一多路选择器和第二逻辑器件的情况下的结构示意图；

图9为本申请实施例提供的一种管理系统在包括第二多路选择器的情况下的结构示意图；

图10为本申请实施例提供的一种管理系统的总结构示意图；

图11为本申请实施例提供的一种管理方法的流程图；

图12为本申请实施例提供的一种电子设备的示意图。

具体实施方式

下面将参照附图更详细地描述本申请的实例性实施例。

为便于对理解，对后续提到的相关专业名词进行解释：

CPU：(Center Process Unit)中央处理单元；

PCIe：(Peripheral component interconnect express)高速串行计算机扩展总线标准；

CPLD：(Complex Programmable Logic Device)复杂可编程逻辑器件；

FPGA：(Field Programmable Gate Array)可编程阵列逻辑；

BMC：(Baseboard Management Controller)基板管理控制器；

Network Transformer：网络变压器；

RGMII：(Reduced Gigabit Media Independent Interface)吉比特介质独立接口；

MDI：(Medium Dependent Interface)介质相关接口；

NCSI：(Network Controller Sideband Interface)网络控制器边带接口；

L2Switch：(Layer 2Switch)二层交换芯片；

LPC：(Low Pin Count Bus)LPC总线；

Firmware：固件；

MUX：(Multiplexer)多路选择器。

图2为本申请实施例提供的一种管理系统的结构示意图，如图2所示，该系统包括：基板管理控制器、CPU、交换芯片、以太网控制器、网络变压器、网络接口；所述CPU与所述以太网控制器连接，构成第一通道；所述CPU用于通过所述第一通道对所述网络接口进行故障排查；所述以太网控制器与所述交换芯片连接，构成第二通道；所述基板管理控制器与所述交换芯片连接，构成第三通道；所述交换芯片通过所述网络变压器与所述网络接口连接，构成第四通道；所述基板管理控制器用于通过所述第一通道、所述第二通道和所述第三通道与所述CPU进行数据传输，以及用于通过所述第三通道和所述第四通道与通过所述网络接口连接的设备进行数据传输；所述CPU用于通过所述第一通道、所述第二通道和所述第四通道与通过所述网络接口连接的设备进行数据传输；所述基板管理控制器与所述CPU连接，构成指令通道。

在本实施例中，本申请提供的一种管理系统包括基板管理控制器(BMC)、CPU、交换芯片、以太网控制器(Ethernet Controller)、网络变压器(Network Transformer)和网络接口。如图2所示，本申请提供的一种管理系统中的CPU与以太网控制器连接，构成第一通道，该第一通道包括但不限于通过PCIe接口进行数据传输。由于网络接口出现故障时，故障信息将会在以太网控制器的相关寄存器中记录，而该第一通道则用于在网络接口出现故障时，CPU通过该第一通道访问以太网控制器的寄存器对网络接口出现的故障进行故障排查。

在该管理系统中，以太网控制器进一步与交换芯片进行连接，构成第二通道，该第二通道包括但不限于通过MDI接口进行数据传输。在该管理系统中，基板管理控制器与交换芯片连接，构成第三通道，该第三通道包括但不限于通过RGMII接口进行数据传输。在该管理系统中，交换芯片进一步通过网络变压器与网络接口连接，构成第四通道，该第四通道包括但不限于通过MDI接口进行数据传输。

对于上述构成的各个数据通道，第一通道的第一个作用是用于CPU通过该第一通道访问以太网控制器的寄存器对网络接口出现的故障进行故障排查。该第一通道的第二个作用是与第二通道和第三通道共同用于基板管理控制器与CPU两者之间进行高速率的数据传输。该第一通道的第三个作用是与第二通道和第四通道共同用于CPU与通过网络接口连接的设备进行高速率的数据传输。最后第三通道和第四通道共同用于基板管理控制器与通过网络接口连接的设备进行高速率的数据传输。由此，本申请提供的一种管理系统，通过引入交换芯片，以及上述的各个数据通道，不仅实现了便捷的基板管理控制器和CPU之间的千兆高速率的通讯路径，同时将基板管理控制器的对外接口(如图2中所示的通道2)的速率提升到了1Gbps。其中，网络接口包括但不限于Registered Jack 45(RJ 45)，交换芯片包括但不限于二层千兆交换芯片(L2Switch)。交换芯片通过VLAN划分，实现CPU和基板管理控制器共用面板管理网口以及CPU和BMC之间的专有数据网络通讯(图2中所示通道3)。要实现CPU和基板管理控制器之前的专有数据网络通讯，需要配置一个专属VLAN，默认配置下，将通道1和通道2划分在另外一个VLAN里面，以实现对外网络通讯。交换芯片上电从外挂Flash加载Firmware固件，Firmware固件中有相应的配置。

本申请实施例提供的一种管理系统，系统包括：基板管理控制器、CPU、交换芯片、以太网控制器、网络变压器、网络接口；CPU与以太网控制器连接，构成第一通道；CPU通过第一通道对网络接口进行故障排查；以太网控制器与交换芯片连接，构成第二通道；基板管理控制器与交换芯片连接，构成第三通道；交换芯片通过网络变压器与网络接口连接，构成第四通道；基板管理控制器通过第一通道、第二通道和第三通道与CPU进行数据传输，以及通过第三通道和第四通道与通过网络接口连接的设备进行数据传输；CPU通过第一通道、第二通道和第四通道与通过网络接口连接的设备进行数据传输；基板管理控制器与CPU连接，构成指令通道，该指令通道包括但不限于通过USB接口和LPC接口进行数据传输。由此，本申请通过在现有的管理系统的基础上引入交换芯片，使得CPU能够完成以往的通过PCIe接口访问以太网控制器来对网络接口的故障进行排查的同时，CPU能够通过以太网控制器和交换芯片与基板管理控制器之间进行更加快速的数据通讯，在简化CPU与基板管理控制器之间的数据通讯的同时有效提升两者之间的通讯速率，以及有效提升了基板管理控制器对外接口(基板管理控制器与通过网络接口连接的设备之间的数据通讯)的通讯速率。

结合以上实施例，在一种实施方式中，本申请实施例还提供了一种管理系统。在该管理系统中，该系统还包括：第一逻辑器件和多路选择器；所述基板管理控制器通过所述多路选择器与所述交换芯片连接，构成第一管理通道；所述第一管理通道，用于所述基板管理控制器基于所述第一管理通道对所述交换芯片进行管理；所述CPU通过所述多路选择器与所述交换芯片连接，构成第二管理通道；所述第二管理通道，用于所述CPU基于所述第二管理通道对所述交换芯片进行管理；所述基板管理控制器与所述第一逻辑器件连接，构成第一控制通道；所述第一逻辑器件与所述多路选择器连接，构成管理控制通道；所述第一控制通道和所述管理控制通道共同构成第一管理控制通道；所述第一管理控制通道，用于所述基板管理控制器通过所述第一管理控制通道控制所述多路选择器的端口通断，以控制所述第一管理通道和所述第二管理通道的通断；所述CPU与所述第一逻辑器件连接，构成第二控制通道；所述第二控制通道和所述管理控制通道共同构成第二管理控制通道；所述第二管理控制通道，用于所述CPU通过所述第二管理控制通道控制所述多路选择器的端口通断，以控制所述第一管理通道和所述第二管理通道的通断。

在本实施例中，图3为本申请实施例提供的一种管理系统在包括第一逻辑器件的情况下的结构示意图。在该实施方式中，本申请所提供的一种管理系统还包括第一逻辑器件和多路选择器，如图3所示，在本申请所提供的一种管理系统还包括第一逻辑器件和多路选择器的情况下，基板管理控制器通过该多路选择器与交换芯片连接，构成第一管理通道，该第一管理通道包括但不限于通过MDC/MDIO接口进行数据传输。其中，该第一管理通道中，基板管理控制器与多路选择器的一个输入输出端口连接(如图3中的多路选择器中的端口2)，多路选择器则通过另一个输入输出端口(如图3中的多路选择器中的端口3)与交换芯片连接。该第一管理通道用于使得基板管理控制器能够通过该第一管理通道对交换芯片进行管理，例如在通过控制多路选择器将如图3中的端口2与端口3连通时，该基板管理控制器可通过该第一管理通道对交换芯片进行管理。由于网络接口出现故障时，故障信息也将会在交换芯片的相关寄存器中记录，而基板管理控制器通过该第一管理通道对交换芯片进行管理指的就是基板管理控制器通过该第一管理通道访问交换芯片的寄存器对网络接口出现的故障进行故障排查，也就是说该管理系统不仅能够通过CPU进行网络接口的故障排查，同时可以通过基板管理控制器进行网络接口的故障排查。

在本实施例中，如图3所示，CPU通过多路选择器与交换芯片连接，构成第二管理通道，该第二管理通道包括但不限于通过MDC/MDIO接口进行数据传输。其中，该第二管理通道中，CPU与多路选择器的再另一个输入输出端口连接(如图3中的多路选择器中的端口1)，而多路选择器则继续通过上述另一个输入输出端口(如图3中的多路选择器中的端口3)与交换芯片连接。该第二管理通道用于使得CPU能够通过该第二管理通道对交换芯片进行管理，例如在通过控制多路选择器将如图3中的端口1与端口3连通时，该CPU可通过该第二管理通道对交换芯片进行管理。由于网络接口出现故障时，故障信息也将会在交换芯片的相关寄存器中记录，而CPU通过该第二管理通道对交换芯片进行管理指的就是CPU通过该第二管理通道访问交换芯片的寄存器对网络接口出现的故障进行故障排查，也就是说该管理系统不仅能够通过CPU访问以太网控制器的寄存器对网络接口出现的故障进行故障排查，还可以通过访问交换芯片的寄存器对网络接口出现的故障进行故障排查，从而保障了对网络接口出现的故障进行故障排查的稳定性。如在CPU无法对网络接口出现的故障进行故障排查时，由基板管理控制器对网络接口出现的故障进行故障排查；在CPU无法通过访问以太网控制器的寄存器和交换芯片的寄存器两者中的一者对网络接口出现的故障进行故障排查时，由CPU访问该两者中的另一者对网络接口出现的故障进行故障排查。

在本实施例中，如图3所示，第一管理通道和第二管理通道在由多路选择器到交换芯片的连接共用一路接口(如由图3中的多路选择器的端口3与交换芯片连接)，该接口包括但不限于MDC/MDIO接口。

在本实施例中，如图3所示，在该管理系统中，基板管理控制器与第一逻辑器件连接，构成第一控制通道，该第一控制通道包括但不限于通过I2C接口进行数据传输。该第一逻辑器件进一步与多路选择器连接，构成管理控制通道。该第一控制通道和该管理控制通道共同构成第一管理控制通道，该第一管理控制通道将用于基板管理控制器通过该第一管理控制通道向多路选择器输出对应的控制信号，以控制多路选择器的端口通断，从而控制是连通第一管理通道，还是连通第二管理通道(也就是到底是由基板管理控制器对交换芯片进行管理，还是由CPU对交换芯片进行管理)。在此，第一逻辑器件的第一个作用则是用于根据接收的由基板管理控制器通过第一控制通道发送的信息，发出对应的控制信号控制多路选择器中对应端口的通断，例如根据接收的由基板管理控制器通过第一控制通道发送的信息，发出对应的控制信号控制如图3中多路选择器中的端口2和端口3连通，以此实现由基板管理控制器对交换芯片进行管理，或根据接收的由基板管理控制器通过第一控制通道发送的信息，发出对应的控制信号控制如图3中多路选择器中的端口1和端口3连通，以此实现由CPU对交换芯片进行管理。

在本实施例中，在该管理系统中，CPU与第一逻辑器件连接，构成第二控制通道，该第二控制通道优选由CPU与基板管理控制器之间的LPC指令通道的分支构成。该第二控制通道和该管理控制通道共同构成第二管理控制通道，该第二管理控制通道将用于CPU通过该第二管理控制通道向多路选择器输出对应的控制信号，以控制多路选择器的端口通断，从而控制是连通第一管理通道，还是连通第二管理通道(也就是到底是由基板管理控制器对交换芯片进行管理，还是由CPU对交换芯片进行管理)。在此，第一逻辑器件的第二个作用则是用于根据接收的由CPU通过第二控制通道发送的信息，发出对应的控制信号控制多路选择器中对应端口的通断，例如根据接收的由CPU通过第二控制通道发送的信息，发出对应的控制信号控制如图3中多路选择器中的端口2和端口3连通，以此实现由基板管理控制器对交换芯片进行管理，或根据接收的由CPU通过第二控制通道发送的信息，发出对应的控制信号控制如图3中多路选择器中的端口1和端口3连通，以此实现由CPU对交换芯片进行管理。由此，CPU和基板管理控制器均可进行对交换芯片管理的切换(也就是控制由基板管理控制器对交换芯片进行管理，还是由CPU对交换芯片进行管理)，同时CPU和基板管理控制器均可实现对交换芯片的管理。其中，所述第一逻辑器件用于通过逻辑处理得到对应的控制信号，该第一逻辑器件包括但不限于CPLD，可以是任意的可通过逻辑处理得到控制信号的逻辑器件。

结合以上实施例，在一种实施方式中，本申请实施例还提供了一种管理系统。在该管理系统中，在该管理系统还包括第二逻辑器件的情况下，所述第二管理通道中的所述CPU与所述多路选择器的连接，包括：所述CPU通过所述第二逻辑器件与所述多路选择器连接。

在本实施例中，由于CPU上更多的接口属于PCIe接口，而对于MDC、I2C和SPI等接口较少，因此为了避免本申请提供的管理系统占用原本就较少的MDC、I2C和SPI等接口，而导致其他更加需要这些接口的系统没有这些较少接口使用，或导致其他更加需要这些接口的系统和本申请提供的管理系统共用这些较少接口导致处理过程复杂，本申请在CPU通过多路选择器与交换芯片连接，构成第二管理通道中的CPU与多路选择器的连接上引入一个第二逻辑器件，用于进行接口转换。图4为本申请实施例提供的一种管理系统在还包括第二逻辑器件的情况下的结构示意图，如图4所示，该管理系统还包括第二逻辑器件的情况下，上述实施方式中的第二管理通道中的CPU与多路选择器进行连接的另一实施方式为：CPU先与第二逻辑器件进行连接，然后CPU通过第二逻辑器件与多路选择器的一个输入输出端口(如图4中的多路选择器的端口1)进行连接。其中，第二逻辑器件在此过程中的作用则是进行接口转换，第二逻辑器件包括但不限于FPGA，只要是可以进行接口转换的逻辑器件均可。其中，上述CPU先与第二逻辑器件进行连接的接口包括但不限于PCIe接口，上述第二逻辑器件与多路选择器进行连接的接口包括但不限于MDC/MDIO接口。

在本实施例中，图5为本申请实施例提供的一种管理系统在包括第二逻辑器件的情况下的另一结构示意图，如图5所示，该管理系统中包括基板管理控制器、CPU、交换芯片、以太网控制器、网络变压器、网络接口、第一逻辑器件、第二逻辑器件和多路选择器，以及包括第一通道、第二通道、第三通道、第四通道、指令通道、基板管理控制器通过多路选择器与交换芯片连接的第一管理通道、CPU通过第二逻辑器件和多路选择器与交换芯片连接的第二管理通道、第一控制通道、管理控制通道、第一控制通道和管理控制通道共同构成的第一管理控制通道、第二控制通道、第二控制通道和管理控制通道共同构成的第二管理控制通道。

结合以上实施例，在一种实施方式中，本申请实施例还提供了一种管理系统。在该管理系统中，该管理系统还包括：第一多路选择器，在该管理系统还包括第一多路选择器的情况下，所述基板管理控制器通过所述第一多路选择器与所述交换芯片的固件所在空间位置连接，构成第一升级通道；所述第一升级通道，用于所述基板管理控制器基于所述第一升级通道对所述交换芯片的固件进行升级；所述CPU通过所述第一多路选择器与所述交换芯片的固件所在空间位置连接，构成第二升级通道；所述第二升级通道，用于所述CPU基于所述第二升级通道对所述交换芯片的固件进行升级；所述第一逻辑器件与所述第一多路选择器连接，构成升级控制通道；所述第一控制通道和所述升级控制通道共同构成第一升级控制通道；所述第一升级控制通道，用于所述基板管理控制器通过所述第一升级控制通道控制所述第一多路选择器的端口通断，以控制所述第一升级通道和所述第二升级通道的通断；所述第二控制通道和所述升级控制通道共同构成第二升级控制通道；所述第二升级控制通道，用于所述CPU通过所述第二升级控制通道控制所述第一多路选择器的端口通断，以控制所述第一升级通道和所述第二升级通道的通断。

在本实施例中，本申请提供的一种管理系统还可以包括第一多路选择器，通过引入第一多路选择器来实现基板管理控制器和CPU均可针对交换芯片外挂的Flash中的Firmware固件进行固件升级。具体地：图6为本申请实施例提供的一种管理系统在包括第一多路选择器的情况下的结构示意图，如图6所示，基板管理控制器通过引入的第一多路选择器与交换芯片的固件所在空间位置连接，构成第一升级通道，该第一升级通道包括但不限于通过I2C/SPI接口进行数据传输。其中，该第一升级通道中，基板管理控制器与第一多路选择器的一个输入输出端口连接(如图6中的第一多路选择器中的端口2)，第一多路选择器则通过另一个输入输出端口(如图6中的第一多路选择器中的端口3)与交换芯片连接。该第一升级通道用于使得基板管理控制器能够通过该第一升级通道对交换芯片外挂的Flash中的Firmware固件进行升级，例如在通过控制第一多路选择器将图6中的端口2与端口3连通时，该基板管理控制器可通过该第一升级通道对交换芯片外挂的Flash中的Firmware固件进行升级。同时，CPU通过引入的第一多路选择器与交换芯片的固件所在空间位置连接，构成第二升级通道，该第二升级通道包括但不限于通过I2C/SPI接口进行数据传输。其中，该第二升级通道中，CPU与第一多路选择器的一个输入输出端口连接(如图6中的第一多路选择器中的端口1)，而第一多路选择器则继续通过另一个输入输出端口(如图6中的第一多路选择器中的端口3)与交换芯片连接。该第二升级通道用于使得CPU能够通过该第二升级通道对交换芯片外挂的Flash中的Firmware固件进行升级，例如在通过控制第一多路选择器将图6中的端口1与端口3连通时，该CPU可通过该第二升级通道对交换芯片外挂的Flash中的Firmware固件进行升级。由此，可使得CPU和基板管理控制器均可对交换芯片外挂的Flash中的Firmware固件进行升级。

在本实施例中，如图6所示，同时第一逻辑器件与第一多路选择器连接，构成升级控制通道，并通过上述实施方式中的第一控制通道和该升级控制通道共同构成第一升级控制通道。该第一升级控制通道将用于基板管理控制器通过该第一升级控制通道向第一多路选择器输出对应的控制信号，以控制第一多路选择器的端口通断，从而控制是连通第一升级通道，还是连通第二升级通道(也就是到底是由基板管理控制器对交换芯片外挂的Flash中的Firmware固件进行升级，还是由CPU对交换芯片外挂的Flash中的Firmware固件进行升级)。在此，第一逻辑器件的第三个作用则是用于根据接收的由基板管理控制器通过第一控制通道发送的信息，发出对应的控制信号控制第一多路选择器中对应端口的通断，例如根据接收的由基板管理控制器通过第一控制通道发送的信息，发出对应的控制信号控制如图6中第一多路选择器中的端口2和端口3连通，以此实现由基板管理控制器对交换芯片外挂的Flash中的Firmware固件进行升级，或根据接收的由基板管理控制器通过第一控制通道发送的信息，发出对应的控制信号控制如图6中第一多路选择器中的端口1和端口3连通，以此实现由CPU对交换芯片外挂的Flash中的Firmware固件进行升级。

在本实施例中，在该管理系统中，如图6所示，同时通过上述实施方式中的第二控制通道和上述升级控制通道共同构成第二升级控制通道。该第二升级控制通道将用于CPU通过该第二升级控制通道向第一多路选择器输出对应的控制信号，以控制第一多路选择器的端口通断，从而控制是连通第一升级通道，还是连通第二升级通道(也就是到底是由基板管理控制器对交换芯片外挂的Flash中的Firmware固件进行升级，还是由CPU对交换芯片外挂的Flash中的Firmware固件进行升级)。在此，第一逻辑器件的第四个作用则是用于根据接收的由CPU通过第二控制通道发送的信息，发出对应的控制信号控制第一多路选择器中对应端口的通断，例如根据接收的由CPU通过第二控制通道发送的信息，发出对应的控制信号控制如图6中第一多路选择器中的端口2和端口3连通，以此实现由基板管理控制器对交换芯片外挂的Flash中的Firmware固件进行升级，或根据接收的由CPU通过第二控制通道发送的信息，发出对应的控制信号控制如图6中第一多路选择器中的端口1和端口3连通，以此实现由CPU对交换芯片外挂的Flash中的Firmware固件进行升级。

结合以上实施例，在一种实施方式中，本申请实施例还提供了一种管理系统。在该管理系统中，所述第二升级通道中的所述CPU与所述第一多路选择器连接，包括：所述CPU通过所述第二逻辑器件与所述第一多路选择器连接。

在本实施例中，由于CPU上更多的接口属于PCIe接口，而对于MDC、I2C和SPI等接口较少，因此为了避免本申请提供的管理系统占用原本就较少的MDC、I2C和SPI等接口，而导致其他更加需要这些接口的系统没有这些较少接口使用，或导致其他更加需要这些接口的系统和本申请提供的管理系统共用这些较少接口导致处理过程复杂，本申请在CPU通过第一多路选择器与交换芯片的固件所在空间位置连接，构成第二升级通道中的CPU与第一多路选择器的连接上同样使用上述的第二逻辑器件，该第二逻辑器件同样用于进行接口转换。图7为本申请实施例提供的一种管理系统在包括第一多路选择器的情况下的另一结构示意图，如图7所示，所述第二升级通道中的所述CPU与所述第一多路选择器连接的另一实施方式为：CPU先与第二逻辑器件进行连接，然后CPU通过第二逻辑器件与第一多路选择器的一个输入输出端口(如图7中的第一多路选择器的端口1)进行连接。其中，第二逻辑器件在此过程中的作用则是进行接口转换，第二逻辑器件包括但不限于FPGA，只要是可以进行接口转换的逻辑器件均可。同时，上述CPU先与第二逻辑器件进行连接的接口包括但不限于PCIe接口，上述第二逻辑器件与第一多路选择器进行连接的接口包括但不限于I2C/SPI接口。

在本实施例中，CPU与第一多路选择器进行连接时CPU先会与第二逻辑器件进行连接，同时CPU与上述实施方式中的多路选择器进行连接时CPU同样会先与第二逻辑器件进行连接，在该两个实施例中，CPU与第一多路选择器进行连接时和CPU与多路选择器进行连接时CPU将共用一个接口连接到第二逻辑器件。具体如图8所示，图8为本申请实施例提供的一种管理系统在包括第一多路选择器和第二逻辑器件的情况下的结构示意图，CPU到多路选择器的第二管理通道和CPU到第一多路选择器的第二升级通道共用CPU到第二逻辑器件的接口连接(如图8中的示出的第二管理/升级通道)。

结合以上实施例，在一种实施方式中，本申请实施例还提供了一种管理系统。在该管理系统中，该管理系统还可以包括第二多路选择器，在该管理系统包括第二多路选择器的情况下，所述第一升级通道和所述第二升级通道中的所述第一多路选择器与所述交换芯片的固件所在空间位置连接，包括：所述第一多路选择器通过所述第二多路选择器与所述交换芯片的固件所在空间位置连接；所述第一逻辑器件与所述第二多路选择器连接，构成升级控制子通道；所述第一控制通道和所述升级控制通道共同构成第一升级控制通道，包括：所述第一控制通道、所述升级控制通道和所述升级控制子通道共同构成第一升级控制通道；所述第二控制通道和所述升级控制通道共同构成第二升级控制通道，包括：所述第二控制通道、所述升级控制通道和所述升级控制子通道共同构成第二升级控制通道。

在本实施例中，CPU和基板管理控制器不仅可对交换芯片进行管理，同时还可对交换芯片外挂的Flash中的Firmware固件进行升级，因此本申请为更好的区分CPU和基板管理控制器具体是对交换芯片进行管理还是对交换芯片外挂的Flash中的Firmware固件进行升级，本申请进一步引入第二多路选择器，该第二多路选择器用于控制CPU与交换芯片的Flash所在空间位置连通，以及用于控制基板管理控制器与交换芯片的Flash所在空间位置连通，以及用于控制Flash所在空间位置与交换芯片连通。具体地：如图9所示，对于上述实施方式中构成的第一升级通道和第二升级通道，两者涉及同一条第一多路选择器与交换芯片的固件所在空间位置进行连接的通道，对于该通道，在该实施方式中提供了另一种实施方式为：第一多路选择器通过第二多路选择器与交换芯片的固件所在空间位置连接，具体的，第一多路选择器通过一个输入输出端口(如图9中的第一多路选择器的端口3)与第二多路选择器的一个输入输出端口(如图9中的第二多路选择器的端口1)连接，然后第二多路选择器的另一个输入输出端口(如图9中的第二多路选择器的端口3)与交换芯片的固件所在空间位置连接。

同时，第一逻辑器件与第二多路选择器连接，构成升级控制子通道，该升级控制子通道的作用是用于控制第二多路选择器的各个端口的通断，以控制是否将第一多路选择器与交换芯片的固件所在空间位置连通，从而实现对交换芯片的固件Flash的固件升级。

此时，对于上述实施方式中构成的用于基板管理控制器进行交换芯片的固件Flash升级控制的第一升级控制通道，在该实施方式中提供了另一实施方式为：第一控制通道、升级控制通道和上述升级控制子通道共同构成第一升级控制通道。在该实施方式中，第一控制通道用于基板管理控制器通过该第一控制通道发送信息。在该实施方式中，第一逻辑器件则用于根据接收的由基板管理控制器通过第一控制通道发送的信息，发出对应的控制信号控制第一多路选择器中对应端口的通断，以及，用于根据接收的由基板管理控制器通过第一控制通道发送的信息，发出对应的控制信号控制第二多路选择器中对应端口的通断。在该实施方式中，升级控制通道则用于通过该升级控制通道向第一多路选择器输出对应的控制信号，以控制第一多路选择器的端口通断。在该实施方式中，升级控制子通道则用于通过该升级控制子通道向第二多路选择器输出对应的控制信号，以控制第二多路选择器的端口通断。示例地，如图9所示，在基板管理控制器想要通过控制让自身对交换芯片外挂的Flash中的Firmware固件进行升级时，此时基板管理控制器通过第一控制通道发出对应的信息，第一逻辑器件根据该信息得到对应的针对第一多路选择器的控制信号和针对第二多路选择器的控制信号，第一逻辑器件将针对第一多路选择器的控制信号通过升级控制通道发送至第一多路选择器，以控制第一多路选择器中的端口2和端口3连通，同时第一逻辑器件将针对第二多路选择器的控制信号通过升级控制子通道发送至第二多路选择器，以控制第二多路选择器中的端口1和端口3连通，最终使得基板管理控制器可通过第一升级通道控制交换芯片外挂的Flash中的Firmware固件进行升级。

此时，对于上述实施方式中构成的用于CPU进行交换芯片的固件Flash升级控制的第二升级控制通道，在该实施方式中提供了另一实施方式为：第二控制通道、升级控制通道和上述升级控制子通道共同构成第二升级控制通道。在该实施方式中，第二控制通道用于CPU通过该第二控制通道发送信息。在该实施方式中，第一逻辑器件则用于根据接收的由CPU通过第二控制通道发送的信息，发出对应的控制信号控制第一多路选择器中对应端口的通断，以及，用于根据接收的由CPU通过第二控制通道发送的信息，发出对应的控制信号控制第二多路选择器中对应端口的通断。在该实施方式中，升级控制通道则用于通过该升级控制通道向第一多路选择器输出对应的控制信号，以控制第一多路选择器的端口通断。在该实施方式中，升级控制子通道则用于通过该升级控制子通道向第二多路选择器输出对应的控制信号，以控制第二多路选择器的端口通断。示例地，如图9所示，在CPU想要通过控制让自身对交换芯片外挂的Flash中的Firmware固件进行升级时，此时CPU通过第二控制通道发出对应的信息，第一逻辑器件根据该信息得到对应的针对第一多路选择器的控制信号和针对第二多路选择器的控制信号，第一逻辑器件将针对第一多路选择器的控制信号通过升级控制通道发送至第一多路选择器，以控制第一多路选择器中的端口1和端口3连通，同时第一逻辑器件将针对第二多路选择器的控制信号通过升级控制子通道发送至第二多路选择器，以控制第二多路选择器中的端口1和端口3连通，最终使得CPU可通过第二升级通道控制交换芯片外挂的Flash中的Firmware固件进行升级。

结合以上实施例，在一种实施方式中，本申请实施例还提供了一种管理系统。在该管理系统中，所述交换芯片的固件所在空间位置通过所述第二多路选择器与所述交换芯片连接，构成固件配置通道；所述固件配置通道，用于所述交换芯片开机时进行所述交换芯片的固件配置。

在本实施例中，在本申请提供的管理系统中包括第二多路选择器的情况下，如图10所示，交换芯片的固件所在空间位置通过第二多路选择器与交换芯片连接，构成固件配置通道，该固件配置通道用于交换芯片开机时进行交换芯片的固件配置，其中，该固件配置通道中，交换芯片的固件所在空间位置与第二多路选择器的一个输入输出端口(如图10中的第二多路选择器中的端口3)连接，交换芯片则与第二多路选择器的另一个输入输出端口(如图10中的第二多路选择器中的端口2)连接。示例地，如图9和图10所示，在基板管理控制器通过控制让CPU对交换芯片外挂的Flash中的Firmware固件进行升级后，恢复交换芯片的固件所在空间位置与交换芯片的连通，从而能够实现交换芯片后续在开机时进行交换芯片的固件配置，此时基板管理控制器通过第一控制通道发出对应的信息，第一逻辑器件根据该信息得到对应的针对第二多路选择器的控制信号，第一逻辑器件将针对第二多路选择器的控制信号通过升级控制子通道发送至第二多路选择器，以控制第二多路选择器中的端口2和端口3连通，并控制第二多路选择器中的端口1断开，以使得交换芯片和交换芯片的固件所在空间位置之间的固件配置通道能够连通，从而能够实现交换芯片后续在开机时进行交换芯片的固件配置。

本申请实施例提供的一种管理系统，在硬件上，使用一颗千兆交换芯片作为管理系统的核心，其至少有1个RGMII接口数据通道(如图10中的第三通道)和2个MDI接口数据通道(如图10中的第二通道和第四通道)，有一个1个MDC/MDIO接口配置管理通道(如图10中的多路选择器与交换芯片连接的第一/二管理通道)，一个I2C/SPI接口的Flash加载通道(如图10中的第二多路选择器与交换芯片连接的通道)。BMC通过RGMII接口与交换芯片连接，提供数据通讯通道，BMC通过MDC/MDIO接口与交换芯片连接，用于交换芯片的配置与管理，BMC通过I2C/SPI接口接至交换芯片外挂Flash，实现Firmware固件升级。CPU侧通过FPGA扩展出I2C/SPI接口(如图10中第二逻辑器件扩展出的第二升级通道)和MDC/MDIO接口(如图10中第二逻辑器件扩展出的第二管理通道)，经过多路选择器和第一多路选择器后，连接至交换芯片，实现管理交换芯片和升级交换芯片外挂的Flash中的Firmware固件链路的冗余备份设计。同样，CPU提供一个MDI接口连接交换芯片作为数据通讯通道。BMC和CPU的通讯数据在交换芯片内部，可以实现多个路径转发，既可以为BMC和CPU提供千兆的管理路径，还实现了BMC和CPU之前的千兆通讯。逻辑上，使用第一逻辑器件控制各个多路选择器的切换，来实现手动或自动切换交换芯片的管理配置及外挂Flash中固件的升级。

在本实施例中，CPU和BMC都提供一个MDC/MDIO接口(如图10中的第一管理通道和第二管理通道分别与多路选择器连接)用于管理配置交换芯片，CPU和BMC侧的两路MDC/MDIO接至多路选择器，多路选择器在第一逻辑器件的逻辑控制下进行通道的切换连通，可以实现交换芯片管理的自动和手动切换。交换芯片访问管理并不是需要CPU或BMC去配置二层交换芯片，芯片的配置从外挂Flash自行加载，这里的访问管理主要是指CPU和BMC可以去获取对交换信息的控制权，去访问交换芯片的寄存器，同步端口link状态信息，方便运维。如图3和图10所示，CPU通过PCIe接口(如图10中CPU与第二逻辑器件连接的接口)接至第二逻辑器件，第二逻辑器件模拟输出MDC/MDIO接口接至多路选择器的1号输入端，同时BMC输出的MDC/MDIO接口接至多路选择器的2号输入端，多路选择器的3号输出端接至交换芯片的MDC/MDIO接口上。CPU通过第二控制通道对应的接口读写第一逻辑器件的寄存器，实现对多路选择器的控制，多路选择器的控制管脚的高低电平变化决定多路选择器的输入和输出。具体的，可以定义为通过管理控制通道输入多路选择器的控制管脚为逻辑高时，将第二逻辑器件侧的MDC/MDIO选通，即多路选择器的1号和3号端口连接；通过管理控制通道输入多路选择器的控制管脚为逻辑低时，将基板管理控制器侧的MDC/MDIO选通，即多路选择器的2号和3号端口连接。BMC和第一逻辑器件之间通过第一控制通道对应的接口(优选为I2C)与第一逻辑器件连接，BMC作为I2C主设备，通过第一控制通道读写第一逻辑器件的寄存器，实现对多路选择器的控制，多路选择器的控制管脚的高低电平变化决定多路选择器的输入和输出。BMC和CPU都可以获取交换芯片的管理，当CPU和BMC任何一方出现问题，都可以手动写第一逻辑器件的寄存器去获取对交换芯片的控制权。

在本实施例中，如图10所示，CPU和BMC都提供一路I2C/SPI接口(如图10中的第一升级通道和第二升级通道)接至交换芯片的外挂Flash，用于交换芯片外挂Flash中的Firmware固件的升级。在逻辑控制下，可以实现CPU和BMC对交换芯片外挂Flash的升级通道的自动和手动切换。具体的，如图9和图10所示，CPU通过PCIe接口(如图10中的CPU与第二逻辑器件连接的接口)接至第二逻辑器件，第二逻辑器件模拟输出I2C/SPI接口接至第一多路选择器的1号输入端，同时BMC输出的I2C/SPI接口接至第一多路选择器的2号输入端，第一多路选择器的3号输出端连接至第二多路选择器的1号输入端，第二多路选择器的2号端口接至交换芯片的I2C/SPI接口，第二多路选择器的3号端口接至交换芯片外接的Flash。第一逻辑器件输出两个控制端口(如图9中的升级控制通道与第一多路选择器的连接，以及，升级控制子通道与第二多路选择器的连接)，分别接至第一多路选择器和第二多路选择器的选通。BMC通过I2C接口(如图9中的第一控制通道)读写第一逻辑器件的寄存器，从而控制升级控制通道向第一多路选择器输出控制信号和控制升级控制子通道向第二多路选择器输出控制信号。相应地，CPU通过LPC接口(如图9中的第二控制通道)读写第一逻辑器件的寄存器从而实现与上述相同的控制升级控制通道向第一多路选择器输出控制信号和控制升级控制子通道向第二多路选择器输出控制信号。BMC和CPU都可以获取控制权，对交换芯片的外挂Flash进行升级。终端用户可以根据需求，通过写第一逻辑器件的寄存器去获取对交换芯片的外挂Flash的升级控制权。

基于同一发明构思，在本申请实施例的第二方面，如图11所示，本申请提供一种管理方法，应用于上述本申请第一方面提供的一种管理系统，所述方法包括：

S1：根据接收的执行信息，确定所述执行信息对应的执行动作；

S2：在所述执行动作表征CPU进行网络接口故障排查的情况下，所述CPU通过第一通道对所述网络接口进行故障排查；

S3：在所述执行动作表征基板管理控制器传输数据至所述CPU的情况下，所述基板管理控制器通过所述第一通道、第二通道和第三通道将数据传输至所述CPU；

S4：在所述执行动作表征所述基板管理控制器传输数据至通过网络接口连接的设备的情况下，所述基板管理控制器通过所述第三通道和第四通道将数据传输至所述网络接口连接的设备；

S5：在所述执行动作表征所述CPU传输数据至通过所述网络接口连接的设备的情况下，所述CPU通过所述第一通道、所述第二通道和所述第四通道将数据传输至所述网络接口连接的设备。

可选的，所述方法还包括：

在所述执行动作表征所述基板管理控制器对所述交换芯片进行管理的情况下，所述基板管理控制器基于所述第一管理通道对所述交换芯片进行管理；

在所述执行动作表征所述CPU对所述交换芯片进行管理的情况下，所述CPU基于所述第二管理通道对所述交换芯片进行管理；

在所述执行动作表征所述基板管理控制器控制对所述交换芯片管理的切换的情况下，所述基板管理控制器通过所述第一管理控制通道控制所述多路选择器的端口通断，以控制所述第一管理通道和所述第二管理通道的通断；

在所述执行动作表征所述CPU控制对所述交换芯片管理的切换的情况下，所述CPU通过所述第二管理控制通道控制所述多路选择器的端口通断，以控制所述第一管理通道和所述第二管理通道的通断。

可选的，所述方法还包括：

在所述执行动作表征所述基板管理控制器对所述交换芯片的固件进行升级的情况下，所述基板管理控制器基于所述第一升级通道对所述交换芯片的固件进行升级；

在所述执行动作表征所述CPU对所述交换芯片的固件进行升级的情况下，所述CPU基于所述第二升级通道对所述交换芯片的固件进行升级；

在所述执行动作表征所述基板管理控制器控制对所述交换芯片的固件升级的切换的情况下，所述基板管理控制器通过所述第一升级控制通道控制所述第一多路选择器的端口通断，以控制所述第一升级通道和所述第二升级通道的通断；

在所述执行动作表征所述CPU控制对所述交换芯片的固件升级的切换的情况下，所述CPU通过所述第二升级控制通道控制所述第一多路选择器的端口通断，以控制所述第一升级通道和所述第二升级通道的通断。

基于同一发明构思，在本申请实施例的第三方面，如图12所示，本申请提供一种电子设备，该电子设备1200包括：处理器1201、存储器1202及存储在所述存储器上并在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如本申请第一方面所述的扩展内存调频的方法中的步骤。

基于同一发明构思，在本申请实施例的第四方面，本申请提供一种计算机非易失性可读存储介质，所述计算机非易失性可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现本申请第一方面所述的扩展内存调频的方法中的步骤。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机非易失性可读存储介质中，或者从一个计算机非易失性可读存储介质向另一个计算机非易失性可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机非易失性可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本申请的保护范围内。

Claims (10)

1.一种管理系统，其特征在于，所述系统包括：基板管理控制器、CPU、交换芯片、以太网控制器、网络变压器、网络接口；

所述CPU与所述以太网控制器连接，构成第一通道；

所述CPU用于通过所述第一通道对所述网络接口进行故障排查；

所述以太网控制器与所述交换芯片连接，构成第二通道；

所述基板管理控制器与所述交换芯片连接，构成第三通道；

所述交换芯片通过所述网络变压器与所述网络接口连接，构成第四通道；

所述基板管理控制器用于通过所述第一通道、所述第二通道和所述第三通道与所述CPU进行数据传输，以及用于通过所述第三通道和所述第四通道与通过所述网络接口连接的设备进行数据传输；

所述CPU用于通过所述第一通道、所述第二通道和所述第四通道与通过所述网络接口连接的设备进行数据传输；

所述基板管理控制器与所述CPU连接，构成指令通道。

2.根据权利要求1所述的系统，其特征在于，所述系统还包括：第一逻辑器件和多路选择器；

所述基板管理控制器通过所述多路选择器与所述交换芯片连接，构成第一管理通道；

所述第一管理通道，用于所述基板管理控制器基于所述第一管理通道对所述交换芯片进行管理；

所述CPU通过所述多路选择器与所述交换芯片连接，构成第二管理通道；

所述第二管理通道，用于所述CPU基于所述第二管理通道对所述交换芯片进行管理；

所述基板管理控制器与所述第一逻辑器件连接，构成第一控制通道；

所述第一逻辑器件与所述多路选择器连接，构成管理控制通道；

所述第一控制通道和所述管理控制通道共同构成第一管理控制通道；

所述第一管理控制通道，用于所述基板管理控制器通过所述第一管理控制通道控制所述多路选择器的端口通断，以控制所述第一管理通道和所述第二管理通道的通断；

所述CPU与所述第一逻辑器件连接，构成第二控制通道；

所述第二控制通道和所述管理控制通道共同构成第二管理控制通道；

所述第二管理控制通道，用于所述CPU通过所述第二管理控制通道控制所述多路选择器的端口通断，以控制所述第一管理通道和所述第二管理通道的通断。

3.根据权利要求2所述的系统，其特征在于，在所述系统还包括第二逻辑器件的情况下，所述第二管理通道中的所述CPU与所述多路选择器的连接，包括：所述CPU通过所述第二逻辑器件与所述多路选择器连接。

4.根据权利要求3所述的系统，其特征在于，所述系统还包括：第一多路选择器；

所述基板管理控制器通过所述第一多路选择器与所述交换芯片的固件所在空间位置连接，构成第一升级通道；

所述第一升级通道，用于所述基板管理控制器基于所述第一升级通道对所述交换芯片的固件进行升级；

所述CPU通过所述第一多路选择器与所述交换芯片的固件所在空间位置连接，构成第二升级通道；

所述第二升级通道，用于所述CPU基于所述第二升级通道对所述交换芯片的固件进行升级；

所述第一逻辑器件与所述第一多路选择器连接，构成升级控制通道；

所述第一控制通道和所述升级控制通道共同构成第一升级控制通道；

所述第一升级控制通道，用于所述基板管理控制器通过所述第一升级控制通道控制所述第一多路选择器的端口通断，以控制所述第一升级通道和所述第二升级通道的通断；

所述第二控制通道和所述升级控制通道共同构成第二升级控制通道；

所述第二升级控制通道，用于所述CPU通过所述第二升级控制通道控制所述第一多路选择器的端口通断，以控制所述第一升级通道和所述第二升级通道的通断。

5.根据权利要求4所述的系统，其特征在于，所述第二升级通道中的所述CPU与所述第一多路选择器连接，包括：所述CPU通过所述第二逻辑器件与所述第一多路选择器连接。

6.根据权利要求5所述的系统，其特征在于，所述系统还包括第二多路选择器的情况下，所述第一升级通道和所述第二升级通道中的所述第一多路选择器与所述交换芯片的固件所在空间位置连接，包括：所述第一多路选择器通过所述第二多路选择器与所述交换芯片的固件所在空间位置连接；

所述第一逻辑器件与所述第二多路选择器连接，构成升级控制子通道；

所述第一控制通道和所述升级控制通道共同构成第一升级控制通道，包括：所述第一控制通道、所述升级控制通道和所述升级控制子通道共同构成第一升级控制通道；

所述第二控制通道和所述升级控制通道共同构成第二升级控制通道，包括：所述第二控制通道、所述升级控制通道和所述升级控制子通道共同构成第二升级控制通道。

7.根据权利要求6所述的系统，其特征在于，所述系统还包括：

所述交换芯片的固件所在空间位置通过所述第二多路选择器与所述交换芯片连接，构成固件配置通道；

所述固件配置通道，用于所述交换芯片开机时进行所述交换芯片的固件配置。

8.一种管理方法，其特征在于，应用于权利要求1至7任一所述的管理系统，所述方法包括：

根据接收的执行信息，确定所述执行信息对应的执行动作；

在所述执行动作表征CPU进行网络接口故障排查的情况下，所述CPU通过第一通道对所述网络接口进行故障排查；

在所述执行动作表征基板管理控制器传输数据至所述CPU的情况下，所述基板管理控制器通过所述第一通道、第二通道和第三通道将数据传输至所述CPU；

在所述执行动作表征所述基板管理控制器传输数据至通过网络接口连接的设备的情况下，所述基板管理控制器通过所述第三通道和第四通道将数据传输至所述网络接口连接的设备；

在所述执行动作表征所述CPU传输数据至通过所述网络接口连接的设备的情况下，所述CPU通过所述第一通道、所述第二通道和所述第四通道将数据传输至所述网络接口连接的设备。

9.一种电子设备，其特征在于，包括：处理器、存储器及存储在所述存储器上并在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如权利要求8所述的一种管理方法中的步骤。

10.一种计算机非易失性可读存储介质，其特征在于，所述计算机非易失性可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求8所述的一种管理方法中的步骤。