CN117831589A - 一种基于rram的高密度数模混合存算阵列 - Google Patents

Abstract

本发明涉及一种基于RRAM的高密度数模混合存算阵列，本发明引入了电容元素，构建了一种先进的1T1R1C存算一体阵列架构，通过结合RRAM和电容，以实现对权重的动态调整，来更准确地模拟神经网络中连接权重的动态变化。此架构不仅降低了电路复杂度，提高了灵活性，还可以复用作为逐次逼近型ADC，将输出电压直接转换为数字信号，无需额外的ADC器件。相较于传统架构，本发明具有集成度高、计算速度快、面积小、功耗低等优点，可用于神经形态芯片，特别用于对能耗要求较高的边缘计算设备中。

Description

一种基于RRAM的高密度数模混合存算阵列

技术领域

本发明属于存储器内计算技术领域，具体涉及一种基于RRAM的高密度数模混合存算阵列。

背景技术

传统计算机设计一般采用存储器与计算单元分离的架构，存储器负责存储数据，而计算单元则负责执行运算。由于在计算过程中需要频繁地从存储器中读取和写入数据，这种结构存在着数据传输瓶颈和功耗大等问题。

随着神经形态计算的兴起，研究者们开始探索集成存储与计算的新型架构，来更好地模拟人脑的神经网络。传统的存算一体阵列使用SRAM(静态随机存取存储器)来存储突触的权重，因此，信息必须在本地访问，并在进行乘加(MAC)运算之前加载到处理单元。然而，由于SRAM一次只能访问一行，处理速度受到极大的限制。另一种存算一体阵列采用了1T1R结构(1Transistor 1Resistor)或Memristor(记忆电阻器)等存储单元，其中1T1R结构受到传输器数量多、权重调整难的限制，而Memristor虽然具备非易失性和可调性，但静态的电阻变化难以满足实时权重调整的需求。

发明内容

为解决现有技术中的问题，本发明提供了一种基于RRAM的高密度数模混合存算阵列，包括权重存储模块、电荷重分配模块和模数转换模块，原始数据输入所述权重存储模块，权重存储模块输出电压信号向量，电荷重分配模块接收所述电压信号向量，输出模拟电压信号，所述电荷重分配模块接收所述模拟电压信号，输出乘累加数字编码结果；

所述电荷重分配模块由n列m行共n×m个相同容值的电容按阵列排布组成；

所述权重存储模块包括n×m个RRAM和n×m个场效应管，且所述权重存储模块复用电荷重分配模块的电容，所述权重存储模块以1T1R1C结构为一个基础单元，共由n×m个基础单元组成，1T1R1C结构由一个场效应管、一个RRAM和一个电容组成，场效应管的源端与RRAM的顶电极端相连，场效应管的栅端连接BLW控制线；场效应管的漏端连接WL控制线，RRAM的底电极端连接SL控制线；所述电容的输入端与场效应管的源端相连，同一列所述电容的输出端相连并形成BLR控制线；

所述模数转换模块复用电荷重分配模块的第t列的2^t-1个电容，其中，2^n-1＜m；所述模数转换模块包括一个比较器和一个D触发器，n条BLR控制线连接后与比较器的正向输入端相连，所述比较器的反向输入端接地信号，所述D触发器的D端与所述比较器的输出端相连，所述D触发器的CLK端连接时钟信号，所述D触发器的Q端输出乘累加数字编码结果。

进一步地，所述BLW控制线用于输入原始数据，所述权重存储模块通过WL控制线和SL控制线对原始数据进行处理；WL控制线与SL控制线均用于写入权重值和进行权重计算。

进一步地，所述电荷重分配模块中，分别在第t列BLR控制线中的第2^t-1个电容处设置开关S1，以保证所述模数转换模块复用所述电荷重分配模块第t列的2^t-1个电容。

进一步地，所述模数转换模块还包括n个单刀双掷开关S3、一个开关S2、一个开关S4；每条BLR控制线的一端均与一个所述单刀双掷开关S3相连，单刀双掷开关S3控制所述BLR控制线接地信号或将全部BLR控制线连接，连接后的BLR控制线通过开关S4与外部参考电压V_ref连接或断开；全部BLR控制线的另一端连接，连接后通过开关S4与地信号连接或断开。

进一步地，所述RRAM包括基底层、底电极、氮掺杂的AlOx(氧化铝)薄膜和顶电极，顶电极设在底电极上部，氮掺杂的AlOx薄膜位于顶电极和底电极之间，基底层位于底电极下部，通过在顶电极和底电极之间施加电压，使氮掺杂的AlOx薄膜内的电子发生运动，从而导致氮掺杂的AlOx薄膜内形成或断裂导电通道，实现RRAM高低阻态之间的可控切换。

本发明还提供了一种采用所述的基于RRAM的高密度数模混合存算阵列的存算方法，通过权重存储模块与电荷重分配模块协同工作，对输入的原始数据进行处理计算；权重存储模块采用RRAM作为存储单元，通过WL控制线、SL控制线写入权重值，并通过BLW控制线输入原始数据并与权重值相乘，生成相应的加权输出，最终输出电压信号向量；权重存储模块的输出经过电荷重分配模块，实现不同输入位之间的加权累加，形成模拟电压信号；模拟电压信号由电荷重分配模块传递给模数转换模块，模数转换模块逐步将连续的模拟电压信号转化为离散的数字编码，最终输出乘累加数字编码结果；在每个采样时钟信号周期内，模数转换模块进行逼近操作，根据上一个周期的转换结果，调整WL控制线上的电压为外部参考电压V_ref的值或0，并将BLW控制线置1从而使WL控制线上的电压施加在电容上，进而输出一个二进制位，重复这一过程直至完成整个模拟电压信号的数字化；经过模数转换模块的处理，模拟电压信号被逐步转换为数字编码，最终输出乘累加数字编码结果。

相较于现有技术，本发明具有以下有益效果：

1.集成存算阵列结构：本发明将存储与计算阵列相结合，实现了存储和计算的高度集成，减少了存取延迟，提高了整体系统的效率。

2.基于RRAM的存算阵列：通过场效应管(NMOS)和非易失性存储器(RRAM)的组合使用，高效切换电阻阻值，实现了对权重的有效存储。

3.引入电容阵列和电荷重分配模块，形成1T1R1C结构，通过电容的电荷存储和重分配，实现了对输入信号的权重累乘与模数编码转换，提高了神经形态计算的准确性。

4.SAR ADC(逐次逼近型模数转换器)的集成应用：通过复用电荷重分配模块中的电容，并添加比较器与D触发器，实现了逐次逼近型ADC的编码过程，将模拟电压快速转换为数字编码，为后续数字处理提供了高效输入。

5.降低功耗：本发明通过集成存算阵列和集成的模数转换过程，实现了对功耗的有效控制，为在边缘计算等资源受限环境中的应用提供了更为可行的解决方案。

6.高度可定制化：存算阵列中的权重存储模块和电荷重分配模块的灵活设计，使得本发明能够适应不同神经网络结构和应用需求，提供了高度可定制化的特性。

附图说明

图1为基于RRAM的高密度数模混合存算阵列的模块链路图；

图2为1T1R1C结构基本单元示意图；

图3为基于1T1R1C结构的n×m阵列示意图；

图4为模数转换模块与电荷重分配模块电容复用部分示意图；

图5为模数转换模块示意图；

图6为ADC逐次采样等效电路图；

图7为RRAM结构示意图。

具体实施方式

下面结合具体实施方式对本发明做进一步阐述和说明。所述实施例仅是本公开内容的示范且不圈定限制范围。本发明中各个实施方式的技术特征在没有相互冲突的前提下，均可进行相应组合。

相较于传统存算一体阵列，本发明引入了电容元素，构建了一种更为先进和灵活的1T1R1C存算一体阵列架构。通过结合RRAM和电容，以实现对权重的动态调整，来更准确地模拟神经网络中连接权重的动态变化。这种架构不仅减少了电路复杂度，提高了灵活性，还可以作为逐次逼近型ADC，将输出电压直接转换为数字信号，无需额外的ADC器件。

本发明不仅是对传统存储与计算分离架构的改进，也是对传统存算一体阵列的创新性发展，为神经形态计算提供了一种更为先进、高效和可行的解决方案。

如图1所示为基于RRAM的高密度数模混合存算阵列的模块链路图，具体实施包括权重存储模块、电荷重分配模块和模数转换模块。权重存储模块的输出端依次与电荷重分配模块、模数转换模块相连，最终模数转换模块输出乘累加结果。原始输入数据与权重存储模块中所存储的权重值相乘，通过电荷重分配模块对各个相乘结果进行加权累加，实现不同输入位之间的加权，得到一个模拟电压值，最后通过模数转换模块对加权累加结果进行模数转换，从而得到乘累加数字编码结果。

所述的权重存储模块采用非易失性存储器RRAM作为存储单元，相对于传统的SRAM单元，仅在计算过程中会产生功耗。如图2所示，所述权重存储模块复用电荷重分配模块的电容，共同形成1T1R1C结构，以1T1R1C结构为一个基础单元，共由n列m行共n×m个单元组成。其中1T1R由一个场效应管nMOSFET和一个非易失性存储器RRAM组成：nMOSFET的源端与RRAM的TE端相连，nMOSFET的栅端连接BLW控制线，漏端连接WL控制线，RRAM的BE端连接SL控制线，用于写入权重值和权重计算。电容与nMOSFET的源端和RRAM的TE端相连。

具体的，执行写入权重值操作时，BLW线置1，分别控制SL线与WL线之间的电压差值为正负写入电压(高电压)，以写入权重值1或0；执行权重计算操作时，输入向量加在BLW线，WL线置0，控制SL线的电压值为1或0，以进行权重计算，在①处输出权重计算后的电压，并给电容充电。

进一步的，原始电压信号向量x_i(i＝1,2,3…m)输入权重存储模块第i行各个基础单元中BLW控制线，与基础单元内存储的权重值(高阻态为0，低阻态为1)相乘，得到的输出电压信号向量o_i(i＝1,2,3…m)输出至电荷重分配模块。

如图3所示，所述电荷重分配模块由n列m行共n×m个相同容值的电容阵列组成，各个电容左侧与权重存储模块各个基础单元的输出依次相连，整体构成1T1R1C结构；每一列的m个电容右侧相连接并记作BLR控制线，分别在各列BLR线中的2^n-1，2^n-2…2¹，2⁰个电容处设置开关S1。初始时，每一列BLR线的开关S1闭合且BLR线固定置1，权重存储模块输出的电压信号向量o_i(i＝1,2,3…m)施加在第i行的各电容左侧，当电容充电完成后，将BLR线取消固定，进行第一次电荷重分配，电荷重分配模块输出电压信号向量z_i(i＝1,2,3…n)。分别断开n列BLR控制线的S1开关，使每列分别剩下2^n-1，2^n-2…2¹，2⁰个电容，将各列BLR线相连，进行第二次电荷重分配，电荷重分配模块输出电压信号V_output。

模数转换模块是高密度数模混合存算阵列的关键组成部分，主要由电容阵列元件构成。这部分电容阵列与电荷重分配模块中的电容阵列实现了复用，从而节省了器件的使用。模数转换模块的主要职责是将电荷重分配模块输出的模拟电压信号有效地转换为数字编码，为后续数字处理提供准确的数据支持。这种集成设计不仅优化了器件的空间利用，而且在整个阵列结构中起到了关键的信号转换和处理作用。

具体的，如图4所示，所述模数转换模块无需添加额外电容阵列元件，直接复用电荷重分配模块中n列的2^n-1，2^n-2，2^n-3…2¹，2⁰个电容，并进一步集成比较器、D触发器为组成部分。模数转换模块的输入与电荷重分配模块的输出直接相连，接收加权累加后的模拟电压信号。通过逐次逼近型ADC(模数转换)的方式，将模拟电压逐步转换为数字编码，完成模拟-数字的转换过程。各列电容的BLR控制线一侧通过单刀双掷开关S3和开关S4与V_ref和参考地选通相连；另一侧通过开关S2接地，并依次连接比较器正端、D触发器。比较器负端连接参考地，D触发器CLK端连接ADC CLK信号，Q端输出数字编码后的电压值。

在整个阵列中，通过权重存储模块和电荷重分配模块的协同作用，将原始输入数据与权重相乘并累加，形成模拟电压信号。这一信号通过模数转换模块的逐次采样过程，最终输出数字编码。所述模数转换模块是一种逐次逼近型ADC，通过多次逼近，逐步对模拟电压进行数字量化。ADC采样过程步骤如下：

第一步：在电荷重分配模块输出电压信号V_output至图5中①处后，开关S2断开，单刀双掷开关S3连接参考地。在电容充放电作用下，图5中②处电压变为-V_output。

第二步：在第一个ADC采样周期内，将第一列电容的单刀双掷开关S3连接至外部参考电压V_ref，待电容充放电完成后，重新将S3连接至参考地。如图6所示为此过程的等效电路图，其中C1为该列电容总容值，C2为除该列电容外，整个模数转换模块的其余电容总容值。记一个电容容值为C，则在第一列电容的采样过程中，C1＝2^n-1C，C2＝(2^n-2+2^n-3+…+2⁰)C。根据电荷重分配，图6中①处电压值通过比较器比较①处电压值V₁和参考地，若V₁＞V_gnd，则输出1至D触发器，反之输出0。

第三步：在第二个ADC采样周期内，若D触发器接收到信号1，则将第一列电容的单刀双掷开关S3连接参考地，将第二列电容的单刀双掷开关S3连接至外部参考电压V_ref，重复第二步中的操作，C1变为第二列电容总容值；若D触发器接收到信号0，则第一列电容的单刀双掷开关S3不变，将第二列电容的单刀双掷开关S3连接至V_ref，重复第二步中的操作，C1变为第一、二列电容总容值。比较器再次输出1或0。

第四步：在每个ADC采样周期内重复上述步骤，直至进行到最后一列电容，逐步完成对模拟电压的逼近，最终输出多位数字编码后的电压信号。

所述非易失性存储器RRAM是一种基于金属氧化物材料的双端被动元件。在施加适当电压的条件下，RRAM器件可以在高电阻状态(HRS)和低电阻状态(LRS)之间进行可逆切换，以存储逻辑位“0”和“1”。其阻态切换机制依赖于介质中的导电通道(丝)，将绝缘的电介质变为导电介质。该RRAM设备可以在施加适当电压的条件下在高电阻状态(HRS)(丝断裂)和低电阻状态(LRS)(丝再形成)之间进行可逆切换，以存储逻辑位“0”和“1”。

如图7所示，本发明采用的RRAM器件由基底层、底电极、氮掺杂的AlOx薄膜和顶电极组成。通过在器件的顶电极和底电极之间施加电压，使氮掺杂的AlOx薄膜内的电子发生运动，从而导致导电通道的形成或断裂。这一过程实现了对高低阻态之间电阻的可控切换。

进一步的，采用以下数学表达式描述了RRAM的动态行为：

γ＝γ₀-β×g^α

其中，g是导电通道尖端与对面电极之间的间隙距离，v₀是电子速度，E_A是有效激活能，t_ox是切换材料的氧化层厚度，a₀是跳跃点距离，V是施加电压，γ是场局部增强因子，I是通过RRAM器件的电流，γ₀、β和α是拟合参数，I₀、g₀和V₀是从实验结果获得的基础参数，q表示一个电子的电荷量，T表示温度，k表示玻尔兹曼常数。

进一步的，在一种可能的实施例中，E_A＝0.6eV，t_ox＝1.2e-8m，a₀＝2.5e-10m，γ₀＝16，β＝0.8，α＝3，I₀＝0.0786μA，g₀＝1.6e-10m，V₀＝0.25V，得到高阻态(HRS)阻值为1GΩ，低阻态(LRS)阻值为200kΩ，可以准确描述权重值1和0。

本发明所述基于非易失性存储器RRAM的高密度数模混合存算阵列的存算方法：

通过权重存储模块与电荷重分配模块协同工作，对输入的原始数据进行处理计算。权重存储模块采用非易失性存储器RRAM作为存储单元，通过WL控制线、SL控制线写入存储的权重值，并通过BLW控制线输入原始数据并与存储的权重值相乘，生成相应的加权输出。权重存储模块的输出经过电荷重分配模块，实现不同输入位之间的加权累加，形成模拟电压信号。电荷重分配模块由电容阵列组成，通过对电容的充放电过程，产生模拟电压信号。模拟电压信号由电荷重分配模块传递给模数转换模块。模数转换模块集成于高密度数模混合存算阵列中，主要由电容阵列元件构成。这部分电容阵列与电荷重分配模块中的电容阵列实现了共用。模数转换模块是一种逐次逼近型ADC结构，通过多次逼近，逐步将连续的模拟电压信号转化为离散的数字编码。在每个采样周期内，模数转换模块进行逼近操作，根据上一个周期的转换结果，调整WL控制线上的电压为外部参考电压V_ref的值或0，并将BLW控制线置1从而使WL控制线上的电压施加在电容左侧，进而输出一个二进制位，重复这一过程直至完成整个模拟电压信号的数字化。经过模数转换模块的处理，模拟电压信号被逐步转换为数字编码。这些数字编码结果代表了原始数据经过加权累加的乘积和，为后续的数字处理提供了准确的数据支持。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (6)

1.一种基于RRAM的高密度数模混合存算阵列，其特征在于，包括权重存储模块、电荷重分配模块和模数转换模块，原始数据输入所述权重存储模块，权重存储模块输出电压信号向量，电荷重分配模块接收所述电压信号向量，输出模拟电压信号，所述电荷重分配模块接收所述模拟电压信号，输出乘累加数字编码结果；

所述电荷重分配模块由n列m行共n×m个相同容值的电容按阵列排布组成；

所述权重存储模块包括n×m个RRAM和n×m个场效应管，且所述权重存储模块复用电荷重分配模块的电容，所述权重存储模块以1T1R1C结构为一个基础单元，共由n×m个基础单元组成，1T1R1C结构由一个场效应管、一个RRAM和一个电容组成，场效应管的源端与RRAM的顶电极端相连，场效应管的栅端连接BLW控制线；场效应管的漏端连接WL控制线，RRAM的底电极端连接SL控制线；所述电容的输入端与场效应管的源端相连，同一列所述电容的输出端相连并形成BLR控制线；

所述模数转换模块复用电荷重分配模块的第t列的2^t-1个电容，其中，2^n-1＜m；所述模数转换模块包括一个比较器和一个D触发器，n条BLR控制线连接后与比较器的正向输入端相连，所述比较器的反向输入端接地信号，所述D触发器的D端与所述比较器的输出端相连，所述D触发器的CLK端连接时钟信号，所述D触发器的Q端输出乘累加数字编码结果。

2.根据权利要求1所述的基于RRAM的高密度数模混合存算阵列，其特征在于，所述BLW控制线用于输入原始数据，所述权重存储模块通过WL控制线和SL控制线对原始数据进行处理；WL控制线与SL控制线均用于写入权重值和进行权重计算。

3.根据权利要求1所述的基于RRAM的高密度数模混合存算阵列，其特征在于，所述电荷重分配模块中，分别在第t列BLR控制线中的第2^t-1个电容处设置开关S1，以保证所述模数转换模块复用所述电荷重分配模块第t列的2^t-1个电容。

4.根据权利要求1所述的基于RRAM的高密度数模混合存算阵列，其特征在于，所述模数转换模块还包括n个单刀双掷开关S3、一个开关S2、一个开关S4；每条BLR控制线的一端均与一个所述单刀双掷开关S3相连，单刀双掷开关S3控制所述BLR控制线接地信号或将全部BLR控制线连接，连接后的BLR控制线通过开关S4与外部参考电压V_ref连接或断开；全部BLR控制线的另一端连接，连接后通过开关S4与地信号连接或断开。

5.根据权利要求1所述的基于RRAM的高密度数模混合存算阵列，其特征在于，所述RRAM包括基底层、底电极、氮掺杂的AlOx薄膜和顶电极，顶电极设在底电极上部，氮掺杂的AlOx薄膜位于顶电极和底电极之间，基底层位于底电极下部，通过在顶电极和底电极之间施加电压，使氮掺杂的AlOx薄膜内的电子发生运动，从而导致氮掺杂的AlOx薄膜内形成或断裂导电通道，实现RRAM高低阻态之间的可控切换。

6.一种采用权利要求2所述的基于RRAM的高密度数模混合存算阵列的存算方法，其特征在于，通过权重存储模块与电荷重分配模块协同工作，对输入的原始数据进行处理计算；权重存储模块采用RRAM作为存储单元，通过WL控制线、SL控制线写入权重值，并通过BLW控制线输入原始数据并与权重值相乘，生成相应的加权输出，最终输出电压信号向量；权重存储模块的输出经过电荷重分配模块，实现不同输入位之间的加权累加，形成模拟电压信号；模拟电压信号由电荷重分配模块传递给模数转换模块，模数转换模块逐步将连续的模拟电压信号转化为离散的数字编码，最终输出乘累加数字编码结果；在每个采样时钟信号周期内，模数转换模块进行逼近操作，根据上一个周期的转换结果，调整WL控制线上的电压为外部参考电压V_ref的值或0，并将BLW控制线置1从而使WL控制线上的电压施加在电容上，进而输出一个二进制位，重复这一过程直至完成整个模拟电压信号的数字化；经过模数转换模块的处理，模拟电压信号被逐步转换为数字编码，最终输出乘累加数字编码结果。