CN117807778A - 用于验证upf方案的方法及装置、电子设备 - Google Patents
用于验证upf方案的方法及装置、电子设备 Download PDFInfo
- Publication number
- CN117807778A CN117807778A CN202311826407.5A CN202311826407A CN117807778A CN 117807778 A CN117807778 A CN 117807778A CN 202311826407 A CN202311826407 A CN 202311826407A CN 117807778 A CN117807778 A CN 117807778A
- Authority
- CN
- China
- Prior art keywords
- chip
- simulation
- file
- upf
- scheme
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 238000004088 simulation Methods 0.000 claims abstract description 200
- 238000012795 verification Methods 0.000 claims abstract description 47
- 230000008569 process Effects 0.000 claims abstract description 25
- 238000012360 testing method Methods 0.000 claims abstract description 24
- 230000006870 function Effects 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 8
- 238000004458 analytical method Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000003542 behavioural effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012942 design verification Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请涉及芯片UPF方案验证技术领域，公开一种用于验证UPF方案的方法，该方法包括：生成仿真文件，仿真文件包括对芯片上标准器件的电源状态和连接关系的模拟数据；基于仿真文件执行后仿真测试用例；根据仿真结果确定UPF方案的正确性。本申请中获得的仿真结果包括仿真波形，仿真波形中显示的是电源引脚的具体电压值。这样，在仿真中就可以模拟真实的电源上下电状态，提高了上下电过程中BUG的曝光概率，提高了验证UPF方案的准确性。本申请还公开了一种用于验证UPF方案的装置、电子设备。
Description
技术领域
本申请涉及移动设备的通信安全技术领域，例如涉及一种用于验证UPF方案的方法及装置、电子设备。
背景技术
目前，对于SOC芯片的低功耗设计是必不可少，因此，需要制定相应的UPF方案(统一低功耗标准方案)。而在UPF方案设计不合理的情况下，可能会导致芯片流片后不能正常工作。所以，如何验证UPF方案的正确性和可靠性变成了IC(Integrated Circui，集成电路)验证工作中的一项重要环节。
相关技术中，所使用的UPF方案验证方法是在后仿真阶段直接对带着电源信息的芯片网表进行仿真，使得SOC芯片上的标准器件都带了电源引脚，SOC芯片上所有电源信号的连接关系都在网表中被体现。这样，可以根据仿真结果中电源的状态为逻辑0还是逻辑1，验证UPF方案是否正确。
在实现本公开实施例的过程中，发现相关技术中至少存在如下问题：
相关技术的方案，不能够模拟真正的上下电过程，导致不容易发现上下电过程中的BUG(错误信息)。这造成验证UPF方案的准确性较低。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。
本公开实施例提供了一种用于验证UPF方案的方法及装置、电子设备，可以提高验证UPF方案的准确性。
在一些实施例中，用于验证UPF方案的方法，包括：生成仿真文件，仿真文件包括对芯片上标准器件的电源状态和连接关系的模拟数据；基于仿真文件执行后仿真测试用例；根据仿真结果确定UPF方案的正确性。
可选地，生成仿真文件，包括：确定对芯片上标准器件的电源状态和连接关系的模拟数据，以及确定芯片的编译文件；响应于设置指令，设定仿真工具中的目标设定参数、芯片的标准时延格式文件和芯片上标准器件的库文件；根据模拟数据、编译文件、UPF方案对应的UPF文件、目标设定参数、芯片的标准时延格式文件和芯片上标准器件的库文件，确定仿真文件。
可选地，确定对芯片上标准器件的电源状态和连接关系的模拟数据，包括：通过验证平台集成UVM库中的设定函数，获得模拟组件；通过模拟组件对芯片上需要外部提供电源的电源引脚进行供电，获得对芯片上标准器件的电源状态和连接关系的模拟数据。
可选地，确定芯片的编译文件，包括：采用仿真工具编译不包含电源信息的芯片网表、UVM库和验证IP，生成编译文件。
可选地，设定芯片的标准时延格式文件和芯片上标准器件的库文件，包括：解析设定指令，确定芯片的验证环境参数；其中，验证环境参数包括芯片应用时变化的温度参数、电压参数，以及芯片需要承受的工艺偏差参数；设定与验证环境参数对应的芯片的标准时延格式文件和芯片上标准器件的库文件。
可选地，根据模拟数据、编译文件、UPF方案对应的UPF文件、目标设定参数、芯片的标准时延格式文件和芯片上标准器件的库文件，确定仿真文件，包括：以芯片网表为顶层，对模拟数据、编译文件、UPF方案对应的UPF文件、目标设定参数、芯片的标准时延格式文件和芯片上标准器件的库文件进行链接，生成仿真文件。
可选地，根据仿真结果确定UPF方案的正确性，包括：分析仿真结果确认芯片在掉电阶段是否存在不定态传播；在不存在不定态传播，且芯片上标准器件的电源状态与仿真文件中的模拟数据相对应的情况下，确认UPF方案通过验证。
在一些实施例中，用于验证UPF方案的装置，包括：仿真文件生成模块，被配置为生成仿真文件，仿真文件包括对芯片上标准器件的电源状态和连接关系的模拟数据；仿真模块，被配置为基于仿真文件执行后仿真测试用例；验证模块，被配置为根据仿真结果确定UPF方案的正确性。
在一些实施例中，用于验证UPF方案的装置，包括处理器和存储有程序指令的存储器，所述处理器被配置为在运行所述程序指令时，执行如上述的用于验证UPF方案的方法。
在一些实施例中，电子设备包括：设备本体；如上述的用于验证UPF方案的装置，安装于设备本体。
本公开实施例提供的用于验证UPF方案的方法及装置、电子设备，可以实现以下技术效果：
本公开实施例中，生成的仿真文件中包括有对芯片上标准器件的电源状态和连接关系的模拟数据、芯片上标准器件的库文件和对仿真工具的目标设定参数。所以，基于仿真文件执行后仿真测试用例之后，获得的仿真结果中芯片电源引脚的状态不是通过逻辑0和逻辑1来表示，而是显示电源引脚的具体电压值。这样，在仿真中可以正确模拟真实的电源上下电状态，提高了上下电过程中BUG的曝光概率，提高了验证UPF方案的准确性。
以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：
图1是本公开实施例提供的一个电子设备的示意图；
图2是本公开实施例提供的一个用于验证UPF方案的方法的示意图；
图3是本公开实施例提供的另一个用于验证UPF方案的方法的示意图；
图4是本公开实施例提供的另一个用于验证UPF方案的方法的示意图；
图5是本公开实施例提供的一个用于验证UPF方案的装置的示意图；
图6是本公开实施例提供的另一个用于验证UPF方案的装置的示意图。
具体实施方式
为了能够更加详尽地了解本公开实施例的特点与技术内容，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。
本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
除非另有说明，术语“多个”表示两个或两个以上。
本公开实施例中，字符“/”表示前后对象是一种“或”的关系。例如，A/B表示：A或B。
术语“和/或”是一种描述对象的关联关系，表示可以存在三种关系。例如，A和/或B，表示：A或B，或，A和B这三种关系。
术语“对应”可以指的是一种关联关系或绑定关系，A与B相对应指的是A与B之间是一种关联关系或绑定关系。
需要说明的是，在不冲突的情况下，本公开实施例中的实施例及实施例中的特征可以相互组合。
为了便于理解本公开实施例，下面首先对本公开实施例中可能出现的技术术语进行解释说明：
SOC芯片(System On Chip，系统级芯片)：也被称为片上系统，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。
后仿真：也叫网表仿真或者门级仿真，是综合后生成的网表文件(.v格式的文件)加上tb文件的仿真，网表文件是与芯片上标准器件有关的，因此在进行后仿真时，需要挂载好标准器件的库文件。
UPF(Unified Power Format，统一低功耗标准)文件：是基于低功耗集成电路设计验证标准(IEEE Std 1801-2018TM)，由设计人员提供的用以实现低功耗设计的低功耗电源描述文件。
UVM(Universal Verification Methodology，通用验证方法学)：是一个以SystemVerilog(SV语言，一种新的编程语言)类库为主体的验证平台开发框架，设计人员可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。
芯片网表：在芯片的集成电路设计过程中，设计人员会使用硬件描述语言(HardwareDescription Language，HDL)创建集成电路器件的高级行为描述。集成电路设计软件可以接收这些高级行为描述，并将其转换为各种抽象级别的网表，此网表即为芯片网表。
验证IP(Verification Intellectual Property，简称VIP)：由可重用的验证组件库和预定义的功能块组成、创建，支持行业标准接口、硬件验证语言SystemVerilog和SystemC，以及UVM等方法。
标准时延格式文件(Standard Delay Format，简称为SDF文件)，是关于集成电路设计中时序描述的标准表达格式。在整个设计流程中，标准时延格式有着重要的应用，例如在静态时序分析和后仿真中的应用。
本公开实施例提供的电子设备如图1所示，该电子设备100包括设备本体110和用于验证UPF方案的装置500(600)。
可选地，用于验证UPF方案的装置600安装于设备本体110，其包括有处理器。处理器可以根据用户输入的设置指令，生成包括对芯片上标准器件的电源状态和连接关系的模拟数据的仿真文件。可以基于仿真文件执行后仿真测试用例，并根据仿真结果确定UPF方案的正确性。
结合图1所示的电子设备，本公开实施例提供了一种用于验证UPF方案的方法，如图2所示，该方法包括：
S201，处理器生成仿真文件。
其中，仿真文件包括对芯片上标准器件的电源状态和连接关系的模拟数据。
具体地，芯片上的标准器件包括但不限于power switch(电源开关)、powerisolation(电源隔离器)、standard cell(标准单元)和analog ip(模拟ip)等器件。
具体地，采用不同仿真工具时，所需要设定的目标设定参数不同。例如，采用VCS(Verilog Compiled Simulato)仿真工具，其需要设定的目标设定参数包括“liblist”、“kdb”和“power”等。
具体地，在电子设备中安装有仿真工具，仿真工具内设置有验证平台(例如，与UVM库相关联的验证平台)，用户可以通过操作验证平台输入关于上述模拟数据、芯片上标准器件信息和仿真运行参数的设置指令。在接收到设置指令后，处理器可以响应于该设置指令，运行对应的代码，生成仿真文件。
S202，处理器基于仿真文件执行后仿真测试用例。
具体地，测试用例为验证工程师在芯片验证过程中开发的一组代码库，主要由测试输入、执行条件、预期结果等内容组成。测试用例是执行测试的重要依据，具有有效、可重复、易组织、清晰简洁、可维护等特征。而后仿真测试用例就是针对芯片进行后仿真阶段设置的测试用例。
具体地，由于仿真文件中包括有对芯片上标准器件的电源状态和连接关系的模拟数据。所以，基于仿真文件执行后仿真测试用例后，得出的仿真结果中显示的是电源引脚的具体电压值。这样，便于后续基于电源引脚的具体电压值分析芯片在上下电过程中的BUG。因此，本公开实施例中，需要基于上述仿真文件执行后仿真测试用例。
可选地，基于仿真文件执行的后仿真测试用例的数量可以为多个，使得可以获得多个仿真结果。这样，便于后续通过综合分析多个仿真结果对芯片的UPF方案进行验证，提高了验证UPF方案的准确性。
S203，处理器根据仿真结果确定UPF方案的正确性。
具体地，由于仿真结果中显示的是电源引脚的具体电压值，所以通过分析仿真结果可以模拟出真实的芯片电源上下电状态，进而可以确认上下电过程中是否存在BUG，如果存在BUG则表明芯片所采用的UPF方案中存在不合理的方案。因此，本公开实施例可以根据仿真结果验证UPF方案的正确性。
本公开实施例中，生成的仿真文件中包括有对芯片上标准器件的电源状态和连接关系的模拟数据。所以，基于仿真文件执行后仿真测试用例之后，获得的仿真结果中芯片电源引脚的状态不是通过逻辑0和逻辑1来表示，而是显示电源引脚的具体电压值。这样，在仿真中可以正确模拟真实的电源上下电状态，提高了上下电过程中BUG的曝光概率，提高了验证UPF方案的准确性。
本公开实施例提供了另一种用于验证UPF方案的方法，如图3所示，该方法包括：
S301，处理器确定对芯片上标准器件的电源状态和连接关系的模拟数据，以及确定芯片的编译文件。
具体地，对芯片上标准器件的电源状态和连接关系的模拟数据，表示根据与UPF方案对应的UPF文件对芯片上各标准器件的电源状态，以及各标准器件的连接关系进行模拟得出的数据。
可选地，确定对芯片上标准器件的电源状态和连接关系的模拟数据，包括：通过验证平台集成UVM库中的设定函数，获得模拟组件；通过模拟组件对芯片上需要外部提供电源的电源引脚进行供电，获得对芯片上标准器件的电源状态和连接关系的模拟数据。
可选地，设定函数包括UVM库中的“set_lp_msg_onoff()”、“supply_off()”和“supply_on()”。
可选地，集成出的模拟组件为“.sv”格式。
具体地，通过模拟组件对芯片上需要外部提供电源的电源引脚进行供电，可以模拟出芯片上各标准器件的工作状态，以及通过供电时电流流向等信息可以模拟出各标准器件之间的连接关系。因此，本公开实施例通过模拟组件，对芯片网表中需要外部提供电源的电源引脚进行供电，可以获得对芯片上标准器件的电源状态和连接关系的模拟数据。
具体地，芯片的编译文件表示通过对芯片网表、芯片上标准器件描述数据(例如，器件的模型数据)等参数通过仿真工具中的编译模块进行编译，得出的文件，其格式为“.vdb”。
可选地，确定芯片的编译文件，包括：采用仿真工具的编译模块对不包含电源信息的芯片网表、芯片上标准器件的模型数据、UVM库和验证IP进行编译，生成编译文件。
具体地，由于本公开实施例中，在确定编译文件之前，生成了对芯片上标准器件的电源状态和连接关系的模拟数据。所以，在确定编译文件时，无需在对芯片的电源信息进行编译，因此，采用的是不包含电源信息的芯片网表。
具体地，以后续步骤执行后仿真测试用例的仿真工具为VCS工具为例，则需要在analysis阶段(分析阶段)，将不包含电源信息的芯片网表、芯片上标准器件的模型数据、UVM库和验证IP进行编译，获得芯片的编译文件。
S302，处理器响应于设置指令，设定仿真工具中的目标设定参数、芯片的标准时延格式文件和芯片上标准器件的库文件。
具体地，通过解析设定指令，可以明确采用何种参数运行仿真工具、芯片的标准时延信息和芯片上标准器件对应的库文件。因此，本公开实施例可以根据设计人员输入的设置指令，对目标设定参数、芯片的标准时延格式文件和芯片上标准器件的库文件进行设定。
示例性地，以仿真工具为VCS工具为例，则可以在elaboration阶段(链接阶段)设定目标设定参数。具体而言，设定的目标设定参数可以如下所示：
-liblist_work；
-kdb+sdfverbose+neg_tchk-negdelay；
-power＝verbose1、-power＝attributes_on、-power＝force_priority；
-power＝write_mvinfo、-power＝discreteportstates、-power＝rtlpg；
-power＝vhdldb、-power＝pass_thru_const；
-power＝sinkbasedisoassert、-power＝new_vhdl_impl。
可选地，设定芯片的标准时延格式文件和芯片上标准器件的库文件，包括：解析设定指令，确定芯片的验证环境参数；其中，验证环境参数包括芯片应用时变化的温度参数、电压参数，以及芯片需要承受的工艺偏差参数；设定与验证环境参数对应的芯片的标准时延格式文件和芯片上标准器件的库文件。
具体地，通过解析设置指令可以明确芯片的验证环境参数(即芯片对应的corner参数)。该参数包括芯片设计实现过程中需要考虑变化的温度参数、电压参数，以及制造芯片时的工艺偏差。由于不同的验证环境参数对应的芯片的标准时延格式文件和芯片上标准器件的库文件是不同的，所以，可以根据芯片的验证环境参数对芯片的标准时延格式文件和芯片上标准器件的库文件进行设定。
示例性地，以仿真工具为VCS工具为例，则可以在elaboration阶段通过如下设置指令设定芯片的标准时延格式文件和芯片上标准器件的库文件：
-power_config xxx.db.file；-sdf min/max/typ xxx.sdf；
其中xxx.db.file表示芯片上标准器件的库文件，具体内容可以如下所示：
db_search_path＝{各标准器件的库文件路径}；
db_link_library＝{各标准器件的库文件名称}。
S303，处理器根据模拟数据、编译文件、UPF方案对应的UPF文件、目标设定参数、芯片的标准时延格式文件和芯片上标准器件的库文件，确定仿真文件。
具体地，UPF文件为在静态时序分析阶段(post阶段)生成的UPF文件。具体地，通过仿真工具对上述数据、参数和文件处理组合，即可得出仿真文件。
可选地，根据模拟数据、编译文件、UPF方案对应的UPF文件、目标设定参数、芯片的标准时延格式文件和芯片上标准器件的库文件，确定仿真文件，包括：以芯片网表为顶层，对模拟数据、编译文件、UPF方案对应的UPF文件、目标设定参数、芯片的标准时延格式文件和芯片上标准器件的库文件进行链接，生成仿真文件。
具体地，通过将芯片网表设置为顶层，可以明确对模拟数据、编译文件、UPF方案对应的UPF文件、目标设定参数、芯片的标准时延格式文件和芯片上标准器件的库文件进行链接的顺序和方式。这样，可以提高生成仿真文件的效率和准确性。
S304，处理器基于仿真文件执行后仿真测试用例。
S305，处理器根据仿真结果确定UPF方案的正确性。
在本公开实施例中，在生成仿真文件时，参考了对芯片上标准器件的电源状态和连接关系的模拟数据，设定了对仿真工具的目标设定参数和芯片上标准器件的库文件。使得生成的仿真文件包括上述信息，这样，保证了后续基于仿真文件执行后仿真测试用例后，得出的仿真结果中电源引脚显示为具体的电压值。
本公开实施例提供了一种用于验证UPF方案的方法，如图4所示，该方法包括：
S401，处理器生成仿真文件。
其中，仿真文件包括对芯片上标准器件的电源状态和连接关系的模拟数据、芯片上标准器件的库文件和对仿真工具的目标设定参数。
S402，处理器基于仿真文件执行后仿真测试用例。
S403，处理器分析仿真结果确认芯片在掉电阶段是否存在不定态传播。
具体地，由于仿真结果中显示的是电源引脚的具体电压值，所以，在芯片掉电过程中，芯片的组合逻辑和存储器均会呈现不定态(X态)，因此，可以根据仿真结果确定芯片在掉电过程中是否存在不定态传播。
S404，处理器在不存在不定态传播，且芯片上标准器件的电源状态与仿真文件中的模拟数据相对应的情况下，确认UPF方案通过验证。
具体地，如果存在不定态传播，则表明芯片在上下电过程中存在BUG，芯片所采用的UPF方案中存在不合理的方案。如果不存在不定态传播，且芯片上标准器件的电源状态与仿真文件中的模拟数据相对应，则表明芯片在上下电过程中不存在BUG，且对芯片上标准器件的电源控制均是正确的，在该情况下，可以确认芯片所采用的UPF方案是比较合理的。因此，在芯片在掉电过程中不存在不定态传播，且芯片上标准器件的电源状态与仿真文件中的模拟数据相对应时，可以确定芯片所采用的UPF方案通过验证。
在本公开实施例中，可以根据仿真结果中电源引脚的具体电压值，对芯片在掉电过程中是否存在不定态传播的进行分析，提高了芯片上下电过程中BUG的曝光概率，提高了验证UPF方案的准确性。
结合图5所示，本公开实施例提供了一种通信组件的验证装置500，包括：仿真文件生成模块501、仿真模块502和验证模块503。仿真文件生成模块501被配置为生成仿真文件。其中，仿真文件包括对芯片上标准器件的电源状态和连接关系的模拟数据。仿真模块502被配置为基于仿真文件执行后仿真测试用例。验证模块503被配置为根据仿真结果确定UPF方案的正确性。
本公开实施例中，仿真文件生成模块501生成的仿真文件中包括有对芯片上标准器件的电源状态和连接关系的模拟数据。所以，仿真模块502基于仿真文件执行后仿真测试用例之后，获得的仿真结果中芯片电源引脚的状态不是通过逻辑0和逻辑1来表示，而是显示电源引脚的具体电压值。这样，验证模块503可以通过分析仿真结果正确模拟真实的电源上下电状态，提高了上下电过程中BUG的曝光概率，提高了验证UPF方案的准确性。
在一些实施例中，仿真文件生成模块501具体被配置为确定对芯片上标准器件的电源状态和连接关系的模拟数据，以及确定芯片的编译文件；响应于设置指令，设定仿真工具中的目标设定参数、芯片的标准时延格式文件和芯片上标准器件的库文件；根据模拟数据、编译文件、UPF方案对应的UPF文件、目标设定参数、芯片的标准时延格式文件和芯片上标准器件的库文件，确定仿真文件。
在一些实施例中，仿真文件生成模块501具体被配置为通过验证平台集成UVM库中的设定函数，获得模拟组件；通过模拟组件对芯片上需要外部提供电源的电源引脚进行供电，获得对芯片上标准器件的电源状态和连接关系的模拟数据。
在一些实施例中，仿真文件生成模块501具体被配置为采用仿真工具编译不包含电源信息的芯片网表、芯片上标准器件的模型数据、UVM库和验证IP，生成编译文件。
在一些实施例中，仿真文件生成模块501具体被配置为解析设定指令，确定芯片验证环境参数；其中，验证环境参数包括芯片应用时变化的温度参数、电压参数，以及芯片需要承受的工艺偏差参数；设定与验证环境参数对应的芯片的标准时延格式文件和芯片上标准器件的库文件。
在一些实施例中，仿真文件生成模块501具体被配置为以芯片网表为顶层，对模拟数据、编译文件、UPF方案对应的UPF文件、目标设定参数、芯片的标准时延格式文件和芯片上标准器件的库文件进行链接，生成仿真文件。
在一些实施例中，验证模块502具体被配置为分析仿真结果确认芯片在掉电阶段是否存在不定态传播；在不存在不定态传播，且芯片上标准器件的电源状态与仿真文件中的模拟数据相对应的情况下，确认UPF方案通过验证。
结合图6所示，本公开实施例提供了一种用于验证UPF方案的装置600，用于验证UPF方案的装置600包括：处理器(processor)601和存储器(memory)602。可选地，该装置还可以包括通信接口(Communication Interface)603和总线604。其中，处理器601、通信接口603、存储器602可以通过总线604完成相互间的通信。通信接口603可以用于信息传输。处理器601可以调用存储器602中的逻辑指令，以执行上述实施例的用于验证UPF方案的方法。
此外，上述的存储器602中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。
存储器602作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序，如本公开实施例中的方法对应的程序指令/模块。处理器601通过运行存储在存储器602中的程序指令/模块，从而执行功能应用以及数据处理，即实现上述实施例中用于验证UPF方案的方法。
存储器602可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端设备的使用所创建的数据等。此外，存储器602可以包括高速随机存取存储器，还可以包括非易失性存储器。
结合图1所示，本公开实施例提供了一种电子设备100，包括：设备本体110以及上述的用于验证UPF方案的装置500(600)。用于验证UPF方案的装置500(600)被安装于设备本体110。这里所表述的安装关系，并不仅限于在电子设备100内部放置，还包括了与电子设备100的其他元器件的安装连接，包括但不限于物理连接、电性连接或者信号传输连接等。本领域技术人员可以理解的是，用于验证UPF方案的装置500(600)可以适配于可行的电子设备100，进而实现其他可行的实施例。
本公开实施例提供了一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令设置为执行上述用于验证UPF方案的方法。
本公开实施例的技术方案可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括一个或多个指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本公开实施例所述方法的全部或部分步骤。而前述的存储介质可以是非暂态存储介质，例如：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等多种可以存储程序代码的介质。
以上描述和附图充分地示出了本公开的实施例，以使本领域的技术人员能够实践它们。其他实施例可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。而且，本申请中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的，除非上下文清楚地表明，否则单数形式的“一个”(a)、“一个”(an)和“所述”(the)旨在同样包括复数形式。类似地，如在本申请中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外，当用于本申请中时，术语“包括”(comprise)及其变型“包括”(comprises)和/或包括(comprising)等指陈述的特征、整体、步骤、操作、元素，和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。在没有更多限制的情况下，由语句“包括一个…”限定的要素，并不排除在包括所述要素的过程、方法或者设备中还存在另外的相同要素。本文中，每个实施例重点说明的可以是与其他实施例的不同之处，各个实施例之间相同相似部分可以互相参见。对于实施例公开的方法、产品等而言，如果其与实施例公开的方法部分相对应，那么相关之处可以参见方法部分的描述。
本领域技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，可以取决于技术方案的特定应用和设计约束条件。所述技术人员可以对每个特定的应用来使用不同方法以实现所描述的功能，但是这种实现不应认为超出本公开实施例的范围。所述技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
本文所披露的实施例中，所揭露的方法、产品(包括但不限于装置、设备等)，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，可以仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例。另外，在本公开实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
附图中的流程图和框图显示了根据本公开实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这可以依所涉及的功能而定。在附图中的流程图和框图所对应的描述中，不同的方框所对应的操作或步骤也可以以不同于描述中所披露的顺序发生，有时不同的操作或步骤之间不存在特定的顺序。例如，两个连续的操作或步骤实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这可以依所涉及的功能而定。框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
Claims (10)
1.一种用于验证UPF方案的方法，其特征在于，包括：
生成仿真文件，仿真文件包括对芯片上标准器件的电源状态和连接关系的模拟数据；
基于仿真文件执行后仿真测试用例；
根据仿真结果确定UPF方案的正确性。
2.根据权利要求1所述的方法，其特征在于，生成仿真文件，包括：
确定对芯片上标准器件的电源状态和连接关系的模拟数据，以及确定芯片的编译文件；
响应于设置指令，设定仿真工具中的目标设定参数、芯片的标准时延格式文件和芯片上标准器件的库文件；
根据模拟数据、编译文件、UPF方案对应的UPF文件、目标设定参数、芯片的标准时延格式文件和芯片上标准器件的库文件，确定仿真文件。
3.根据权利要求2所述的方法，其特征在于，确定对芯片上标准器件的电源状态和连接关系的模拟数据，包括：
通过验证平台集成UVM库中的设定函数，获得模拟组件；
通过模拟组件对芯片上需要外部提供电源的电源引脚进行供电，获得对芯片上标准器件的电源状态和连接关系的模拟数据。
4.根据权利要求2所述的方法，其特征在于，确定芯片的编译文件，包括：
采用仿真工具编译不包含电源信息的芯片网表、UVM库和验证IP，生成编译文件。
5.根据权利要求2所述的方法，其特征在于，设定芯片的标准时延格式文件和芯片上标准器件的库文件，包括：
解析设定指令，确定芯片的验证环境参数；其中，验证环境参数包括芯片应用时变化的温度参数、电压参数，以及芯片需要承受的工艺偏差参数；
设定与验证环境参数对应的芯片的标准时延格式文件和芯片上标准器件的库文件。
6.根据权利要求5所述的方法，其特征在于，根据模拟数据、编译文件、UPF方案对应的UPF文件、目标设定参数、芯片的标准时延格式文件和芯片上标准器件的库文件，确定仿真文件，包括：
以芯片网表为顶层，对模拟数据、编译文件、UPF方案对应的UPF文件、目标设定参数、芯片的标准时延格式文件和芯片上标准器件的库文件进行链接，生成仿真文件。
7.根据权利要求1至6中任一项所述的方法，其特征在于，根据仿真结果确定UPF方案的正确性，包括：
分析仿真结果确认芯片在掉电阶段是否存在不定态传播；
在不存在不定态传播，且芯片上标准器件的电源状态与仿真文件中的模拟数据相对应的情况下，确认UPF方案通过验证。
8.一种用于验证UPF方案的装置，其特征在于，包括：
仿真文件生成模块，被配置为生成仿真文件，仿真文件包括对芯片上标准器件的电源状态和连接关系的模拟数据；
仿真模块，被配置为基于仿真文件执行后仿真测试用例；
验证模块，被配置为根据仿真结果确定UPF方案的正确性。
9.一种用于验证UPF方案的装置，包括处理器和存储有程序指令的存储器，其特征在于，所述处理器被配置为在运行所述程序指令时，执行如权利要求1至7中任一项所述的用于验证UPF方案的方法。
10.一种电子设备，其特征在于，包括：
设备本体；
如权利要求8或9所述的用于验证UPF方案的装置，安装于设备本体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311826407.5A CN117807778A (zh) | 2023-12-27 | 2023-12-27 | 用于验证upf方案的方法及装置、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311826407.5A CN117807778A (zh) | 2023-12-27 | 2023-12-27 | 用于验证upf方案的方法及装置、电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117807778A true CN117807778A (zh) | 2024-04-02 |
Family
ID=90421474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311826407.5A Pending CN117807778A (zh) | 2023-12-27 | 2023-12-27 | 用于验证upf方案的方法及装置、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117807778A (zh) |
-
2023
- 2023-12-27 CN CN202311826407.5A patent/CN117807778A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101842789B (zh) | 用于存储器抽象和使用该存储器抽象来验证的方法和装置 | |
| US7694251B2 (en) | Method and system for verifying power specifications of a low power design | |
| US8051402B2 (en) | Method and apparatus for implementing communication between a software side and a hardware side of a test bench in a transaction-based acceleration verification system | |
| US8136065B2 (en) | Integrated prototyping system for validating an electronic system design | |
| US8234617B2 (en) | Method and system for re-using digital assertions in a mixed signal design | |
| US7587690B1 (en) | Method and system for global coverage analysis | |
| JP4806529B2 (ja) | 複製されたロジックを使用するデバッグの方法とシステム | |
| US8296699B1 (en) | Method and system for supporting both analog and digital signal traffic on a single hierarchical connection for mixed-signal verification | |
| US8181131B2 (en) | Enhanced analysis of array-based netlists via reparameterization | |
| US8719752B1 (en) | Hierarchical crosstalk noise analysis model generation | |
| CN112417798B (zh) | 一种时序测试方法、装置、电子设备及存储介质 | |
| CN113901745A (zh) | 芯片测试方法、装置、电子设备及计算机可读存储介质 | |
| Bombieri et al. | Incremental ABV for functional validation of TL-to-RTL design refinement | |
| US20090228852A1 (en) | Method and system for verification of multi-voltage circuit design | |
| Haedicke et al. | A guiding coverage metric for formal verification | |
| Kang et al. | Seamless SoC verification using virtual platforms: An industrial case study | |
| Bombieri et al. | Hybrid, incremental assertion-based verification for TLM design flows | |
| US20220327269A1 (en) | Computing device and method for detecting clock domain crossing violation in design of memory device | |
| CN117807778A (zh) | 用于验证upf方案的方法及装置、电子设备 | |
| US6813751B2 (en) | Creating standard VHDL test environments | |
| Gupta et al. | Property-specific testbench generation for guided simulation | |
| Kundert | A formal top-down design process for mixed-signal circuits | |
| KR100939642B1 (ko) | 소프트웨어 기반의 스티뮬러스를 생성하는 검증 장치, 상기검증 장치를 이용한 검증 방법 및 소프트웨어 기반의 스티뮬러스를 생성하는 프로그램이 구비된 컴퓨터 기록매체 | |
| Katelman et al. | vlogsl: A strategy language for simulation-based verification of hardware | |
| CN111338761A (zh) | 一种51单片机虚拟中断控制器及实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |