CN117792553A - 时间同步的方法、装置和电子设备 - Google Patents

Abstract

本发明提供了一种时间同步的方法、装置和电子设备，该方法包括：主芯片和从芯片之间通过以太网的方式进行报文交互，主芯片向从芯片发送的最后一次报文中携带有原始时间戳和用于计算pDelay值的时间；从芯片根据记录的接收主芯片发送的报文时的时间、以及从芯片向主芯片发送报文时的时间、原始时间戳和用于计算pDelay值的时间进行全局时间计算，进而完成时间同步。该方法中，报文交互中携带有原始时间戳和用于计算pDelay值的时间，也就是将计算pDelay值的过程合并至时间同步的过程中了，每次时间同步所使用的pDelay值都是其本次真正的pDelay值，不会因为Sync流程发生网络拥塞时带来的使用上一次的pDelay值的情况发生，最终全局时间计算的准确性好，能够实现准确的时间同步。

Description

时间同步的方法、装置和电子设备

技术领域

本发明涉及通信的技术领域，尤其是涉及一种时间同步的方法、装置和电子设备。

背景技术

针对于车载网络的应用场景需求，AUTOSAR规范中EthTSyn模块基于以太网的时间同步协议兼容了IEEE802.1AS规范中定义的gPTP协议，并做了一定的调整和限制。时间同步分为时间同步(以下简称Sync)和链路传输延迟(以下简称pDelay)计算两大流程。Sync流程需要两帧以太网报文，pDelay计算流程需要三帧以太网报文，这两个流程分开进行。在全局时间的计算过程中会使用到Sync过程的时间戳和pDelay计算流程中的pDelay值(即信号传输消耗时间，其中，全局时间＝Sync过程的时间戳(即主芯片进行时间同步所对应的时间)+信号传输消耗时间，该全局时间也就是从芯片同步的主芯片的时间戳对应的准确的现在的时间)。

但是，在实际应用中，一个显著的问题是：Sync流程和pDelay计算流程的分开进行和大量的报文交互，一方面增加了网络的负荷，另一方面在Sync流程发生网络拥塞时，仍然使用的是上一次的pDelay值来计算全局时间，会造成较大的误差。也就是，当主芯片发给从芯片Sync报文时，这一次的pDelay值还没计算得到，所以在计算全局时间时，就只能使用上一次计算的pDelay值，导致全局时间计算错误。例如，假设Sync周期为100ms，pDelay请求的周期为100ms。在某一时刻的Sync流程中发生了网络拥塞。上一次成功计算的pDelay值为20ns，此时真实的pDelay值应该为100ms，但由于AUTOSAR规范中pDelay的计算流程和Sync流程是分开进行的，所以在计算全局时间时，仍使用上一次的pDelay值(20ns，实际应该是100ms)参与计算，最终导致全局时间计算错误，即从芯片时间同步错误。

综上，如何进行准确的时间同步成为目前亟需解决的技术问题。

发明内容

有鉴于此，本发明的目的在于提供一种时间同步的方法、装置和电子设备，以缓解现有技术无法进行准确的时间同步的技术问题。

第一方面，本发明实施例提供了一种时间同步的方法，应用于AUTOSAR规范中的EthTSyn模块，其中，在所述AUTOSAR规范中，EthTSynMessageCompliance模式不开启，所述EthTSyn模块中的EthTSynMessageEfficientMode模式开启，所述方法包括：

主芯片和从芯片之间通过以太网的方式进行报文交互，其中，所述主芯片向所述从芯片发送的最后一次报文中携带有原始时间戳和用于计算pDelay值的时间；

所述从芯片根据记录的接收所述主芯片发送的报文时的时间、以及所述从芯片向主芯片发送报文时的时间、所述原始时间戳和用于计算pDelay值的时间进行全局时间计算，进而完成时间同步。

进一步的，主芯片和从芯片之间通过以太网的方式进行报文交互，包括：

所述主芯片向所述从芯片发送Sync报文，并记录发送时的第一时间，其中，所述第一时间为所述原始时间戳；

所述从芯片接收所述Sync报文，并记录接收时的第二时间；

所述从芯片向所述主芯片发送Sync_Resp报文，并记录发送时的第三时间；

所述主芯片接收所述Sync_Resp报文，并记录接收时的第四时间；

所述主芯片向所述从芯片发送Follow-up报文，其中，所述Follow-up报文中携带有所述第一时间和所述第四时间；

所述从芯片接收所述Follow-up报文，记录接收时的第五时间。

进一步的，所述从芯片根据记录的接收所述主芯片发送的报文时的时间、以及所述从芯片向主芯片发送报文时的时间、所述原始时间戳和用于计算pDelay值的时间进行全局时间计算，包括：

根据全局时间计算算式t＝t0+t5-t1+[(t3-t0)-(t2-t1)]/2计算所述全局时间，其中，t表示所述全局时间，t0表示所述第一时间，t5表示所述第五时间，t1表示所述第二时间，t3表示所述第四时间，t2表示所述第三时间。

进一步的，在进行全局时间计算之后，所述方法还包括：

将所述全局时间作为当前时间，进而完成时间同步。

进一步的，在所述全局时间计算算式中，[(t3-t0)-(t2-t1)]/2表示pDelay值，t0+t5-t1表示Sync时间戳。

第二方面，本发明实施例还提供了一种时间同步的装置，应用于AUTOSAR规范中的EthTSyn模块，其中，在所述AUTOSAR规范中，EthTSynMessageCompliance模式不开启，所述EthTSyn模块中的EthTSynMessageEfficientMode模式开启，所述装置包括：

报文交互单元，用于主芯片和从芯片之间通过以太网的方式进行报文交互，其中，所述主芯片向所述从芯片发送的最后一次报文中携带有原始时间戳和用于计算pDelay值的时间；

计算单元，用于所述从芯片根据记录的接收所述主芯片发送的报文时的时间、以及所述从芯片向主芯片发送报文时的时间、所述原始时间戳和用于计算pDelay值的时间进行全局时间计算，进而完成时间同步。

进一步的，所述报文交互单元还用于：

所述主芯片向所述从芯片发送Sync报文，并记录发送时的第一时间，其中，所述第一时间为所述原始时间戳；

所述从芯片接收所述Sync报文，并记录接收时的第二时间；

所述从芯片向所述主芯片发送Sync_Resp报文，并记录发送时的第三时间；

所述主芯片接收所述Sync_Resp报文，并记录接收时的第四时间；

所述主芯片向所述从芯片发送Follow-up报文，其中，所述Follow-up报文中携带有所述第一时间和所述第四时间；

所述从芯片接收所述Follow-up报文，记录接收时的第五时间。

进一步的，所述计算单元还用于：

根据全局时间计算算式t＝t0+t5-t1+[(t3-t0)-(t2-t1)]/2计算所述全局时间，其中，t表示所述全局时间，t0表示所述第一时间，t5表示所述第五时间，t1表示所述第二时间，t3表示所述第四时间，t2表示所述第三时间。

第三方面，本发明实施例还提供了一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述第一方面任一项所述的方法的步骤。

第四方面，本发明实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有机器可运行指令，所述机器可运行指令在被处理器调用和运行时，所述机器可运行指令促使所述处理器运行上述第一方面任一项所述的方法。

在本发明实施例中，提供了一种时间同步的方法，应用于AUTOSAR规范中的EthTSyn模块，其中，在AUTOSAR规范中，EthTSynMessageCompliance模式不开启，EthTSyn模块中的EthTSynMessageEfficientMode模式开启，该方法包括：主芯片和从芯片之间通过以太网的方式进行报文交互，其中，主芯片向从芯片发送的最后一次报文中携带有原始时间戳和用于计算pDelay值的时间；从芯片根据记录的接收主芯片发送的报文时的时间、以及从芯片向主芯片发送报文时的时间、原始时间戳和用于计算pDelay值的时间进行全局时间计算，进而完成时间同步。通过上述描述可知，本发明的时间同步的方法中，在主芯片和从芯片的最后一次报文交互中，携带有原始时间戳和用于计算pDelay值的时间，也就是将计算pDelay值的过程合并至时间同步的过程中了，二者是一起进行的，并非是分开进行的，也就是说，每次时间同步所使用的pDelay值都是其本次真正的pDelay值，不会因为Sync流程发生网络拥塞时带来的使用上一次的pDelay值的情况发生，最终全局时间计算的准确性好，也就是能够实现准确的时间同步，缓解了现有技术无法进行准确的时间同步的技术问题。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种时间同步的方法的流程图；

图2为本发明实施例提供的报文交互的示意图；

图3为本发明实施例提供的一种时间同步的装置的示意图；

图4为本发明实施例提供的一种电子设备的示意图。

具体实施方式

下面将结合实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

现有技术无法进行准确的时间同步。

基于此，本发明的时间同步的方法中，在主芯片和从芯片的最后一次报文交互中，携带有原始时间戳和用于计算pDelay值的时间，也就是将计算pDelay值的过程合并至时间同步的过程中了，二者是一起进行的，并非是分开进行的，也就是说，每次时间同步所使用的pDelay值都是其本次真正的pDelay值，不会因为Sync流程发生网络拥塞时带来的使用上一次的pDelay值的情况发生，最终全局时间计算的准确性好，也就是能够实现准确的时间同步。

为便于对本实施例进行理解，首先对本发明实施例所公开的一种时间同步的方法进行详细介绍。

实施例一：

根据本发明实施例，提供了一种时间同步的方法的实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

图1是根据本发明实施例的一种时间同步的方法的流程图，如图1所示，该方法包括如下步骤：

步骤S102，主芯片和从芯片之间通过以太网的方式进行报文交互，其中，主芯片向从芯片发送的最后一次报文中携带有原始时间戳和用于计算pDelay值的时间；

在本发明实施例中，上述时间同步的方法可以应用于AUTOSAR规范中的EthTSyn模块，其中，在AUTOSAR规范中，EthTSynMessageCompliance模式不开启，EthTSyn模块中的EthTSynMessageEfficientMode模式开启。

具体的，本发明在特定的硬件系统中对AUTOSAR规范中EthTSyn模块的时间同步协议进行了一定的优化，以降低时间同步带来的额外的通信负荷(其实对于时间同步来说，传统方案中的链路传输延迟的计算流程即为额外的通信符合)，并实时、精确地计算pDelay值，最终做到从芯片精确同步某一时刻(即主芯片的原始时间戳)的时间。

在本发明中，定义“特定的硬件系统”为拥有两个芯片的系统，芯片间支持以太网通信，可以通过以太网接收和发送时间同步报文。

在AUTOSAR EthTSyn模块配置工具中增加新的配置项EthTSynMessageEfficientMode(配置项1),需要满足校验规则：该模式只能在EthTSynMessageCompliance模式不开启的情况下有效，EthTSynMessageCompliance为AUTOSAR规范中描述的配置项，代表兼容gPTP协议。

EthTSynMessageEfficientMode开启后，EthTSyn采用更高效的协议通信方式来进行时间同步。如图2所示，假设主芯片(即图2中的Master)向从芯片(即图2中的Slave)同步全局时间。

下文中再对报文交互的具体过程进行详细描述。

步骤S104，从芯片根据记录的接收主芯片发送的报文时的时间、以及从芯片向主芯片发送报文时的时间、原始时间戳和用于计算pDelay值的时间进行全局时间计算，进而完成时间同步。

下文中再对该过程进行详细描述，在此不再赘述。

在本发明实施例中，提供了一种时间同步的方法，应用于AUTOSAR规范中的EthTSyn模块，其中，在AUTOSAR规范中，EthTSynMessageCompliance模式不开启，EthTSyn模块中的EthTSynMessageEfficientMode模式开启，该方法包括：主芯片和从芯片之间通过以太网的方式进行报文交互，其中，主芯片向从芯片发送的最后一次报文中携带有原始时间戳和用于计算pDelay值的时间；从芯片根据记录的接收主芯片发送的报文时的时间、以及从芯片向主芯片发送报文时的时间、原始时间戳和用于计算pDelay值的时间进行全局时间计算，进而完成时间同步。通过上述描述可知，本发明的时间同步的方法中，在主芯片和从芯片的最后一次报文交互中，携带有原始时间戳和用于计算pDelay值的时间，也就是将计算pDelay值的过程合并至时间同步的过程中了，二者是一起进行的，并非是分开进行的，也就是说，每次时间同步所使用的pDelay值都是其本次真正的pDelay值，不会因为Sync流程发生网络拥塞时带来的使用上一次的pDelay值的情况发生，最终全局时间计算的准确性好，也就是能够实现准确的时间同步，缓解了现有技术无法进行准确的时间同步的技术问题。

上述内容对本发明的时间同步的方法进行了简要介绍，下面对其中涉及到的具体内容进行详细描述。

在本发明的一个可选实施例中，主芯片和从芯片之间通过以太网的方式进行报文交互，具体包括如下步骤：

(1)主芯片向从芯片发送Sync报文，并记录发送时的第一时间，其中，第一时间为原始时间戳；

(2)从芯片接收Sync报文，并记录接收时的第二时间；

(3)从芯片向主芯片发送Sync_Resp报文，并记录发送时的第三时间；

(4)主芯片接收Sync_Resp报文，并记录接收时的第四时间；

(5)主芯片向从芯片发送Follow-up报文，其中，Follow-up报文中携带有第一时间和第四时间；

(6)从芯片接收Follow-up报文，记录接收时的第五时间。

具体的，下面结合图2对报文交互的过程进行详细描述：

1.Master向Slave发送一帧Sync报文，记录此刻本地时间t0(即第一时间)；

2.Slave接收到Sync报文，记录此刻的本地时间t1(即第二时间)；

3.Slave向Master发送一帧Sync_Resp报文，记录此刻的本地时间t2(即第三时间)；

4.Master接收到Sync_Resp报文，记录此刻的本地时间t3(即第四时间)。

5.Master向Slave发送一帧Follow-up报文，报文中带有t0和t3(即第一时间和第四时间)。

6.Slave接收到Follow-up报文，记录此刻的本地时间t5(即第五时间)。

在本发明的一个可选实施例中，从芯片根据记录的接收主芯片发送的报文时的时间、以及从芯片向主芯片发送报文时的时间、原始时间戳和用于计算pDelay值的时间进行全局时间计算，具体包括如下步骤：

根据全局时间计算算式t＝t0+t5-t1+[(t3-t0)-(t2-t1)]/2计算全局时间，其中，t表示全局时间，t0表示第一时间，t5表示第五时间，t1表示第二时间，t3表示第四时间，t2表示第三时间。

具体的，在全局时间计算算式中，[(t3-t0)-(t2-t1)]/2表示pDelay值，t0+t5-t1表示Sync时间戳。

需要说明的是，芯片晶振及硬件环境引起的偏差因素不在本发明的考虑之内，那么，Slave记录t5时刻对应的全局时间t的近似计算公式为：

t＝t0+t5-t1+[(t3-t0)-(t2-t1)]/2计算全局时间，其中，t表示全局时间，t0表示第一时间，t5表示第五时间，t1表示第二时间，t3表示第四时间，t2表示第三时间。

在本发明的一个可选实施例中，该方法还包括：

将全局时间作为当前时间，进而完成时间同步。

本发明的方法具有以下效果：

1、报文负荷由原先的五条报文(Sync流程的两帧+pDelay计算流程的三帧)/100ms(是以背景技术中的100ms的周期为例说明)下降到三条报文/100ms，为方便计算，假设每条报文所占字节相同，整体的通信负荷约降低了40％；

2、在网络拥塞发生时，能够成功规避上述网络拥塞发生时的全局时间计算不精确的问题。因为pDelay计算流程和Sync流程在同一时刻，pDelay值更好地反映了当前网络的实际状况。

3、降低了程序的实现难度。

实施例二：

本发明实施例还提供了一种时间同步的装置，该时间同步的装置主要用于执行本发明实施例一中所提供的时间同步的方法，以下对本发明实施例提供的时间同步的装置做具体介绍。

图3是根据本发明实施例的一种时间同步的装置的示意图，如图3所示，该装置包括：报文交互单元10和计算单元20，其中：

报文交互单元，用于主芯片和从芯片之间通过以太网的方式进行报文交互，其中，主芯片向从芯片发送的最后一次报文中携带有原始时间戳和用于计算pDelay值的时间；

计算单元，用于从芯片根据记录的接收主芯片发送的报文时的时间、以及从芯片向主芯片发送报文时的时间、原始时间戳和用于计算pDelay值的时间进行全局时间计算，进而完成时间同步。

在本发明实施例中，提供了一种时间同步的装置，应用于AUTOSAR规范中的EthTSyn模块，其中，在AUTOSAR规范中，EthTSynMessageCompliance模式不开启，EthTSyn模块中的EthTSynMessageEfficientMode模式开启，该装置包括：主芯片和从芯片之间通过以太网的方式进行报文交互，其中，主芯片向从芯片发送的最后一次报文中携带有原始时间戳和用于计算pDelay值的时间；从芯片根据记录的接收主芯片发送的报文时的时间、以及从芯片向主芯片发送报文时的时间、原始时间戳和用于计算pDelay值的时间进行全局时间计算，进而完成时间同步。通过上述描述可知，本发明的时间同步的装置中，在主芯片和从芯片的最后一次报文交互中，携带有原始时间戳和用于计算pDelay值的时间，也就是将计算pDelay值的过程合并至时间同步的过程中了，二者是一起进行的，并非是分开进行的，也就是说，每次时间同步所使用的pDelay值都是其本次真正的pDelay值，不会因为Sync流程发生网络拥塞时带来的使用上一次的pDelay值的情况发生，最终全局时间计算的准确性好，也就是能够实现准确的时间同步，缓解了现有技术无法进行准确的时间同步的技术问题。

可选地，报文交互单元还用于：主芯片向从芯片发送Sync报文，并记录发送时的第一时间，其中，第一时间为原始时间戳；从芯片接收Sync报文，并记录接收时的第二时间；从芯片向主芯片发送Sync_Resp报文，并记录发送时的第三时间；主芯片接收Sync_Resp报文，并记录接收时的第四时间；主芯片向从芯片发送Follow-up报文，其中，Follow-up报文中携带有第一时间和第四时间；从芯片接收Follow-up报文，记录接收时的第五时间。

可选地，计算单元还用于：根据全局时间计算算式t＝t0+t5-t1+[(t3-t0)-(t2-t1)]/2计算全局时间，其中，t表示全局时间，t0表示第一时间，t5表示第五时间，t1表示第二时间，t3表示第四时间，t2表示第三时间。

可选地，该装置还用于：将全局时间作为当前时间，进而完成时间同步。

可选地，在全局时间计算算式中，[(t3-t0)-(t2-t1)]/2表示pDelay值，t0+t5-t1表示Sync时间戳。

本发明实施例所提供的装置，其实现原理及产生的技术效果和前述方法实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。

如图4所示，本申请实施例提供的一种电子设备600，包括：处理器601、存储器602和总线，所述存储器602存储有所述处理器601可执行的机器可读指令，当电子设备运行时，所述处理器601与所述存储器602之间通过总线通信，所述处理器601执行所述机器可读指令，以执行如上述时间同步的方法的步骤。

具体地，上述存储器602和处理器601能够为通用的存储器和处理器，这里不做具体限定，当处理器601运行存储器602存储的计算机程序时，能够执行上述时间同步的方法。

处理器601可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器601中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器601可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(DigitalSignal Processing，简称DSP)、专用集成电路(Application Specific IntegratedCircuit，简称ASIC)、现成可编程门阵列(Field-Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器602，处理器601读取存储器602中的信息，结合其硬件完成上述方法的步骤。

对应于上述时间同步的方法，本申请实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有机器可运行指令，所述计算机可运行指令在被处理器调用和运行时，所述计算机可运行指令促使所述处理器运行上述时间同步的方法的步骤。

本申请实施例所提供的时间同步的装置可以为设备上的特定硬件或者安装于设备上的软件或固件等。本申请实施例所提供的装置，其实现原理及产生的技术效果和前述方法实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，前述描述的系统、装置和单元的具体工作过程，均可以参考上述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

再例如，附图中的流程图和框图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请提供的实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台电子设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述时间同步的方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释，此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

最后应说明的是：以上所述实施例，仅为本申请的具体实施方式，用以说明本申请的技术方案，而非对其限制，本申请的保护范围并不局限于此，尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本申请实施例技术方案的范围。都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种时间同步的方法，其特征在于，应用于AUTOSAR规范中的EthTSyn模块，其中，在所述AUTOSAR规范中，EthTSynMessageCompliance模式不开启，所述EthTSyn模块中的EthTSynMessageEfficientMode模式开启，所述方法包括：

主芯片和从芯片之间通过以太网的方式进行报文交互，其中，所述主芯片向所述从芯片发送的最后一次报文中携带有原始时间戳和用于计算pDelay值的时间；

所述从芯片根据记录的接收所述主芯片发送的报文时的时间、以及所述从芯片向主芯片发送报文时的时间、所述原始时间戳和用于计算pDelay值的时间进行全局时间计算，进而完成时间同步。

2.根据权利要求1所述的方法，其特征在于，主芯片和从芯片之间通过以太网的方式进行报文交互，包括：

所述主芯片向所述从芯片发送Sync报文，并记录发送时的第一时间，其中，所述第一时间为所述原始时间戳；

所述从芯片接收所述Sync报文，并记录接收时的第二时间；

所述从芯片向所述主芯片发送Sync_Resp报文，并记录发送时的第三时间；

所述主芯片接收所述Sync_Resp报文，并记录接收时的第四时间；

所述主芯片向所述从芯片发送Follow-up报文，其中，所述Follow-up报文中携带有所述第一时间和所述第四时间；

所述从芯片接收所述Follow-up报文，记录接收时的第五时间。

3.根据权利要求2所述的方法，其特征在于，所述从芯片根据记录的接收所述主芯片发送的报文时的时间、以及所述从芯片向主芯片发送报文时的时间、所述原始时间戳和用于计算pDelay值的时间进行全局时间计算，包括：

根据全局时间计算算式t＝t0+t5-t1+[(t3-t0)-(t2-t1)]/2计算所述全局时间，其中，t表示所述全局时间，t0表示所述第一时间，t5表示所述第五时间，t1表示所述第二时间，t3表示所述第四时间，t2表示所述第三时间。

4.根据权利要求1所述的方法，其特征在于，在进行全局时间计算之后，所述方法还包括：

将所述全局时间作为当前时间，进而完成时间同步。

5.根据权利要求3所述的方法，其特征在于，在所述全局时间计算算式中，[(t3-t0)-(t2-t1)]/2表示pDelay值，t0+t5-t1表示Sync时间戳。

6.一种时间同步的装置，其特征在于，应用于AUTOSAR规范中的EthTSyn模块，其中，在所述AUTOSAR规范中，EthTSynMessageCompliance模式不开启，所述EthTSyn模块中的EthTSynMessageEfficientMode模式开启，所述装置包括：

报文交互单元，用于主芯片和从芯片之间通过以太网的方式进行报文交互，其中，所述主芯片向所述从芯片发送的最后一次报文中携带有原始时间戳和用于计算pDelay值的时间；

计算单元，用于所述从芯片根据记录的接收所述主芯片发送的报文时的时间、以及所述从芯片向主芯片发送报文时的时间、所述原始时间戳和用于计算pDelay值的时间进行全局时间计算，进而完成时间同步。

7.根据权利要求6所述的装置，其特征在于，所述报文交互单元还用于：

所述主芯片向所述从芯片发送Sync报文，并记录发送时的第一时间，其中，所述第一时间为所述原始时间戳；

所述从芯片接收所述Sync报文，并记录接收时的第二时间；

所述从芯片向所述主芯片发送Sync_Resp报文，并记录发送时的第三时间；

所述主芯片接收所述Sync_Resp报文，并记录接收时的第四时间；

所述主芯片向所述从芯片发送Follow-up报文，其中，所述Follow-up报文中携带有所述第一时间和所述第四时间；

所述从芯片接收所述Follow-up报文，记录接收时的第五时间。

8.根据权利要求7所述的装置，其特征在于，所述计算单元还用于：

根据全局时间计算算式t＝t0+t5-t1+[(t3-t0)-(t2-t1)]/2计算所述全局时间，其中，t表示所述全局时间，t0表示所述第一时间，t5表示所述第五时间，t1表示所述第二时间，t3表示所述第四时间，t2表示所述第三时间。

9.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现上述权利要求1至5中任一项所述的方法的步骤。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有机器可运行指令，所述机器可运行指令在被处理器调用和运行时，所述机器可运行指令促使所述处理器运行上述权利要求1至5中任一项所述的方法。