CN117784326A - 半导体封装及其制造方法 - Google Patents
半导体封装及其制造方法 Download PDFInfo
- Publication number
- CN117784326A CN117784326A CN202211150877.XA CN202211150877A CN117784326A CN 117784326 A CN117784326 A CN 117784326A CN 202211150877 A CN202211150877 A CN 202211150877A CN 117784326 A CN117784326 A CN 117784326A
- Authority
- CN
- China
- Prior art keywords
- clock
- chip
- optical signal
- optical
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 230000003287 optical effect Effects 0.000 claims abstract description 206
- 238000006243 chemical reaction Methods 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims description 17
- 238000004891 communication Methods 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 description 24
- 230000005540 biological transmission Effects 0.000 description 17
- 230000008439 repair process Effects 0.000 description 7
- 239000000872 buffer Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000010076 replication Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000012300 Sequence Analysis Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Optical Communication System (AREA)
Abstract
本发明涉及半导体领域,其提供了一种半导体封装及其制造方法,半导体封装包括:第一芯片,所述第一芯片包括光子集成电路;第二芯片,所述第二芯片包括时钟源;其中,所述光子集成电路包括:片上光网络,其包括光信号发送端、多个光信号接收端、以及连接所述光信号发送端和光信号接收端的多条波导;电光转换模块,其设置在所述光信号发送端,用于接收来自于所述时钟源的第一时钟电信号,并将所述第一时钟电信号转换为时钟光信号,所述时钟光信号通过所述多条波导传输至所述多个光信号接收端;以及多个光电转换模块,其分别设置在所述多个光信号接收端,用于将接收的多个时钟光信号分别转换为多个第二时钟电信号。
Description
技术领域
本发明涉及半导体技术领域,更为具体而言,涉及一种半导体封装及其制造方法。
背景技术
在传统的电子集成电路芯片中,通过金属线和诸如缓冲器(buffer)、反相器(inverter)之类的逻辑器件在芯片内部构成时钟网络,进行时钟信号传输。这种时钟网络,存在延迟过高以及受PVT(Process-Voltage-Temperature:工艺-电压-温度)差异影响过大的问题。尤其是当芯片面积比较大,需要传输的距离比较长的情况下,很难做到将整个芯片同步在一个时钟周期内。
比如,一颗宽度为20000um的芯片,假设时钟源在中心点,大约需要1ns的时钟长度才能完成时钟平衡。然而,考虑到OCV(On-Chip Variation:片上波动)的影响,实际上最近的时钟接收点和最远的时钟接收点之间的延迟差会达到约200ps,使得两端的时钟难以同步。从而,需要额外的电路设计来实现这两端的时钟同步,这必然会增加功耗和设计复杂度。
发明内容
本发明实施例提供了一种半导体封装及其制造方法,其利用片上光网络完成时钟信号的传输,可以在光网络上完成时钟信号到达各个点延迟时间的平衡。
在一个示例性的实施例中,提出一种半导体封装,包括:第一芯片,所述第一芯片包括光子集成电路;第二芯片,所述第二芯片包括时钟源;其中,所述光子集成电路包括:
片上光网络,其包括光信号发送端、多个光信号接收端、以及连接所述光信号发送端和光信号接收端的多条波导;
电光转换模块,其设置在所述光信号发送端,用于接收来自于所述时钟源的第一时钟电信号,并将所述第一时钟电信号转换为时钟光信号,所述时钟光信号通过所述多条波导传输至所述多个光信号接收端;
以及多个光电转换模块,其分别设置在所述多个光信号接收端,用于将接收的多个时钟光信号分别转换为多个第二时钟电信号。
在一些实施方式中,所述半导体封装包括基板,所述基板用于承载所述第一芯片以及所述第二芯片。
在一些实施方式中,所述第一芯片电连接至所述基板。
在一些实施方式中,所述第二芯片电连接至所述基板。
在一些实施方式中,所述片上光网络包括分光器件。
在一些实施方式中,所述光子集成电路包括光耦合端口。
在一些实施方式中,所述第二芯片包括至少一个电时钟平衡模块,其与所述多个光电转换模块中的至少一个光电转换模块通信连接,用于从所述至少一个光电转换模块接收时钟电信号,并对时钟平衡进行修复。
在一些实施方式中,所述电时钟平衡模块包括时钟树。
在一个示例性的实施例中,提出一种半导体封装的制造方法,包括:提供第一晶圆,所述第一晶圆包括第一芯片,所述第一芯片包括光子集成电路;提供第二晶圆,所述第二晶圆包括第二芯片,所述第二芯片包括时钟源;将所述第一晶圆与所述第二晶圆进行键合,使得所述第一芯片与所述第二芯片键合;其中,所述光子集成电路包括:片上光网络,其包括光信号发送端、多个光信号接收端、以及连接所述光信号发送端和光信号接收端的多条波导;电光转换模块,其设置在所述光信号发送端,用于接收来自于所述时钟源的第一时钟电信号,并将所述第一时钟电信号转换为时钟光信号,所述时钟光信号通过所述多条波导传输至所述多个光信号接收端;以及多个光电转换模块,其分别设置在所述多个光信号接收端,用于将接收的多个时钟光信号分别转换为多个第二时钟电信号。
在一些实施方式中,在将所述第一晶圆与所述第二晶圆进行键合之后,包括切割步骤,所述切割步骤将第一芯片、第二芯片分别从第一晶圆、第二晶圆分离。
在一个示例性的实施例中,提出一种半导体封装的制造方法,包括:提供第一芯片,所述第一芯片包括光子集成电路;提供第二芯片,所述第二芯片包括时钟源;将所述第一芯片与所述第二芯片进行键合;
其中,所述光子集成电路包括:
片上光网络,其包括光信号发送端、多个光信号接收端、以及连接所述光信号发送端和光信号接收端的多条波导;
电光转换模块,其设置在所述光信号发送端,用于接收来自于所述时钟源的第一时钟电信号,并将所述第一时钟电信号转换为时钟光信号,所述时钟光信号通过所述多条波导传输至所述多个光信号接收端;以及
多个光电转换模块,其分别设置在所述多个光信号接收端,用于将接收的多个时钟光信号分别转换为多个第二时钟电信号。
在本发明的实施方式中,利用光电转换模块,将时钟信号转换到片上光网络,利用片上光网络完成时钟信号的传输,可以在片上光网络上完成时钟信号到达各个点延迟时间的平衡。用片上光网络传输时钟信号可以减少芯片上缓冲器和反相器的使用,从而可以降低功耗。利用片上光网络传输时钟信号,不受PVT的影响,时钟偏差(skew)小。利用片上光网络传输时钟信号,传输速度快,延迟小。
综上所述,通过片上光网络构建芯片时钟树,可以有效降低PVT对时钟同步的影响,降低时钟偏差,并可以降低时钟延迟,减小功耗。本发明可用于实现大规模芯片的时钟同步。
本发明实施方式的各个方面、特征、优点等将在下文结合附图进行具体描述。根据以下结合附图的具体描述,本发明的上述方面、特征、优点等将会变得更加清楚。
附图说明
图1是根据本发明实施方式的时钟信号传输装置的逻辑结构图。
图2是根据本发明实施方式的时钟信号传输装置的实施例1。
图3是根据本发明实施方式的时钟信号传输装置的实施例2。
图4是根据本发明实施方式的时钟信号传输装置的实施例3。
图5是根据本发明实施方式的时钟信号传输装置的实施例4。
图6是本发明示例性实施例中片上光网络的示意图。
图7是本发明示例性实施例中半导体封装的示意图。
图8-图10是本发明示例性实施例中半导体封装制造方法的示意图。
具体实施方式
在下文中,将参考附图更详细地描述示例性实施方式。然而,本发明可以以各种不同形式体现,并且不应被解释为仅限于本文所示的实施方式。相反,这些实施方式作为示例来提供以便本公开将是透彻而全面的,并且将向本领域技术人员充分传达本发明的各方面和特征。因此,可能不会描述本领域普通技术人员充分理解本发明的各方面和特征所不必要的过程、元件和技术。除非另有说明,否则在整个附图和文字描述中,类似的附图标记表示类似的元件,因此,可能不会重复其描述。此外,每个示例性实施方式内的特征或方面通常应被视为可用于其他示例性实施方式中的其他类似特征或方面。
以下描述中可使用某些术语以仅供参考,因此这些术语并非旨在进行限制。例如,术语诸如“顶部”、“底部”、“上部”、“下部”、“在…上方”和“在…下方”可用于指代作为参考的附图中的方向。术语诸如“正面”、“背面”、“后面”、“侧面”、“外侧”和“内侧”可用于描述部件的各部分在一致但任意的参照系内的取向和/或位置,通过参考描述所讨论的部件的文字和相关联的附图可以清楚地了解所述取向和/或位置。此类术语可包括上文具体提及的词语、它们的衍生词语以及类似含义的词语。类似地,除非上下文明确指出,否则术语“第一”、“第二”以及其他此类指代结构的数字术语并不意味着次序或顺序。
应当理解,当元件或特征被称为“在另一元件或层上”、“连接到”或“联接到”另一元件或层时,其可直接在另一元件或特征上、连接到或联接到另一元件或特征,或可存在一个或多个中间元件或特征。另外,还应当理解,当元件或特征被称为在两个元件或特征“之间”时,其可为这两个元件或特征之间的唯一元件或特征,或也可存在一个或多个中间元件或特征。
本文使用的术语是为了描述特定实施方式的目的,而非旨在限制本发明。如本文所用,单数形式“一个”和“一种”旨在也包括复数形式,除非上下文另外明确指明。还应当理解,术语“包含”、“包括”和“具有”在本说明书中使用时指定所陈述的特征、整体、步骤、操作、元件和/或部件的存在,但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或它们的集合的存在或添加。如本文所用,术语“和/或”包括相关联的所列项目中的一个或多个的任何和所有组合。诸如“…中的至少一个”之类的表达在要素列表之前时修饰整个要素列表,而不是修饰该列表的单独要素。
如本文所用,术语“基本上”、“约”和类似术语用作近似术语而不是用作程度术语,并且旨在考虑本领域普通技术人员将认识到的测量值或计算值的固有变化。此外,在描述本发明的实施方式时“可”的使用是指“本发明的一个或多个实施方式”。如本文所用,术语“使用”、“正使用”和“被使用”可被视为分别与术语“利用”、“正利用”和“被利用”同义。
除非另有定义,否则本文使用的所有术语(包括技术和科学术语)具有本发明所属领域的普通技术人员通常理解的相同含义。还应当理解,除非在本文中明确地如此定义,否则术语(诸如在常用词典中定义的那些术语)应被解释为具有与它们在相关领域和/或本说明书的上下文中的含义一致的含义,并且不应以理想化或过于正式的意义来解释。
图1示出了根据本发明实施方式的时钟信号传输装置的逻辑结构。在本发明的实施方式中,所述时钟信号传输装置包括片上光网络101、位于片上光网络101的光信号发送端的电光转换模块102、以及位于片上光网络101的光信号接收端的多个光电转换模块103。所述电光转换模块102接收时钟源S产生的时钟电信号,并将所述时钟电信号转换为时钟光信号,其中,由时钟源产生的时钟电信号可记为第一时钟电信号。所述片上光网络101包括多条波导和复制单元(例如光分束器),通过所述复制单元将所述时钟光信号分配至所述多条波导,以便通过所述多条波导将所述时钟光信号传输至位于不同光信号接收端的多个光电转换模块103,所述光电转换模块103将接收的时钟光信号转换为时钟电信号,可记为第二时钟电信号。在一些实施方式中,通过设置波导的长度,能够实现经过各波导的各个光通路的传输距离相等或大致相等,并且,当时钟偏差、最大扇出(Max Fanout)和最大转换时间(Max Transition)符合设计要求时,可以将所述光电转换模块103直接连接时钟接收端D。此时,所述片上光网络101的多条波导构成光学时钟树(可以称为“主时钟树”),用于实现时钟平衡。在一些实施方式中,当时钟偏差、最大扇出和最大转换时间不符合设计要求时,可以在所述光电转换模块103与相应的时钟接收端D之间接入电时钟平衡模块400来对时钟平衡进行修复,例如,所述电时钟平衡模块400可以包括时钟树(可以称为“子时钟树”),利用该子时钟树来对时钟平衡进行修复,或进一步对最大扇出和最大转换时间进行修复。其中,电时钟平衡模块400中包含的子时钟树为电时钟树,其主要通过电线路连接缓冲器和/或反相器等逻辑器件构成。在一些实施方式中,时钟偏差可以通过调整波导长度、电线路长度、子时钟树来进行调整;最大扇出通常可通过子时钟树来进行调整;最大转换时间可以通过调整最大扇出、传输距离、线路RC(电阻电容)来进行调整。在一些实施方式中,将时钟原点经过光芯片传输到各个光信号接收端(包含光电转换模块)的延迟时间标记到电时钟平衡模块400的时钟电信号原点中,从而修正时钟信号,以帮助完成时序分析。
在一些实施方式中,所述时钟信号传输装置包括光子集成电路(PhotonicIntegrated Circuits,PIC)芯片,所述PIC芯片包括上述电光转换模块102、包含所述光学时钟树的片上光网络101、以及多个光电转换模块103。
在一些实施方式中,本发明的光学时钟平衡装置包括上述电光转换模块102、包含所述光学时钟树的片上光网络101、以及多个光电转换模块103。此时,所述光学平衡装置用于时钟平衡。在一些实施方式中,所述光学时钟平衡装置实施为所述PIC芯片。在可选的实施方式中,所述片上光网络101可以不具有时钟平衡功能,即经过各波导的各个光通路的传输距离不相等,此时,所述多个光电转换模块103需接入电时钟平衡模块400来进行时钟平衡。
图6示出了片上光网络101的俯视图,片上光网络101包括电光转换模块102、多个光电转换模块103。所述电光转换模块102设置在光信号发送端1012,可接收时钟源S产生的时钟电信号,并将所述时钟电信号转换为时钟光信号。所述片上光网络101包括分光器件107以及多条波导108,通过分光器件107将所述时钟光信号分配至多条波导108,以便通过所述多条波导将所述时钟光信号传输至位于多个光信号接收端1013的多个光电转换模块103。
其中,分光器件107可以是例如Y型分束器,多模干涉耦合器(MMI)等,分光器件107的个数可以是多个,例如2个、3个、8个等,以对光进行合适的分配。
【实施例1】
图2示出了根据本发明实施方式的时钟信号传输装置的实施例1。在实施例1中,如图2所示,所述时钟信号传输装置包括PIC芯片100,所述PIC芯片100包括片上光网络101,其包括光信号发送端、多个光信号接收端、连接所述光信号发送端和光信号接收端的多条波导105、以及复制单元104。所述PIC芯片100还包括电光转换模块102,其设置在所述光信号发送端,用于接收来自于时钟源S的时钟电信号,并将所述时钟电信号转换为时钟光信号,所述时钟光信号被所述复制单元104复制到或分配到不同的波导105上,并通过不同的波导105传输至不同的光信号接收端。所述PIC芯片100还包括多个光电转换模块103,其分别设置于所述多个光信号接收端,用于将各自接收的时钟光信号转换为时钟电信号。在一些实施方式中,所述多条波导105被设置成使所述时钟光信号从所述光信号发送端到不同的光信号接收端的传输时间大致相等,例如,所述多条波导105被设置成所述时钟光信号从所述电光转换模块102到不同的光电转换模块103的传输距离大致相等,由此实现时钟平衡。也就是说,所述片上光网络101上的多条波导105可构成用于时钟平衡的光学时钟树。因此,所述光电转换模块103可以直接连接时钟接收端D。在本实施例中,所述时钟源S可以是集成在电子集成电路(EIC)芯片200中的锁相环(Phase Locked Loop,PLL)电路。在其他实施方式中,所述时钟源S也可以是集成在EIC芯片200上的外部时钟源。在一些实施方式中,所述片上光网络101可以单独地形成在基板或者中介板上,并在该基板或该中介板上设置多个光子集成电路芯片,在其中的一个光子集成电路芯片上布设电光转换模块,在其余的多个光子集成电路芯片上布设光电转换模块。根据本实施例,片上光网络101自身包括实现时钟平衡的光学时钟树,因此,其可以作为时钟平衡系统使用。因此,所述电光转换模块102、片上光网络101和光电转换模块103可以构成光学时钟平衡装置,发挥时钟平衡的作用。在可选的实施方式中,所述多条波导105中位于同一时钟平衡系统的多条波导被设置成使所述时钟光信号从所述光信号发送端到不同的光信号接收端的传输距离大致相等;位于不同时钟平衡系统的多条波导被设置成使所述时钟光信号从所述光信号发送端到不同的光信号接收端的传输距离大致相等或不相等。
在本发明的示例性实施方式中,电光转换模块102包括设置在PIC芯片100的调制器和光源,其中,设置在EIC芯片200的数模转换单元将时钟源S产生的时钟数字电信号转换为时钟模拟电信号,所述时钟电信号通过导电路径传输至PIC芯片100,设置在PIC芯片100的调制器将所述时钟模拟电信号调制到由所述光源产生的光信号,从而得到承载时钟信息的时钟光信号。所述时钟光信号通过包括复制单元和多条波导的片上光网络传输至多个光电转换模块103。每一个所述光电转换模块103包括设置在PIC芯片100的检测单元,其中所述检测单元例如包括光电二极管,用于将接收的时钟光信号转换为时钟模拟电信号。所述时钟模拟电信号通过导电路径传输至EIC芯片200,设置在EIC芯片200的模数转换单元将所述时钟模拟电信号转换为时钟数字电信号,所述时钟数字电信号被发送至不同的时钟接收端D,从而使不同时钟接收端D实现时钟同步。在本实施方式中,不同的时钟接收端D和时钟源S集成在同一EIC芯片200中。在可选的实施方式中,不同的时钟接收端D、时钟源S可以在不同的EIC芯片上。
示例性地,PIC芯片100、EIC芯片200可以通过一接合层209进行接合。
【实施例2】
图3示出了根据本发明实施方式的时钟信号传输装置的实施例2。在实施例2中,所述时钟信号传输装置与实施例1的时钟信号传输装置具有基本相同的结构,二者的主要区别在于,实施例2的时钟信号传输装置还包括集成在EIC芯片200中的电时钟平衡模块400,其与所述光电转换模块103直接通信连接。所述电时钟平衡模块400包括电时钟树,时钟接收端经由所述电时钟树从所述光电转换模块103接收时钟电信号,由所述电时钟树进行时钟平衡的修复。在一些实施方式中,所述时钟信号传输装置被设置成将时钟信号从所述时钟源S经所述片上光网络101传输到各个光信号接收端的延迟时间标记到所述电时钟平衡模块400的时钟电信号原点中。也就是说,在实施例2中,以各个时钟光信号转换为时钟电信号的位置为原点,建立时钟树进行时钟平衡、最大扇出、以及最大转换时间的修复,完成时钟接收端的连接。
在可选的实施方式中,所述电时钟平衡模块400可以设置在相对于时钟源S所在的EIC芯片200独立的其他EIC芯片上或其他电子设备上。
【实施例3】
图4示出了根据本发明实施方式的时钟信号传输装置的实施例3。在实施例3中,所述时钟信号传输装置与实施例2的时钟信号传输装置具有基本相同的结构,二者的主要区别在于,实施例3对那些不是必须进行时钟平衡的时钟接收端,可以通过电时钟平衡模块400直接接收时钟源S的时钟电信号。在本实施例中,当部分时钟接收端没有时钟平衡必要性时,所述时钟源S产生的时钟电信号可以不经过PIC芯片100的片上光网络的传输而直接经过所述电时钟平衡模块400的时钟树发送至所述时钟接收端。
【实施例4】
图5示出了根据本发明实施方式的时钟信号传输装置的实施例4。在实施例4中,所述时钟信号传输装置与实施例3的时钟信号传输装置具有基本相同的结构,二者的主要区别在于,在实施例4中,对于部分时钟接收端D,经过PIC芯片100上的片上光网络101进行时钟平衡后时钟偏差、最大扇出、最大转换时间等已达到设计要求,可以直接连接于光电转换模块103接收时钟信号;对于另一部分时钟接收端,需要通过电时钟平衡模块400来接收时钟信号,通过电时钟平衡模块400对时钟平衡进行修复,使时钟偏差、最大扇出、最大转换时间等达到设计要求。
以上通过不同的实施例对本发明的时钟信号传输装置进行了具体说明,下面对所述时钟信号传输装置的制造方法进行说明。
在一些实施方式中,所述时钟信号传输装置的制造方法包括:
S1:提供片上光网络,所述片上光网络包括光信号发送端、多个光信号接收端、以及连接所述光信号发送端和光信号接收端的多条波导;
S2:在所述光信号发送端设置电光转换模块,所述电光转换模块被设置成接收来自于时钟源的时钟电信号,并将所述时钟电信号转换为时钟光信号,所述时钟光信号通过不同的波导传输至不同的光信号接收端;以及
S3:在所述多个光信号接收端设置多个光电转换模块,各光电转换模块被设置成将各自接收的时钟光信号转换为时钟电信号。
在一些实施方式中,所述制造方法还包括:调整各个波导的长度,以使所述时钟光信号从所述光信号发送端到不同的光信号接收端的传输时间大致相等。例如,调整各个波导的长度,以使所述时钟光信号从所述光信号发送端到不同的光信号接收端的传输距离大致相等。在示例性实施方式中,所述电光转换模块作为所述片上光网络的时钟信号源,通过波导完成最远端时钟信号接收端的连接,并计算传输距离;通过其他波导完成其他时钟接收端的连接;根据最长传输距离,通过波导布线设计,调整各个光波导的长度,以使各个光通路的传输距离相等或大致相等。随后可以根据所述波导布线设计在用来形成片上光网络的基板或衬底上形成波导,由此制作出所述片上光网络。
在一些实施方式中,可以按照上述方法调整各个波导的长度,以使位于同一时钟平衡系统的不同波导被设置成使所述时钟光信号从所述光信号发送端到不同的光信号接收端的传输距离大致相等。在一些实施方式中,可以按照上述方法调整各个波导的长度,以使位于不同时钟平衡系统的不同波导将所述时钟光信号从所述光信号发送端传输至不同的光信号接收端的传输距离大致相等或不相等。
在一些实施方式中,所述制造方法还包括:提供至少一个电时钟平衡模块,所述至少一个电时钟平衡模块与所述多个光电转换模块中的至少一个光电转换模块通信连接,以从所述至少一个光电转换模块接收时钟电信号并对时钟平衡进行修复。在一些实施方式中,所述电时钟平衡模块包括时钟树,用于修复时钟偏差、最大扇出和最大转换时间,使它们满足设计要求。所述时钟树包括缓冲器、反相器、和/或其他逻辑器件。
在一些实施方式中,所述制造方法还包括:配置所述时钟信号传输装置,使其能够将时钟信号从所述时钟源经所述片上光网络传输到各个光信号接收端的延迟时间标记到所述电时钟平衡模块的时钟电信号原点中,以帮助完成时序分析。
[实施例5]
如图7,在一个示例性的实施方式中,提出一种半导体封装20,其可包括本发明各实施例中的时钟信号传输装置。可选的,半导体封装20包括基板150,第一芯片,第二芯片,其中第一芯片为PIC芯片100,第二芯片为EIC芯片200。
示例性地,PIC芯片100可通过第二接合层202连接至基板150,可选的,第二接合层202可以实现与基板150的电连接。示例性地,EIC芯片200电连接至基板150。
示例性地,片上光网络可以包括光耦合端口106,光耦合端口106可以是例如光栅耦合器。在一些实施例中,光耦合端口106可以是端面耦合器,以使得外部的光从侧面进入片上光网络。
半导体封装20可以包括光纤170,光纤170可以为PIC芯片100提供光输入,光输入的初始光信号不带有时钟信息。电光转换模块102可以接收时钟电信号,通过电光转换模块102中的调制器,根据时钟电信号对初始光信号进行调制,从而使得初始光信号携带时钟信息,即获得时钟光信号。
其中,PIC芯片100、EIC芯片200可以通过一接合层209进行接合。
在图7中,在基板150上依次堆叠设置PIC芯片100、EIC芯片200,PIC芯片100、EIC芯片200位于基板150的同一表面(同一侧),例如第一表面。可选的,PIC芯片100、EIC芯片200也可以分别位于基板150的第一表面、与第一表面相对的第二表面。
图8-图9示出了一种半导体封装的制造方法,包括:提供第一晶圆1000,所述第一晶圆1000包括多个第一芯片,第一芯片可以是例如PIC芯片100,所述PIC芯片100包括光子集成电路;提供第二晶圆2000,所述第二晶圆2000包括多个第二芯片,第二芯片可以是例如EIC芯片200,所述EIC芯片200包括时钟源;将所述第一晶圆1000与所述第二晶圆2000进行键合,使得所述第一芯片与所述第二芯片键合。
如图10,在所述键合后,得到复合体3000。所述方法还包括进行切割的步骤,所述切割步骤将第一芯片、第二芯片分别从第一晶圆1000、第二晶圆分离2000,从而获得独立的半导体封装20。
在一些实施方式中,制造半导体封装20的方法,可以是先获得分离的独立的PIC芯片100、EIC芯片200,再将独立的PIC芯片100、EIC芯片200进行接合,从而得到半导体封装20。示例性地,所述方法包括提供第一芯片,例如PIC芯片100,所述第一芯片包括光子集成电路;提供第二芯片,例如EIC芯片200,所述第二芯片包括时钟源;将所述第一芯片与所述第二芯片进行键合,其中在键合时可采用第一接合层209(参见图7),第一接合层可以包括焊料,例如包括金属材料。
本领技术人员应当理解,以上所公开的仅为本发明的实施方式而已,当然不能以此来限定本发明请求专利保护的权利范围,依本发明实施方式所作的等同变化,仍属本发明之权利要求所涵盖的范围。
Claims (11)
1.一种半导体封装,包括:
第一芯片,所述第一芯片包括光子集成电路;
第二芯片,所述第二芯片包括时钟源;
其中,所述光子集成电路包括:
片上光网络,其包括光信号发送端、多个光信号接收端、以及连接所述光信号发送端和光信号接收端的多条波导;
电光转换模块,其设置在所述光信号发送端,用于接收来自于所述时钟源的第一时钟电信号,并将所述第一时钟电信号转换为时钟光信号,所述时钟光信号通过所述多条波导传输至所述多个光信号接收端;以及
多个光电转换模块,其分别设置在所述多个光信号接收端,用于将接收的多个时钟光信号分别转换为多个第二时钟电信号。
2.如权利要求1所述的半导体封装,包括基板,所述基板用于承载所述第一芯片以及所述第二芯片。
3.如权利要求2所述的半导体封装,所述第一芯片电连接至所述基板。
4.如权利要求2所述的半导体封装,所述第二芯片电连接至所述基板。
5.如权利要求2所述的半导体封装,所述片上光网络包括分光器件。
6.如权利要求2所述的半导体封装,所述光子集成电路包括光耦合端口。
7.如权利要求2所述的半导体封装,其中,所述第二芯片包括至少一个电时钟平衡模块,其与所述多个光电转换模块中的至少一个光电转换模块通信连接,用于从所述至少一个光电转换模块接收时钟电信号,并对时钟平衡进行修复。
8.如权利要求7所述的半导体封装,其中,所述电时钟平衡模块包括时钟树。
9.一种半导体封装的制造方法,包括:
提供第一晶圆,所述第一晶圆包括第一芯片,所述第一芯片包括光子集成电路;
提供第二晶圆,所述第二晶圆包括第二芯片,所述第二芯片包括时钟源;
将所述第一晶圆与所述第二晶圆进行键合,使得所述第一芯片与所述第二芯片键合;
其中,所述光子集成电路包括:
片上光网络,其包括光信号发送端、多个光信号接收端、以及连接所述光信号发送端和光信号接收端的多条波导;
电光转换模块,其设置在所述光信号发送端,用于接收来自于所述时钟源的第一时钟电信号,并将所述第一时钟电信号转换为时钟光信号,所述时钟光信号通过所述多条波导传输至所述多个光信号接收端;以及
多个光电转换模块,其分别设置在所述多个光信号接收端,用于将接收的多个时钟光信号分别转换为多个第二时钟电信号。
10.如权利要求9所述的半导体封装的制造方法,在将所述第一晶圆与所述第二晶圆进行键合之后,包括切割步骤,所述切割步骤将第一芯片、第二芯片分别从所述第一晶圆、所述第二晶圆分离。
11.一种半导体封装的制造方法,包括:
提供第一芯片,所述第一芯片包括光子集成电路;
提供第二芯片,所述第二芯片包括时钟源;
将所述第一芯片与所述第二芯片进行键合;
其中,所述光子集成电路包括:
片上光网络,其包括光信号发送端、多个光信号接收端、以及连接所述光信号发送端和光信号接收端的多条波导;
电光转换模块,其设置在所述光信号发送端,用于接收来自于所述时钟源的第一时钟电信号,并将所述第一时钟电信号转换为时钟光信号,所述时钟光信号通过所述多条波导传输至所述多个光信号接收端;以及
多个光电转换模块,其分别设置在所述多个光信号接收端,用于将接收的多个时钟光信号分别转换为多个第二时钟电信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211150877.XA CN117784326A (zh) | 2022-09-21 | 2022-09-21 | 半导体封装及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211150877.XA CN117784326A (zh) | 2022-09-21 | 2022-09-21 | 半导体封装及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117784326A true CN117784326A (zh) | 2024-03-29 |
Family
ID=90387683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211150877.XA Pending CN117784326A (zh) | 2022-09-21 | 2022-09-21 | 半导体封装及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117784326A (zh) |
-
2022
- 2022-09-21 CN CN202211150877.XA patent/CN117784326A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11791899B2 (en) | Integrated optical transceiver | |
US10721035B2 (en) | Method and system for an optoelectronic built-in self-test system for silicon photonics optical transceivers | |
US7044658B1 (en) | High speed serial I/O technology using an optical link | |
CN113759475B (zh) | 内封装型光电模块 | |
US6243509B1 (en) | Packaging enhanced board level opto-electronic interconnects | |
US20090129786A1 (en) | Coupling of optical interconnect with electrical device | |
US20060126993A1 (en) | SOI-based optical interconnect arrangement | |
US20220158736A1 (en) | Optical Module and Method of Fabrication | |
Thacker et al. | An all-solid-state, WDM silicon photonic digital link for chip-to-chip communications | |
CN115085852B (zh) | 时钟信号传输装置及其制造方法、光学时钟平衡装置 | |
Yashiki et al. | 25-Gbps/ch error-free operation over 300-m MMF of low-power-consumption silicon-photonics-based chip-scale optical I/O cores | |
US6859571B2 (en) | Hybrid integration of electrical and optical chips | |
CN117784326A (zh) | 半导体封装及其制造方法 | |
Nishikido et al. | Multigigabit multichannel optical interconnection module for broadband switching system | |
Suzuki et al. | Over-100-Gb/s 1: 2 demultiplexer based on InP HBT technology | |
CN112152743A (zh) | 一种超低时延数据广播系统及方法 | |
US20220166533A1 (en) | Low-Power Optical Input/Output Chiplet for Ethernet Switches (TeraPHYe) | |
US20240149632A1 (en) | Integrated Optical Transceiver | |
Taira | Integration of optical interconnect for servers: Packaging approach toward near-CPU optics | |
CN112289884A (zh) | 一种激光冗余的光电集成电路 | |
Hibbs-Brenner et al. | Packaging of VCSEL arrays for cost-effective interconnects at< 10 meters | |
Li | Dense optical interconnects for high-speed digital systems | |
Kuznia et al. | Ultra-thin silicon-on-sapphire for flip-chip based CMOS/optoelectronic device integration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |