CN117728812A - 开关电路 - Google Patents

开关电路 Download PDF

Info

Publication number
CN117728812A
CN117728812A CN202311111288.5A CN202311111288A CN117728812A CN 117728812 A CN117728812 A CN 117728812A CN 202311111288 A CN202311111288 A CN 202311111288A CN 117728812 A CN117728812 A CN 117728812A
Authority
CN
China
Prior art keywords
terminal
voltage control
control circuit
switch
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311111288.5A
Other languages
English (en)
Inventor
田部井慎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN117728812A publication Critical patent/CN117728812A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Transceivers (AREA)

Abstract

本发明提供一种能够改善端子间的隔离度的开关电路。开关电路具备：基板，包含第1输入输出端子以及第2输入输出端子；第1开关，配置于所述基板，包含第1源极端子、第1栅极端子以及第1漏极端子，所述第1源极端子与功率放大器的输入端连接，所述第1漏极端子与所述第1输入输出端子连接；第1电压控制电路，配置于所述基板，连接于所述第1栅极端子；第2开关，配置于所述基板，包含第2源极端子、第2栅极端子以及第2漏极端子，所述第2源极端子与所述第2输入输出端子连接，所述第2漏极端子与所述功率放大器的输出端连接；和第2电压控制电路，与所述第1电压控制电路分离地配置于所述基板，连接于所述第2栅极端子。

Description

开关电路
技术领域
本发明涉及开关电路。
背景技术
在移动体通信设备中，一般安装多个开关。例如，在专利文献1公开了用于对功率放大器和低噪声放大器进行切换的开关电路。
在先技术文献
专利文献
专利文献1：美国专利申请公开第2018/0226367号说明书
然而，在上述现有技术中，有时包含于开关电路的多个端子间的隔离度不足。
发明内容
发明要解决的间题
因此，本发明提供一种能够改善端子间的隔离度的开关电路。
用于解决问题的技术方案
本发明的一个方式涉及的开关电路具备：基板，包含第1输入输出端子以及第2输入输出端子；第1开关，配置于基板，包含第1源极端子、第1栅极端子以及第1漏极端子，第1源极端子与功率放大器的输入端连接，第1漏极端子与第1输入输出端子连接；第1电压控制电路，配置于基板，连接于第1栅极端子；第2开关，配置于基板，包含第2源极端子、第2栅极端子以及第2漏极端子，第2源极端子与第2输入输出端子连接，第2漏极端子与功率放大器的输出端连接；和第2电压控制电路，与第1电压控制电路分离地配置于基板，连接于第2栅极端子。
本发明的一个方式涉及的开关电路是SPnT型的开关电路，具备：基板，包含公共端子、第1选择端子以及第2选择端子；第1开关，配置于基板，包含第1源极端子、第1栅极端子以及第1漏极端子，第1漏极端子与公共端子连接，第1源极端子与第1选择端子连接；第1电压控制电路，配置于基板，连接于第1栅极端子；第2开关，配置于基板，包含第2源极端子、第2栅极端子以及第2漏极端子，第2漏极端子与公共端子连接，第2源极端子与第2选择端子连接；和第2电压控制电路，与第1电压控制电路分离地配置于基板，连接于第2栅极端子。
发明效果
根据本发明，能够改善端子间的隔离度。
附图说明
图1是实施方式1涉及的通信装置的电路结构图。
图2是实施方式1涉及的开关的电路结构图。
图3是示出施加于实施方式1涉及的开关的栅极电压和开关的开闭动作的曲线图。
图4是实施方式1涉及的开关电路的俯视图。
图5是实施方式1的变形例涉及的开关电路的电路结构图。
图6是实施方式2涉及的开关电路的电路结构图。
图7是示出施加于实施方式2涉及的开关的栅极电压和开关的开闭动作的曲线图。
图8是实施方式2涉及的开关电路的俯视图。
附图标记说明
1、1A、1B：开关电路；
2：天线；
3：RFIC；
5：通信装置；
11：功率放大器；
12：滤波器；
21：低噪声放大器；
22：衰减器；
31、31B、32、32B、33、33B、34、34B、35、36：开关；
31D、32D、33D、34D、35D、36D：漏极端子；
31G、32G、33G、34G、35G、36G：栅极端子；
31S、32S、33S、34S、35S、36S：源极端子；
41、41B、42、42B、43、44、45、46：电压控制电路；
51、51B、52、52B：输入逻辑电路；
53、53B：数字控制电路；
61、62、63、64、65、66：低通滤波器；
91、91B：基板；
101、102：输入输出端子；
101B：公共端子；
102B、103B：选择端子；
111、112：PA连接端子；
121、121B：控制端子；
R1、R2、R3、R4、R5、R6、R7、R8：电阻；
T1、T2、T3、T4：晶体管；
VG1、VG1B、VG2、VG2B、VG3、VG3B、VG4、VG4B、VG5、VG6：栅极电压。
具体实施方式
以下，利用附图对本发明的实施方式详细地进行说明。另外，以下说明的实施方式均示出总括性或者具体的例子。以下的实施方式所示的数值、形状、材料、构成要素、构成要素的配置以及连接方式等为一个例子，其主旨并不是限定本发明。
另外，各图是为了示出本发明而适当地进行了强调、省略、或者比率的调整的示意图，未必严格地进行了图示，有时与实际的形状、位置关系、以及比率不同。在各图中，对实质上相同的结构标注相同的附图标记，有时省略或者简化重复的说明。
在以下的各图中，x轴和y轴是在与基板的主面平行的平面上相互正交的轴。具体地，在俯视下基板具有矩形状的情况下，x轴与基板的第1边平行，y轴与基板的和第1边正交的第2边平行。此外，z轴是与基板的主面垂直的轴，其正方向示出上方向，其负方向示出下方向。
在本发明的电路结构中，所谓“连接”，不仅包含通过连接端子以及/或者布线导体而直接连接的情况，还包含经由其他电路元件而电连接的情况。所谓“连接在A与B之间”，意味着在A与B之间与A以及B这两者连接，意味着串联配置在将A和B连结的路径上。
在本发明的电路结构中，所谓“端子”，意味着要素内的导体结束的点。另外，在要素间的导体的阻抗足够低的情况下，端子不仅可解释为单个点，还可解释为要素间的导体上的任意的点或者导体整体。
在本发明的部件配置中，所谓“部件配置于基板”，除了包含部件以与基板接触的状态配置在基板上之外，还包含不与基板接触地配置在基板的上方(例如，部件层叠于配置在基板上的其他部件上)、以及部件的一部分或者全部嵌入基板内而配置。
此外，在本发明的部件配置中，所谓“A与B之间的距离”，意味着A与B之间的最短距离。即，所谓“A与B之间的距离”，意味着将A的表面上的任意的点和B的表面上的任意的点连结的多个线段之中的最短的线段的长度。
此外，“平行”以及“垂直”等表示要素间的关系性的用语、以及“矩形”等表示要素的形状的用语、和数值范围并非仅表示严格的意思，而意味着实质上等同的范围，例如还包含几％程度的误差。
(实施方式1)
对实施方式1进行说明。本实施方式涉及的通信装置5相当于蜂窝网络或者无线局域网(WLAN：Wireless Local Area Network)中的用户终端(UE：User Equipment)或者WLAN设备，典型地为便携式电话、智能手机、平板电脑、可穿戴设备等。另外，通信装置5也可以为IoT(Internet of Things，物联网)传感器设备、医疗/保健设备、车辆、无人驾驶飞行器(UAV：Unmanned Aerial Vehicle)(所谓的无人机)、无人搬运车(AGV：Automated GuidedVehicle)。
参照图1对本实施方式涉及的通信装置5以及开关电路1的电路结构进行说明。图1是本实施方式涉及的通信装置5的电路结构图。
另外，图1是例示性的电路结构，通信装置5以及开关电路1能够使用多种多样的电路安装以及电路技术的任意者进行安装。因此，以下提供的通信装置5以及开关电路1的说明不应被限定性地解释。
[1.1通信装置5的电路结构]
首先，参照图1对本实施方式涉及的通信装置5的电路结构进行说明。通信装置5具备开关电路1、天线2、RFIC(Radio Frequency Integrated Circuit，射频集成电路)3、功率放大器11和滤波器12。
开关电路1在天线2与RFIC3之间传输高频信号。关于开关电路1的电路结构，将后述。
天线2与滤波器12的一端连接。天线2将从开关电路1经由滤波器12供给的高频信号输出到外部。此外，天线2从通信装置5的外部接收高频信号并向开关电路1供给。另外，天线2也可以不包含于通信装置5中。此外，通信装置5也可以除了天线2之外还具备1个以上的天线。
RFIC3是对高频信号进行处理的信号处理电路的一个例子。具体地，RFIC3通过上变频等对从BBIC(Baseband Integrated Circuit，基带集成电路)(未图示)输入的发送信号进行信号处理，并将进行该信号处理而生成的高频发送信号输出到开关电路1。进而，RFIC3也可以通过下变频等对经由开关电路1的接收路径而输入的高频接收信号进行信号处理，并将进行该信号处理而生成的接收信号输出到BBIC。此外，RFIC3具有对开关电路1以及/或者功率放大器11等进行控制的控制部。另外，RFIC3的作为控制部的功能的一部分或者全部也可以构成在RFIC3的外部，例如，也可以构成在开关电路1。
功率放大器11与开关电路1连接。具体地，功率放大器11的输入端与开关电路1的PA连接端子111连接，功率放大器11的输出端与开关电路1的PA连接端子112连接。在该连接结构中，功率放大器11能够使用从电源(未图示)供给的电力来放大从RFIC3经由PA连接端子111以及开关31接受的输入信号(发送信号)。而且，功率放大器11能够将放大后的发送信号经由PA连接端子112、开关32以及输入输出端子102而输出到天线2。另外，功率放大器11也可以包含于开关电路1。
滤波器12是具有包含给定频段的发送频带的通带的带通滤波器。另外，滤波器12不限定于带通滤波器，也可以是低通滤波器或者高通滤波器。滤波器12连接在开关电路1的输入输出端子102与天线2之间。具体地，滤波器12的一端与天线2连接，滤波器12的另一端与输入输出端子102连接。另外，滤波器12也可以不包含于通信装置5。
给定频段是利用无线接入技术(RAT：Radio Access Technology)而构筑的通信系统用的频率段。给定频段由标准化组织等(例如，3GPP(注册商标)(3rd GenerationPartnership Project，第三代合作伙伴项目)以及IEEE(Institute of Electrical andElectronics Engineers，电气和电子工程师学会)等)预先定义。作为通信系统的例子，能够列举5GNR(5th Generation New Radio，第五代新空口)系统、LTE(Long TermEvolution，长期演进)系统以及WLAN(Wireless Local Area Network，无线局域网)系统等。
[1.2开关电路1的电路结构]
接下来，参照图1对本实施方式涉及的开关电路1的电路结构进行说明。开关电路1具备低噪声放大器21、衰减器22、开关31～36、电压控制电路41～46、输入逻辑电路51以及52、数字控制电路53、输入输出端子101以及102、PA连接端子111以及112和控制端子121。
输入输出端子101是第1输入输出端子的一个例子，是开关电路1的外部连接端子(RFIC连接端子)。输入输出端子101作为用于从RFIC3接受发送信号的输入端子而发挥功能，并且，作为用于向RFIC3供给接收信号的输出端子而发挥功能。输入输出端子101在开关电路1的外部连接于RFIC3，在开关电路1的内部连接于开关31、33以及35。
输入输出端子102是第2输入输出端子的一个例子，是开关电路1的外部连接端子(天线连接端子)。输入输出端子102作为用于向天线2供给发送信号的输出端子而发挥功能，并且，作为用于从天线2接受接收信号的输入端子而发挥功能。输入输出端子102在开关电路1的外部连接于滤波器12的另一端，在开关电路1的内部连接于开关32、34以及36。
PA连接端子111是开关电路1的外部连接端子，作为用于向功率放大器11供给发送信号的输出端子而发挥功能。PA连接端子111在开关电路1的外部连接于功率放大器11的输入端，在开关电路1的内部经由开关31而连接于输入输出端子101。
PA连接端子112是开关电路1的外部连接端子，作为用于从功率放大器11接受放大后的发送信号的输入端子而发挥功能。PA连接端子112在开关电路1的外部连接于功率放大器11的输出端，在开关电路1的内部经由开关32而连接于输入输出端子102。
控制端子121是开关电路1的外部连接端子，作为用于从RFIC3接受数字控制信号的输入端子而发挥功能。控制端子121在开关电路1的外部连接于RFIC3，在开关电路1的内部连接于数字控制电路53。另外，控制端子121也可以由多个端子构成。在该情况下，构成控制端子121的多个端子也可以包含用于接受时钟信号的端子和用于接受数据信号的端子。
低噪声放大器21连接在输入输出端子101与102之间。具体地，低噪声放大器21的输入端经由开关34而与输入输出端子102连接。低噪声放大器21的输出端经由开关33而与输入输出端子101连接。在该连接结构中，低噪声放大器21能够使用从电源(未图示)供给的电力来放大从天线2经由输入输出端子102以及开关34接受的输入信号(接收信号)。而且，低噪声放大器21能够将放大后的接收信号经由开关33以及输入输出端子101而供给到RFIC3。另外，低噪声放大器21也可以不包含于开关电路1。
衰减器22连接在输入输出端子101与102之间。具体地，衰减器22的一端经由开关35而与输入输出端子101连接。衰减器22的另一端经由开关36而与输入输出端子102连接。在该连接结构中，衰减器22能够使从天线2经由输入输出端子102以及开关36接受的输入信号(接收信号)衰减。而且，衰减器22能够将衰减后的接收信号经由开关35以及输入输出端子101而供给到RFIC3。另外，衰减器22也可以不包含于开关电路1。
开关31是第1开关的一个例子，连接在输入输出端子101与功率放大器11之间。具体地，开关31包含源极端子31S、栅极端子31G以及漏极端子31D。源极端子31S是第1源极端子的一个例子，经由PA连接端子111而与功率放大器11的输入端连接。栅极端子31G是第1栅极端子的一个例子，连接于电压控制电路41。漏极端子31D是第1漏极端子的一个例子，连接于输入输出端子101。
根据该结构，开关31能够基于从电压控制电路41供给的栅极电压VG1来切换源极端子31S与漏极端子31D之间的连接以及非连接。开关31例如由SPST(Single-Pole Single-Throw，单刀单掷)型的开关电路构成。
开关32是第2开关的一个例子，连接在功率放大器11与输入输出端子102之间。具体地，开关32包含源极端子32S、栅极端子32G以及漏极端子32D。源极端子32S是第2源极端子的一个例子，连接于输入输出端子102。栅极端子32G是第2栅极端子的一个例子，连接于电压控制电路42。漏极端子32D是第2漏极端子的一个例子，经由PA连接端子112而与功率放大器11的输出端连接。
根据该结构，开关32能够基于从电压控制电路42供给的栅极电压VG2来切换源极端子32S与漏极端子32D之间的连接以及非连接。开关32例如由SPST型的开关电路构成。
开关33是第3开关的一个例子，连接在低噪声放大器21与输入输出端子101之间。具体地，开关33包含源极端子33S、栅极端子33G以及漏极端子33D。源极端子33S是第3源极端子的一个例子，连接于输入输出端子101。栅极端子33G是第3栅极端子的一个例子，连接于电压控制电路43。漏极端子33D是第3漏极端子的一个例子，连接于低噪声放大器21的输出端。
根据该结构，开关33能够基于从电压控制电路43供给的栅极电压VG3来切换源极端子33S与漏极端子33D之间的连接以及非连接。开关33例如由SPST型的开关电路构成。
开关34是第4开关的一个例子，连接在输入输出端子102与低噪声放大器21之间。具体地，开关34包含源极端子34S、栅极端子34G以及漏极端子34D。源极端子34S是第4源极端子的一个例子，连接于低噪声放大器21的输入端。栅极端子34G是第4栅极端子的一个例子，连接于电压控制电路44。漏极端子34D是第4漏极端子的一个例子，连接于输入输出端子102。
根据该结构，开关34能够基于从电压控制电路44供给的栅极电压VG4来切换源极端子34S与漏极端子34D之间的连接以及非连接。开关34例如由SPST型的开关电路构成。
开关35是第5开关的一个例子，连接在衰减器22与输入输出端子101之间。具体地，开关35包含源极端子35S、栅极端子35G以及漏极端子35D。源极端子35S是第5源极端子的一个例子，连接于输入输出端子101。栅极端子35G是第5栅极端子的一个例子，连接于电压控制电路45。漏极端子35D是第5漏极端子的一个例子，连接于衰减器22的一端。
根据该结构，开关35能够基于从电压控制电路45供给的栅极电压VG5来切换源极端子35S与漏极端子35D之间的连接以及非连接。开关35例如由SPST型的开关电路构成。
开关36是第6开关的一个例子，连接在输入输出端子102与衰减器22之间。具体地，开关36包含源极端子36S、栅极端子36G以及漏极端子36D。源极端子36S是第6源极端子的一个例子，连接于衰减器22的另一端。栅极端子36G是第6栅极端子的一个例子，连接于电压控制电路46。漏极端子36D是第6漏极端子的一个例子，连接于输入输出端子102。
根据该结构，开关36能够基于从电压控制电路46供给的栅极电压VG6来切换源极端子36S与漏极端子36D之间的连接以及非连接。开关36例如由SPST型的开关电路构成。
另外，在开关31～36各自中，源极端子以及漏极端子根据信号(电子)流动的朝向而方便地进行了称呼区分，但也可以不特别区分。此外，在低噪声放大器21不包含于开关电路1的情况下，开关33以及34也可以不包含于开关电路1。此外，在衰减器22不包含于开关电路1的情况下，开关35以及36也可以不包含于开关电路1。
电压控制电路41是第1电压控制电路的一个例子，连接于输入逻辑电路51以及栅极端子31G。电压控制电路41能够基于输入逻辑电路51的输出信号而对栅极端子31G施加栅极电压VG1。
电压控制电路42是第2电压控制电路的一个例子，连接于输入逻辑电路52以及栅极端子32G。电压控制电路42能够基于输入逻辑电路52的输出信号对栅极端子32G施加栅极电压VG2。
电压控制电路43是第3电压控制电路的一个例子，连接于输入逻辑电路51以及栅极端子33G。电压控制电路43能够基于输入逻辑电路51的输出信号而对栅极端子33G施加栅极电压VG3。
电压控制电路44是第4电压控制电路的一个例子，连接于输入逻辑电路52以及栅极端子34G。电压控制电路44能够基于输入逻辑电路52的输出信号而对栅极端子34G施加栅极电压VG4。
电压控制电路45是第5电压控制电路的一个例子，连接于输入逻辑电路51以及栅极端子35G。电压控制电路45能够基于输入逻辑电路51的输出信号而对栅极端子35G施加栅极电压VG5。
电压控制电路46是第6电压控制电路的一个例子，连接于输入逻辑电路52以及栅极端子36G。电压控制电路46能够基于输入逻辑电路52的输出信号而对栅极端子36G施加栅极电压VG6。
作为电压控制电路41～46，例如可使用电平移位器。另外，电压控制电路41～46不限定于电平移位器。
另外，在开关33以及34不包含于开关电路1的情况下，电压控制电路43以及44也可以不包含于开关电路1。此外，在开关35以及36不包含于开关电路1的情况下，电压控制电路45以及46也可以不包含于开关电路1。
输入逻辑电路51是第1输入逻辑电路的一个例子，连接于电压控制电路41、43以及45。输入逻辑电路51能够基于数字控制电路53的输出信号而向电压控制电路41、43以及45输出控制信号。即，输入逻辑电路51能够对从数字控制电路53输出的输入逻辑电路51用的控制信号进行处理而生成电压控制电路41、43以及45用的控制信号。
输入逻辑电路52是第2输入逻辑电路的一个例子，连接于电压控制电路42、44以及46。输入逻辑电路52能够基于数字控制电路53的输出信号而向电压控制电路42、44以及46输出控制信号。即，输入逻辑电路52能够对从数字控制电路53输出的输入逻辑电路52用的控制信号进行处理而生成电压控制电路42、44以及46用的控制信号。
另外，输入逻辑电路51以及52也可以作为单个输入逻辑电路来实现，还可以作为3个以上的输入逻辑电路来实现。例如，也可以是，单个输入逻辑电路与电压控制电路41～46连接，向电压控制电路41～46输出控制信号。
数字控制电路53与输入逻辑电路51以及52连接。数字控制电路53能够基于从RFIC3经由控制端子121接受的数字控制信号而向输入逻辑电路51以及52发送控制信号。即，数字控制电路53能够对数字控制信号进行处理而生成输入逻辑电路51以及52用的控制信号。作为数字控制信号，能够使用源极同步方式的数字控制信号。另外，数字控制信号不限定于源极同步方式的控制信号。例如，作为数字控制信号，也可以使用时钟嵌入方式的控制信号。
[1.3开关31～36的电路结构]
接下来，参照图2对开关31的电路结构进行说明。图2是本实施方式涉及的开关31的电路结构图。
另外，图2是例示性的电路结构，开关31能够使用多种多样的电路安装以及电路技术的任意者进行安装。因此，以下提供的开关31的说明不应被限定性地解释。此外，开关32～36的电路结构与开关31的电路结构相同，因此省略图示以及说明。
开关31具备晶体管T1～T4和电阻R1～R8。晶体管T1～T4是场效应晶体管，串联连接在开关31的漏极端子31D与源极端子31S之间。
晶体管T1的漏极端与开关31的漏极端子31D连接，晶体管T1的源极端与晶体管T2的漏极端连接。进而，晶体管T1的栅极端经由电阻R1而与开关31的栅极端子31G连接，晶体管T1的漏极端经由电阻R5而与晶体管T1的源极端连接。
晶体管T2的漏极端与晶体管T1的源极端连接，晶体管T2的源极端与晶体管T3的漏极端连接。进而，晶体管T2的栅极端经由电阻R2而与开关31的栅极端子31G连接，晶体管T2的漏极端经由电阻R6而与晶体管T2的源极端连接。
晶体管T3的漏极端与晶体管T2的源极端连接，晶体管T3的源极端与晶体管T4的漏极端连接。进而，晶体管T3的栅极端经由电阻R3而与开关31的栅极端子31G连接，晶体管T3的漏极端经由电阻R7而与晶体管T3的源极端连接。
晶体管T4的漏极端与晶体管T3的源极端连接，晶体管T4的源极端与开关31的源极端子31S连接。进而，晶体管T4的栅极端经由电阻R4而与开关31的栅极端子31G连接，晶体管T4的漏极端经由电阻R8而与晶体管T4的源极端连接。
根据这样的电路结构，开关31能够基于从电压控制电路41向栅极端子31G施加的栅极电压VG1来切换漏极端子31D与源极端子31S之间的连接以及非连接。
另外，包含于开关31的晶体管的数量不限定于4个。例如，开关31既可以仅包含3个以下的晶体管，也可以包含5个以上的晶体管。此外，开关31也可以包含连接在漏极端子31D和源极端子31S间的路径与接地之间的1个以上的晶体管。
[1.4开关31～36的动作]
接下来，参照图3对开关31～36的动作的一个例子进行说明。图3是示出施加于本实施方式涉及的开关31～36的栅极电压VG1～VG6和开关31～36的开闭动作的曲线图。在图3中，纵轴表示电压电平，横轴表示时间。VH以及VL分别表示高电平以及低电平。
对于施加于开关31的栅极端子31G的栅极电压VG1和施加于开关32的栅极端子32G的栅极电压VG2，设定相同的电压电平。即，电压控制电路41将与栅极电压VG2相同电平的栅极电压VG1施加于栅极端子31G，电压控制电路42将与栅极电压VG1相同电平的栅极电压VG2施加于栅极端子32G。由此，在开关31以及32中，相互同步地进行相同的开闭动作。
同样地，对于施加于开关33的栅极端子33G的栅极电压VG3和施加于开关34的栅极端子34G的栅极电压VG4，设定相同的电压电平。即，电压控制电路43将与栅极电压VG4相同电平的栅极电压VG3施加于栅极端子33G，电压控制电路44将与栅极电压VG3相同电平的栅极电压VG4施加于栅极端子34G。由此，在开关33以及34中，相互同步地进行相同的开闭动作。
另一方面，对于栅极电压VG1和栅极电压VG3，设定相反的电压电平。即，电压控制电路41将与栅极电压VG3相反电平的栅极电压VG1施加于栅极端子31G，电压控制电路43将与栅极电压VG1相反电平的栅极电压VG3施加于栅极端子33G。由此，在开关31以及33中，相互同步地进行相反的开闭动作。
同样地，对于栅极电压VG2和栅极电压VG4，设定相反的电压电平。即，电压控制电路42将与栅极电压VG4相反电平的栅极电压VG2施加于栅极端子32G，电压控制电路44将与栅极电压VG2相反电平的栅极电压VG4施加于栅极端子34G。由此，在开关32以及34中，相互同步地进行相反的开闭动作。
另外，在图3中，开关35以及36始终关断，但开关35以及36的动作不限定于这样的动作。例如，开关35以及36的动作也可以与开关33以及34的动作调换。即，开关35以及36也可以与开关31以及32同步地进行相反的开闭动作。
[1.5开关电路1的安装例]
接下来，参照图4对开关电路1的安装例进行说明。图4是本实施方式涉及的开关电路1的俯视图，是透视了基板91的内部的图。另外，在图4中，关于基板91上以及基板91内的布线以及导体的一部分，省略了图示。此外，在图4中，有时在各电路部标注了表示其功能的简称(“LNA”等)，使得各电路部的配置关系能够容易理解，但在实际的各电路部也可以不标注该简称。
另外，图4是例示性的结构，开关电路1能够使用多种多样的电路安装以及电路技术的任意者进行安装。因此，以下提供的开关电路1的说明不应被限定性地解释。
如图4所示，开关电路1是半导体集成电路，安装于基板91。基板91是半导体基板，也有时称为裸片或者芯片。作为半导体材料，能够使用硅单晶、氮化镓(GaN)或者碳化硅(SiC)等。
在基板91，配置有低噪声放大器21(LNA)、衰减器22(ATT)、开关31～36(SW)、电压控制电路41～46(LS)、输入逻辑电路51以及52(ILC)和数字控制电路53(DCC)。进而，在基板91，作为外部连接端子，配置有输入输出端子101以及102、PA连接端子111以及112和控制端子121。
电压控制电路41与电压控制电路42分离地配置。电压控制电路41与开关31之间的距离比电压控制电路41与开关32之间的距离短。电压控制电路41配置在开关31的附近。
电压控制电路42与电压控制电路41分离地配置。电压控制电路42与开关32之间的距离比电压控制电路42与开关31之间的距离短，电压控制电路42配置在开关32的附近。
电压控制电路43与电压控制电路44分离地配置。电压控制电路43与开关33之间的距离比电压控制电路43与开关34之间的距离短，电压控制电路43配置在开关33的附近。
电压控制电路44与电压控制电路43分离地配置。电压控制电路44与开关34之间的距离比电压控制电路44与开关33之间的距离短，电压控制电路44配置在开关34的附近。
电压控制电路45与电压控制电路46分离地配置。电压控制电路45与开关35之间的距离比电压控制电路45与开关36之间的距离短，电压控制电路45配置在开关35的附近。
电压控制电路46与电压控制电路45分离地配置。电压控制电路46与开关36之间的距离比电压控制电路46与开关35之间的距离短，电压控制电路46配置在开关36的附近。
输入逻辑电路51与输入逻辑电路52分离地配置。输入逻辑电路51与电压控制电路41、43以及45之间的距离比输入逻辑电路51与电压控制电路42、44以及46之间的距离短，输入逻辑电路51配置在电压控制电路41、43以及45的附近。
输入逻辑电路52与输入逻辑电路51分离地配置。输入逻辑电路52与电压控制电路42、44以及46之间的距离比输入逻辑电路52与电压控制电路41、43以及45之间的距离短，输入逻辑电路52配置在电压控制电路42、44以及46的附近。
[1.6效果等]
如以上那样，本实施方式涉及的开关电路1具备：基板91，包含输入输出端子101以及102；开关31，配置于基板91，包含源极端子31S、栅极端子31G以及漏极端子31D，源极端子31S与功率放大器11的输入端连接，漏极端子31D与输入输出端子101连接；电压控制电路41，配置于基板91，连接于栅极端子31G；开关32，配置于基板91，包含源极端子32S、栅极端子32G以及漏极端子32D，源极端子32S与输入输出端子102连接，漏极端子32D与功率放大器11的输出端连接；和电压控制电路42，与电压控制电路41分离地配置于基板91，连接于栅极端子32G。
由此，与开关31的栅极端子31G连接的电压控制电路41和与开关32的栅极端子32G连接的电压控制电路42相互分离地配置于基板91。因此，能够抑制流过开关32的漏极端子32D与源极端子32S之间的高频信号经由与栅极端子32G连接的电压控制电路42而流入开关31的栅极端子31G。即，能够改善开关31与32(即，输入输出端子101与102)之间的隔离度。其结果是，能够改善功率放大器11的输入端与输出端之间的隔离度，能够抑制功率放大器11的增益的下降以及稳定系数的下降。特别是，与功率放大器11的输入端以及输出端分别连接的开关31以及32由单个电压控制电路控制的情况较多，因此将开关31以及32用的电压控制电路分离为2个电压控制电路41以及42所带来的隔离度的改善效果大。
此外，例如，在本实施方式涉及的开关电路1中，电压控制电路41与开关31之间的距离也可以比电压控制电路41与开关32之间的距离短。
由此，能够将电压控制电路41配置在开关31的附近，能够缩短将电压控制电路41与开关31的栅极端子31G之间连结的控制布线的长度。因此，能够抑制开关31与32的控制布线间的耦合，能够抑制流入开关32的控制布线的高频信号经由开关31的控制布线而流入开关31。即，能够进一步改善开关31与32之间的隔离度。
此外，例如，在本实施方式涉及的开关电路1中，电压控制电路42与开关32之间的距离也可以比电压控制电路42与开关31之间的距离短。
由此，能够将电压控制电路42配置在开关32的附近，能够缩短将电压控制电路42与开关32的栅极端子32G之间连结的控制布线的长度。因此，能够抑制开关31与32的控制布线间的耦合，能够抑制流入开关32的控制布线的高频信号经由开关31的控制布线而流入开关31。即，能够进一步改善开关31与32之间的隔离度。
此外，例如，在本实施方式涉及的开关电路1中，电压控制电路41也可以构成为对栅极端子31G施加栅极电压VG1，电压控制电路42也可以构成为与栅极电压VG1同步地对栅极端子32G施加与栅极电压VG1相同电平的栅极电压VG2。
由此，用于同步地施加相同电平的2个栅极电压VG1以及VG2的电压控制电路由2个电压控制电路41以及42实现。即，能够由单个电路实现的电压控制电路被分离为2个电压控制电路41以及42，因此开关31与32之间的隔离度的改善效果大。
此外，例如，本实施方式涉及的开关电路1也可以还具备：输入逻辑电路51，配置于基板91，连接于电压控制电路41；和输入逻辑电路52，与输入逻辑电路51分离地配置于基板91，连接于电压控制电路42。
由此，与电压控制电路41以及42连接的输入逻辑电路51以及52也相互分离地配置，因此能够进一步改善开关31与32之间的隔离度。
此外，例如，本实施方式涉及的开关电路1也可以还具备：低噪声放大器21，配置于基板91；开关33，配置于基板91，包含源极端子33S、栅极端子33G以及漏极端子33D，源极端子33S与输入输出端子101连接，漏极端子33D与低噪声放大器21的输出端连接；电压控制电路43，配置于基板91，连接于栅极端子33G；开关34，配置于基板91，包含源极端子34S、栅极端子34G以及漏极端子34D，源极端子34S与低噪声放大器21的输入端连接，漏极端子34D与输入输出端子102连接；和电压控制电路44，与电压控制电路43分离地配置于基板91，连接于栅极端子34G。
由此，与开关33的栅极端子33G连接的电压控制电路43和与开关34的栅极端子34G连接的电压控制电路44相互分离地配置于基板91。因此，能够抑制流过开关33的漏极端子33D与源极端子33S之间的高频信号经由与栅极端子33G连接的电压控制电路43而流入开关34的栅极端子34G。即，能够改善开关33与34(即，输入输出端子101与102)之间的隔离度。其结果是，能够改善低噪声放大器21的输入端与输出端之间的隔离度，能够抑制低噪声放大器21的增益的下降以及稳定系数的下降。特别是，与低噪声放大器21的输入端以及输出端分别连接的开关33以及34由单个电压控制电路控制的情况较多，因此将开关33以及34用的电压控制电路分离为2个电压控制电路43以及44所带来的隔离度的改善效果大。
此外，例如，在本实施方式涉及的开关电路1中，电压控制电路43与开关33之间的距离也可以比电压控制电路43与开关34之间的距离短。
由此，能够将电压控制电路43配置在开关33的附近，能够缩短将电压控制电路43与开关33的栅极端子33G之间连结的控制布线的长度。因此，能够抑制开关33与34的控制布线间的耦合，能够抑制流入开关33的控制布线的高频信号经由开关34的控制布线而流入开关34。即，能够进一步改善开关33与34之间的隔离度。
此外，例如，在本实施方式涉及的开关电路1中，电压控制电路44与开关34之间的距离也可以比电压控制电路44与开关33之间的距离短。
由此，能够将电压控制电路44配置在开关34的附近，能够缩短将电压控制电路44与开关34的栅极端子34G之间连结的控制布线的长度。因此，能够抑制开关33与34的控制布线间的耦合，能够抑制流入开关33的控制布线的高频信号经由开关34的控制布线而流入开关34。即，能够进一步改善开关33与34之间的隔离度。
此外，例如，在本实施方式涉及的开关电路1中，也可以是，电压控制电路43构成为对栅极端子33G施加栅极电压VG3，电压控制电路44构成为与栅极电压VG3同步地对栅极端子34G施加与栅极电压VG3相同电平的栅极电压VG4。
由此，用于同步地施加相同电平的2个栅极电压VG3以及VG4的电压控制电路由2个电压控制电路43以及44实现。即，能够由单个电路实现的电压控制电路被分离为2个电压控制电路43以及44，因此开关33与34之间的隔离度的改善效果大。
(实施方式1的变形例)
接下来，对上述实施方式1的变形例进行说明。在本变形例中，与上述实施方式1的不同点主要在于，在电压控制电路与开关之间连接低通滤波器。以下，以与上述实施方式1不同的点为中心，参照图5对本变形例进行说明。
[1.7开关电路1A的电路结构]
图5是本变形例涉及的开关电路1A的电路结构图。另外，图5是例示性的电路结构，开关电路1A能够使用多种多样的电路安装以及电路技术的任意者进行安装。因此，以下提供的开关电路1A的说明不应被限定性地解释。
开关电路1A具备低噪声放大器21、衰减器22、开关31～36、电压控制电路41～46、输入逻辑电路51以及52、数字控制电路53、低通滤波器61～66、输入输出端子101以及102、PA连接端子111以及112和控制端子121。
低通滤波器61连接在电压控制电路41与开关31的栅极端子31G之间。低通滤波器62连接在电压控制电路42与开关32的栅极端子32G之间。低通滤波器63连接在电压控制电路43与开关33的栅极端子33G之间。低通滤波器64连接在电压控制电路44与开关34的栅极端子34G之间。低通滤波器65连接在电压控制电路45与开关35的栅极端子35G之间。低通滤波器66连接在电压控制电路46与开关36的栅极端子36G之间。
[1.8效果等]
如以上那样，本实施方式涉及的开关电路1A也可以还具备：低通滤波器61，配置于基板91，连接在电压控制电路41与栅极端子31G之间；和低通滤波器62，配置于基板91，连接在电压控制电路42与栅极端子32G之间。
由此，通过低通滤波器61以及62能够使流入开关31以及32的控制布线的高频信号衰减，因此能够进一步改善开关31与32之间的隔离度。
此外，例如，本实施方式涉及的开关电路1A也可以还具备：低通滤波器63，连接在电压控制电路43与栅极端子33G之间；和低通滤波器64，连接在电压控制电路44与栅极端子34G之间。
由此，通过低通滤波器63以及64能够使流入开关33以及34的控制布线的高频信号衰减，因此能够进一步改善开关33与34之间的隔离度。
(实施方式2)
接下来，对实施方式2进行说明。在本实施方式中，与上述实施方式1的不同点主要在于，开关电路是SPnT型的开关电路。以下，以与上述实施方式1不同的点为中心，参照图6～图8对本实施方式进行说明。
[2.1开关电路1B的电路结构]
首先，参照图6对开关电路1B的电路结构进行说明。图6是本实施方式涉及的开关电路1B的电路结构图。另外，图6是例示性的电路结构，开关电路1B能够使用多种多样的电路安装以及电路技术的任意者进行安装。因此，以下提供的开关电路1B的说明不应被限定性地解释。
本实施方式涉及的开关电路1B是SPDT(Single-Pole Double-Throw，单刀双掷)型的开关电路，具备开关31B～34B、电压控制电路41B以及42B、输入逻辑电路51B以及52B、数字控制电路53B、公共端子101B、选择端子102B以及103B和控制端子121B。
公共端子101B、选择端子102B以及103B和控制端子121B是开关电路1B的外部连接端子。例如，公共端子101B和选择端子102B以及103B各自能够作为用于从外部接受高频信号的输入端子以及/或者用于向外部供给高频信号的输出端子来使用。此外，例如，控制端子121B能够作为用于从外部接受数字控制信号的端子来使用。
开关31B是第1开关的一个例子，连接在公共端子101B与选择端子102B之间。具体地，开关31B包含源极端子31S、栅极端子31G以及漏极端子31D。源极端子31S是第1源极端子的一个例子，连接于选择端子102B。栅极端子31G是第1栅极端子的一个例子，连接于电压控制电路41B。漏极端子31D是第1漏极端子的一个例子，连接于公共端子101B。
根据该结构，开关31B能够基于从电压控制电路41B供给的栅极电压VG1B来切换源极端子31S与漏极端子31D之间的连接以及非连接。
开关32B是第2开关的一个例子，连接在公共端子101B与选择端子103B之间。具体地，开关32B包含源极端子32S、栅极端子32G以及漏极端子32D。源极端子32S是第2源极端子的一个例子，连接于选择端子103B。栅极端子32G是第2栅极端子的一个例子，连接于电压控制电路42B。漏极端子32D是第2漏极端子的一个例子，连接于公共端子101B。
根据该结构，开关32B能够基于从电压控制电路42B供给的栅极电压VG2B来切换源极端子32S与漏极端子32D之间的连接以及非连接。
开关33B是第3开关的一个例子，连接在公共端子101B与选择端子102B之间。具体地，开关33B包含源极端子33S、栅极端子33G以及漏极端子33D。源极端子33S是第3源极端子的一个例子，连接于接地。栅极端子33G是第3栅极端子的一个例子，连接于电压控制电路41B。漏极端子33D是第3漏极端子的一个例子，连接于开关31B的源极端子31S与选择端子102B之间的路径。
根据该结构，开关33B能够基于从电压控制电路41B供给的栅极电压VG3B来切换源极端子33S与漏极端子33D之间的连接以及非连接。
开关34B是第4开关的一个例子，连接在公共端子101B与选择端子103B之间。具体地，开关34B包含源极端子34S、栅极端子34G以及漏极端子34D。源极端子34S是第4源极端子的一个例子，连接于接地。栅极端子34G是第4栅极端子的一个例子，连接于电压控制电路42B。漏极端子34D是第4漏极端子的一个例子，连接于开关32B的源极端子32S与选择端子103B之间的路径。
根据该结构，开关34B能够基于从电压控制电路42B供给的栅极电压VG4B来切换源极端子34S与漏极端子34D之间的连接以及非连接。
另外，关于开关31B～34B的电路结构，由于与实施方式1涉及的开关31相同，因此省略图示以及说明。
电压控制电路41B是第1电压控制电路的一个例子，连接于输入逻辑电路51B和栅极端子31G以及33G。电压控制电路41B能够基于输入逻辑电路51B的输出信号而对栅极端子31G施加栅极电压VG1B，并对栅极端子33G施加栅极电压VG3B。
电压控制电路42B是第2电压控制电路的一个例子，连接于输入逻辑电路52B和栅极端子32G以及34G。电压控制电路42B能够基于输入逻辑电路52B的输出信号而对栅极端子32G施加栅极电压VG2B，并对栅极端子34G施加栅极电压VG4B。
输入逻辑电路51B与电压控制电路41B连接。输入逻辑电路51B能够基于数字控制电路53B的输出信号而向电压控制电路41B输出控制信号。即，输入逻辑电路51B能够对从数字控制电路53B输出的输入逻辑电路51B用的控制信号进行处理而生成电压控制电路41B用的控制信号。
输入逻辑电路52B与电压控制电路42B连接。输入逻辑电路52B能够基于数字控制电路53B的输出信号而向电压控制电路42B输出控制信号。即，输入逻辑电路52B能够对从数字控制电路53B输出的输入逻辑电路52B用的控制信号进行处理而生成电压控制电路42B用的控制信号。
另外，输入逻辑电路51B以及52B也可以作为单个输入逻辑电路来实现。例如，也可以是，单个输入逻辑电路与电压控制电路41B以及42B连接，向电压控制电路41B以及42B输出控制信号。
数字控制电路53B与输入逻辑电路51B以及52B连接。数字控制电路53B能够基于经由控制端子121B接受的数字控制信号而向输入逻辑电路51B以及52B发送控制信号。即，数字控制电路53B能够对数字控制信号进行处理而生成输入逻辑电路51B以及52B用的控制信号。作为数字控制信号，能够使用源极同步方式的数字控制信号。另外，数字控制信号不限定于源极同步方式的控制信号。例如，作为数字控制信号，也可以使用时钟嵌入方式的控制信号。
[2.2开关31B～34B的动作]
接下来，参照图7对开关31B～34B的动作的一个例子进行说明。图7是示出施加于本实施方式涉及的开关31B～34B的栅极电压VG1B～VG4B和开关31B～34B的开闭动作的曲线图。在图7中，纵轴表示电压电平，横轴表示时间。
对于施加于开关31B的栅极端子31G的栅极电压VG1B和施加于开关32B的栅极端子32G的栅极电压VG2B，设定相反的电压电平。即，电压控制电路41B将与栅极电压VG2B相反电平的栅极电压VG1B施加于栅极端子31G，电压控制电路42B将与栅极电压VG1B相反电平的栅极电压VG2B施加于栅极端子32G。由此，在开关31B以及32B中，相互同步地进行相反的开闭动作。
此外，对于施加于开关31B的栅极端子31G的栅极电压VG1B和施加于开关33B的栅极端子33G的栅极电压VG3B，设定相反的电压电平。即，电压控制电路41B将具有彼此相反的电压电平的栅极电压VG1B以及VG3B分别施加于栅极端子31G以及33G。由此，在开关31B以及33B中，相互同步地进行相反的开闭动作。
同样地，对于施加于开关32B的栅极端子32G的栅极电压VG2B和施加于开关34B的栅极端子34G的栅极电压VG4B，设定相反的电压电平。即，电压控制电路42B将具有彼此相反的电压电平的栅极电压VG2B以及VG4B分别施加于栅极端子32G以及34G。由此，在开关32B以及34B中，相互同步地进行相反的开闭动作。
[2.3开关电路1B的安装例]
接下来，参照图8对开关电路1B的安装例进行说明。图8是本实施方式涉及的开关电路1B的俯视图，是透视了基板91B的内部的图。另外，在图8中，关于基板91B上以及基板91B内的布线以及导体，仅表示了其一部分。此外，在图8中，有时在各电路部标注了表示其功能的简称(“LNA”等)，使得各电路部的配置关系能够容易理解，但在实际的各电路部也可以不标注该简称。
另外，图8是例示性的结构，开关电路1B能够使用多种多样的电路安装以及电路技术的任意者进行安装。因此，以下提供的开关电路1B的说明不应被限定性地解释。
如图8所示，开关电路1B安装于基板91B。基板91B是半导体基板，也有时称为裸片或者芯片。作为半导体材料，与实施方式1涉及的基板91同样地，能够使用硅单晶、氮化镓(GaN)或者碳化硅(SiC)等。
在基板91B，配置有开关31B～34B、电压控制电路41B以及42B(LS)、输入逻辑电路51B以及52B(ILC)和数字控制电路53B(DCC)。进而，在基板91B，作为外部连接端子，配置有公共端子101B、选择端子102B以及103B、控制端子121B和接地端子。
电压控制电路41B与电压控制电路42B分离地配置。电压控制电路41B与开关31B之间的距离比电压控制电路41B与开关32B之间的距离短，电压控制电路41B配置在开关31B的附近。
电压控制电路42B与电压控制电路41B分离地配置。电压控制电路42B与开关32B之间的距离比电压控制电路42B与开关31B之间的距离短，电压控制电路42B配置在开关32B的附近。
输入逻辑电路51B与输入逻辑电路52B分离地配置。输入逻辑电路51B与电压控制电路41B之间的距离比输入逻辑电路51B与电压控制电路42B之间的距离短，输入逻辑电路51B配置在电压控制电路41B的附近。
输入逻辑电路52B与输入逻辑电路51B分离地配置。输入逻辑电路52B与电压控制电路42B之间的距离比输入逻辑电路52B与电压控制电路41B之间的距离短，输入逻辑电路52B配置在电压控制电路42B的附近。
另外，开关电路1B不限定于SPDT型的开关电路。例如，开关电路1B也可以是SP3T型、SP4T型、或者SP5T型的开关电路。即，开关电路1B是SPnT型的开关电路。此外，开关电路1B也可以包含多个SPnT型的开关电路。即，开关电路1B也可以是nPnT型的开关电路。
[2.4效果等]
如以上那样，本实施方式涉及的开关电路1B是SPnT型的开关电路，具备：基板91B，包含公共端子101B、选择端子102B以及103B；开关31B，配置于基板91B，包含源极端子31S、栅极端子31G以及漏极端子31D，漏极端子31D与公共端子101B连接，源极端子31S与选择端子102B连接；电压控制电路41B，配置于基板91B，连接于栅极端子31G；开关32B，配置于基板91B，包含源极端子32S、栅极端子32G以及漏极端子32D，漏极端子32D与公共端子101B连接，源极端子32S与选择端子103B连接；和电压控制电路42B，与电压控制电路41B分离地配置于基板91B，连接于栅极端子32G。
由此，与开关31B的栅极端子31G连接的电压控制电路41B和与开关32B的栅极端子32G连接的电压控制电路42B相互分离地配置于基板91B。因此，能够抑制流过开关31B的漏极端子31D与源极端子31S之间的高频信号经由与栅极端子31G连接的电压控制电路41B而流入开关32B的栅极端子32G。反之，还能够抑制流过开关32B的漏极端子32D与源极端子32S之间的高频信号经由与栅极端子32G连接的电压控制电路42B而流入开关31B的栅极端子31G。即，能够改善开关31B与32B之间的隔离度。其结果是，能够改善选择端子102B与103B之间的隔离度。特别是，作为与SPnT型的开关电路的选择端子102B以及103B分别连接的串行开关的开关31B以及32B由单个电压控制电路控制的情况较多，因此将开关31B以及32B用的电压控制电路分离为2个电压控制电路41B以及42B所带来的隔离度的改善效果大。
此外，例如，在本实施方式涉及的开关电路1B中，电压控制电路41B与开关31B之间的距离也可以比电压控制电路41B与开关32B之间的距离短。
由此，能够将电压控制电路41B配置在开关31B的附近，能够缩短将电压控制电路41B与开关31B的栅极端子31G之间连结的控制布线的长度。因此，能够抑制开关31B与32B的控制布线间的耦合，能够进一步改善开关31B与32B之间的隔离度。
此外，例如，在本实施方式涉及的开关电路1B中，电压控制电路42B与开关32B之间的距离也可以比电压控制电路42B与开关31B之间的距离短。
由此，能够将电压控制电路42B配置在开关32B的附近，能够缩短将电压控制电路42B与开关32B的栅极端子32G之间连结的控制布线的长度。因此，能够抑制开关31B与32B的控制布线间的耦合，能够进一步改善开关31B与32B之间的隔离度。
此外，例如，在本实施方式涉及的开关电路1B中，电压控制电路41B也可以构成为对栅极端子31G施加栅极电压VG1B，电压控制电路42B也可以构成为与栅极电压VG1B同步地对栅极端子32G施加与栅极电压VG1B相反电平的栅极电压VG2B。
由此，用于同步地施加相反电平的2个栅极电压VG1B以及VG2B的电压控制电路由2个电压控制电路41B以及42B实现。即，能够由单个电路实现的电压控制电路被分离为2个电压控制电路41B以及42B，因此开关31B与32B之间的隔离度的改善效果大。
此外，例如，本实施方式涉及的开关电路1B也可以还具备：开关33B，配置于基板91B，包含源极端子33S、栅极端子33G以及漏极端子33D，漏极端子33D连接于源极端子31S与选择端子102B之间的路径，源极端子33S连接于接地；和开关34B，配置于基板91B，包含源极端子34S、栅极端子34G以及漏极端子34D，漏极端子34D连接于源极端子32S与选择端子103B之间的路径，源极端子34S连接于接地，电压控制电路41B也可以还与栅极端子33G连接，电压控制电路42B也可以还与栅极端子34G连接。
由此，与开关33B的栅极端子33G连接的电压控制电路41B和与开关34B的栅极端子34G连接的电压控制电路42B相互分离地配置于基板91B。因此，能够改善开关33B与34B之间的隔离度，能够改善选择端子102B与103B之间的隔离度。特别是，作为与SPnT型的开关电路的选择端子102B以及103B分别连接的分路开关的开关33B以及34B由单个电压控制电路控制的情况较多，因此将开关33B以及34B用的电压控制电路分离为2个电压控制电路41B以及42B所带来的隔离度的改善效果大。
此外，例如，在本实施方式涉及的开关电路1B中，电压控制电路41B与开关33B之间的距离也可以比电压控制电路41B与开关34B之间的距离短。
由此，能够将电压控制电路41B配置在开关33B的附近，能够缩短将电压控制电路41B与开关33B的栅极端子33G之间连结的控制布线的长度。因此，能够抑制开关33B与34B的控制布线间的耦合，能够进一步改善开关33B与34B之间的隔离度。
此外，例如，在本实施方式涉及的开关电路1B中，电压控制电路42B与开关34B之间的距离也可以比电压控制电路42B与开关33B之间的距离短。
由此，能够将电压控制电路42B配置在开关34B的附近，能够缩短将电压控制电路42B与开关34B的栅极端子34G之间连结的控制布线的长度。因此，能够抑制开关33B与34B的控制布线间的耦合，能够进一步改善开关33B与34B之间的隔离度。
此外，例如，在本实施方式涉及的开关电路1B中，电压控制电路41B也可以构成为对栅极端子31G施加栅极电压VG1B，并且与栅极电压VG1B同步地对栅极端子33G施加与栅极电压VG1B相反电平的栅极电压VG3B，电压控制电路42B也可以构成为与栅极电压VG1B同步地对栅极端子32G施加与栅极电压VG1B相反电平的栅极电压VG2B，并且与栅极电压VG2B同步地对栅极端子34G施加与栅极电压VG2B相反电平的栅极电压VG4B。
由此，用于同步地施加相同电平或者相反电平的4个栅极电压VGlB、VG2B、VG3B以及VG4B的电压控制电路由2个电压控制电路41B以及42B实现。即，能够由单个电路实现的电压控制电路被分离为2个电压控制电路41B以及42B，因此开关31B以及33B与开关32B以及34B之间的隔离度的改善效果大。
(其他实施方式)
以上，基于实施方式及其变形例对本发明涉及的开关电路进行了说明，但本发明涉及的开关电路不限定于上述实施方式及其变形例。将上述实施方式及其变形例中的任意的构成要素组合而实现的其它的实施方式、在不脱离本发明的主旨的范围内对上述实施方式或者其变形例实施本领域技术人员想到的各种变形而得到的变形例、内置了上述开关电路的各种设备也包含在本发明中。
例如，在上述各实施方式涉及的开关电路的电路结构中，也可以在将附图所公开的各电路元件以及信号路径连接的路径之间插入其它的电路元件以及布线等。例如，在实施方式1涉及的开关电路1中，也可以在开关31和PA连接端子111间的路径与接地之间插入开关，还可以在开关32和PA连接端子112间的路径与接地之间插入开关。
此外，例如，实施方式2和实施方式1的变形例也可以被组合。具体地，在实施方式2涉及的开关电路1B中，也可以在电压控制电路41B与开关31B之间插入低通滤波器，还可以在电压控制电路42B与开关32B之间插入低通滤波器。进而，也可以在电压控制电路41B与开关33B之间插入低通滤波器，还可以在电压控制电路42B与开关34B之间插入低通滤波器。
此外，在上述各实施方式中，开关电路安装于单个半导体集成电路，但也可以分开安装于多个半导体集成电路。
以下，示出基于上述各实施方式进行了说明的开关电路的特征。
<1>
一种开关电路，具备：
基板，包含第1输入输出端子以及第2输入输出端子；
第1开关，配置于所述基板，包含第1源极端子、第1栅极端子以及第1漏极端子，所述第1源极端子与功率放大器的输入端连接，所述第1漏极端子与所述第1输入输出端子连接；
第1电压控制电路，配置于所述基板，连接于所述第1栅极端子；
第2开关，配置于所述基板，包含第2源极端子、第2栅极端子以及第2漏极端子，所述第2源极端子与所述第2输入输出端子连接，所述第2漏极端子与所述功率放大器的输出端连接；和
第2电压控制电路，与所述第1电压控制电路分离地配置于所述基板，连接于所述第2栅极端子。
<2>
根据<1>记载的开关电路，其中，
所述第1电压控制电路与所述第1开关之间的距离比所述第1电压控制电路与所述第2开关之间的距离短。
<3>
根据<1>或<2>记载的开关电路，其中，
所述第2电压控制电路与所述第2开关之间的距离比所述第2电压控制电路与所述第1开关之间的距离短。
<4>
根据<1>～<3>中任一项记载的开关电路，其中，
所述第1电压控制电路构成为对所述第1栅极端子施加第1栅极电压，
所述第2电压控制电路构成为与所述第1栅极电压同步地对所述第2栅极端子施加与所述第1栅极电压相同电平的第2栅极电压。
<5>
根据<1>～<4>中任一项记载的开关电路，其中，
所述开关电路还具备：
第1低通滤波器，配置于所述基板，连接在所述第1电压控制电路与所述第1栅极端子之间；和
第2低通滤波器，配置于所述基板，连接在所述第2电压控制电路与所述第2栅极端子之间。
<6>
根据<1>～<5>中任一项记载的开关电路，其中，
所述开关电路还具备：
第1输入逻辑电路，配置于所述基板，连接于所述第1电压控制电路；和
第2输入逻辑电路，与所述第1输入逻辑电路分离地配置于所述基板，连接于所述第2电压控制电路。
<7>
根据<1>～<6>中任一项记载的开关电路，其中，
所述开关电路还具备：
低噪声放大器，配置于所述基板；
第3开关，配置于所述基板，包含第3源极端子、第3栅极端子以及第3漏极端子，所述第3源极端子与所述第1输入输出端子连接，所述第3漏极端子与所述低噪声放大器的输出端连接；
第3电压控制电路，配置于所述基板，连接于所述第3栅极端子；
第4开关，配置于所述基板，包含第4源极端子、第4栅极端子以及第4漏极端子，所述第4源极端子与所述低噪声放大器的输入端连接，所述第4漏极端子与所述第2输入输出端子连接；和
第4电压控制电路，与所述第3电压控制电路分离地配置于所述基板，连接于所述第4栅极端子。
<8>
根据<7>记载的开关电路，其中，
所述第3电压控制电路与所述第3开关之间的距离比所述第3电压控制电路与所述第4开关之间的距离短。
<9>
根据<7>或<8>记载的开关电路，其中，
所述第4电压控制电路与所述第4开关之间的距离比所述第4电压控制电路与所述第3开关之间的距离短。
<10>
根据<7>～<9>中任一项记载的开关电路，其中，
所述第3电压控制电路构成为对所述第3栅极端子施加第3栅极电压，
所述第4电压控制电路构成为与所述第3栅极电压同步地对所述第4栅极端子施加与所述第3栅极电压相同电平的第4栅极电压。
<11>
根据<7>～<10>中任一项记载的开关电路，其中，
所述开关电路还具备：
第3低通滤波器，连接在所述第3电压控制电路与所述第3栅极端子之间；和
第4低通滤波器，连接在所述第4电压控制电路与所述第4栅极端子之间。
<12>
一种开关电路，是SPnT型的开关电路，具备：
基板，包含公共端子、第1选择端子以及第2选择端子；
第1开关，配置于所述基板，包含第1源极端子、第1栅极端子以及第1漏极端子，所述第1漏极端子与所述公共端子连接，所述第1源极端子与所述第1选择端子连接；
第1电压控制电路，配置于所述基板，连接于所述第1栅极端子；
第2开关，配置于所述基板，包含第2源极端子、第2栅极端子以及第2漏极端子，所述第2漏极端子与所述公共端子连接，所述第2源极端子与所述第2选择端子连接；和
第2电压控制电路，与所述第1电压控制电路分离地配置于所述基板，连接于所述第2栅极端子。
<13>
根据<12>记载的开关电路，其中，
所述第1电压控制电路与所述第1开关之间的距离比所述第1电压控制电路与所述第2开关之间的距离短。
<14>
根据<12>或<13>记载的开关电路，其中，
所述第2电压控制电路与所述第2开关之间的距离比所述第2电压控制电路与所述第1开关之间的距离短。
<15>
根据<12>～<14>中任一项记载的开关电路，其中，
所述第1电压控制电路构成为对所述第1栅极端子施加第1栅极电压，
所述第2电压控制电路构成为与所述第1栅极电压同步地对所述第2栅极端子施加与所述第1栅极电压相反电平的第2栅极电压。
<16>
根据<12>～<15>中任一项记载的开关电路，其中，
所述开关电路还具备：
第3开关，配置于所述基板，包含第3源极端子、第3栅极端子以及第3漏极端子，所述第3漏极端子连接于所述第1源极端子与所述第1选择端子之间的路径，所述第3源极端子连接于接地；和
第4开关，配置于所述基板，包含第4源极端子、第4栅极端子以及第4漏极端子，所述第4漏极端子连接于所述第2源极端子与所述第2选择端子之间的路径，所述第4源极端子连接于接地，
所述第1电压控制电路还与所述第3栅极端子连接，
所述第2电压控制电路还与所述第4栅极端子连接。
<17>
根据<16>记载的开关电路，其中，
所述第1电压控制电路与所述第3开关之间的距离比所述第1电压控制电路与所述第4开关之间的距离短。
<18>
根据<16>或<17>记载的开关电路，其中，
所述第2电压控制电路与所述第4开关之间的距离比所述第2电压控制电路与所述第3开关之间的距离短。
<19>
根据<16>～<18>中任一项记载的开关电路，其中，
所述第1电压控制电路构成为对所述第1栅极端子施加第1栅极电压，并且与所述第1栅极电压同步地对所述第3栅极端子施加与所述第1栅极电压相反电平的第3栅极电压，
所述第2电压控制电路构成为与所述第1栅极电压同步地对所述第2栅极端子施加与所述第1栅极电压相反电平的第2栅极电压，并且与所述第2栅极电压同步地对所述第4栅极端子施加与所述第2栅极电压相反电平的第4栅极电压。
产业上的可利用性
本发明作为配置于前端部的开关电路，能够广泛利用于便携式电话等通信设备。

Claims (19)

1.一种开关电路，具备：
基板，包含第1输入输出端子以及第2输入输出端子；
第1开关，配置于所述基板，包含第1源极端子、第1栅极端子以及第1漏极端子，所述第1源极端子与功率放大器的输入端连接，所述第1漏极端子与所述第1输入输出端子连接；
第1电压控制电路，配置于所述基板，连接于所述第1栅极端子；
第2开关，配置于所述基板，包含第2源极端子、第2栅极端子以及第2漏极端子，所述第2源极端子与所述第2输入输出端子连接，所述第2漏极端子与所述功率放大器的输出端连接；和
第2电压控制电路，与所述第1电压控制电路分离地配置于所述基板，连接于所述第2栅极端子。
2.根据权利要求1所述的开关电路，其中，
所述第1电压控制电路与所述第1开关之间的距离比所述第1电压控制电路与所述第2开关之间的距离短。
3.根据权利要求1或2所述的开关电路，其中，
所述第2电压控制电路与所述第2开关之间的距离比所述第2电压控制电路与所述第1开关之间的距离短。
4.根据权利要求1～3中任一项所述的开关电路，其中，
所述第1电压控制电路构成为对所述第1栅极端子施加第1栅极电压，
所述第2电压控制电路构成为与所述第1栅极电压同步地对所述第2栅极端子施加与所述第1栅极电压相同电平的第2栅极电压。
5.根据权利要求1～4中任一项所述的开关电路，其中，
所述开关电路还具备：
第1低通滤波器，配置于所述基板，连接在所述第1电压控制电路与所述第1栅极端子之间；和
第2低通滤波器，配置于所述基板，连接在所述第2电压控制电路与所述第2栅极端子之间。
6.根据权利要求1～5中任一项所述的开关电路，其中，
所述开关电路还具备：
第1输入逻辑电路，配置于所述基板，连接于所述第1电压控制电路；和
第2输入逻辑电路，与所述第1输入逻辑电路分离地配置于所述基板，连接于所述第2电压控制电路。
7.根据权利要求1～6中任一项所述的开关电路，其中，
所述开关电路还具备：
低噪声放大器，配置于所述基板；
第3开关，配置于所述基板，包含第3源极端子、第3栅极端子以及第3漏极端子，所述第3源极端子与所述第1输入输出端子连接，所述第3漏极端子与所述低噪声放大器的输出端连接；
第3电压控制电路，配置于所述基板，连接于所述第3栅极端子；
第4开关，配置于所述基板，包含第4源极端子、第4栅极端子以及第4漏极端子，所述第4源极端子与所述低噪声放大器的输入端连接，所述第4漏极端子与所述第2输入输出端子连接；和
第4电压控制电路，与所述第3电压控制电路分离地配置于所述基板，连接于所述第4栅极端子。
8.根据权利要求7所述的开关电路，其中，
所述第3电压控制电路与所述第3开关之间的距离比所述第3电压控制电路与所述第4开关之间的距离短。
9.根据权利要求7或8所述的开关电路，其中，
所述第4电压控制电路与所述第4开关之间的距离比所述第4电压控制电路与所述第3开关之间的距离短。
10.根据权利要求7～9中任一项所述的开关电路，其中，
所述第3电压控制电路构成为对所述第3栅极端子施加第3栅极电压，
所述第4电压控制电路构成为与所述第3栅极电压同步地对所述第4栅极端子施加与所述第3栅极电压相同电平的第4栅极电压。
11.根据权利要求7～10中任一项所述的开关电路，其中，
所述开关电路还具备：
第3低通滤波器，连接在所述第3电压控制电路与所述第3栅极端子之间；和
第4低通滤波器，连接在所述第4电压控制电路与所述第4栅极端子之间。
12.一种开关电路，是SPnT型的开关电路，具备：
基板，包含公共端子、第1选择端子以及第2选择端子；
第1开关，配置于所述基板，包含第1源极端子、第1栅极端子以及第1漏极端子，所述第1漏极端子与所述公共端子连接，所述第1源极端子与所述第1选择端子连接；
第1电压控制电路，配置于所述基板，连接于所述第1栅极端子；
第2开关，配置于所述基板，包含第2源极端子、第2栅极端子以及第2漏极端子，所述第2漏极端子与所述公共端子连接，所述第2源极端子与所述第2选择端子连接；和
第2电压控制电路，与所述第1电压控制电路分离地配置于所述基板，连接于所述第2栅极端子。
13.根据权利要求12所述的开关电路，其中，
所述第1电压控制电路与所述第1开关之间的距离比所述第1电压控制电路与所述第2开关之间的距离短。
14.根据权利要求12或13所述的开关电路，其中，
所述第2电压控制电路与所述第2开关之间的距离比所述第2电压控制电路与所述第1开关之间的距离短。
15.根据权利要求12～14中任一项所述的开关电路，其中，
所述第1电压控制电路构成为对所述第1栅极端子施加第1栅极电压，
所述第2电压控制电路构成为与所述第1栅极电压同步地对所述第2栅极端子施加与所述第1栅极电压相反电平的第2栅极电压。
16.根据权利要求12～15中任一项所述的开关电路，其中，
所述开关电路还具备：
第3开关，配置于所述基板，包含第3源极端子、第3栅极端子以及第3漏极端子，所述第3漏极端子连接于所述第1源极端子与所述第1选择端子之间的路径，所述第3源极端子连接于接地；和
第4开关，配置于所述基板，包含第4源极端子、第4栅极端子以及第4漏极端子，所述第4漏极端子连接于所述第2源极端子与所述第2选择端子之间的路径，所述第4源极端子连接于接地，
所述第1电压控制电路还与所述第3栅极端子连接，
所述第2电压控制电路还与所述第4栅极端子连接。
17.根据权利要求16所述的开关电路，其中，
所述第1电压控制电路与所述第3开关之间的距离比所述第1电压控制电路与所述第4开关之间的距离短。
18.根据权利要求16或17所述的开关电路，其中，
所述第2电压控制电路与所述第4开关之间的距离比所述第2电压控制电路与所述第3开关之间的距离短。
19.根据权利要求16～18中任一项所述的开关电路，其中，
所述第1电压控制电路构成为对所述第1栅极端子施加第1栅极电压，并且与所述第1栅极电压同步地对所述第3栅极端子施加与所述第1栅极电压相反电平的第3栅极电压，
所述第2电压控制电路构成为与所述第1栅极电压同步地对所述第2栅极端子施加与所述第1栅极电压相反电平的第2栅极电压，并且与所述第2栅极电压同步地对所述第4栅极端子施加与所述第2栅极电压相反电平的第4栅极电压。
CN202311111288.5A 2022-09-16 2023-08-30 开关电路 Pending CN117728812A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022148497A JP2024043354A (ja) 2022-09-16 2022-09-16 スイッチ回路
JP2022-148497 2022-09-16

Publications (1)

Publication Number Publication Date
CN117728812A true CN117728812A (zh) 2024-03-19

Family

ID=90209432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311111288.5A Pending CN117728812A (zh) 2022-09-16 2023-08-30 开关电路

Country Status (3)

Country Link
US (1) US20240097674A1 (zh)
JP (1) JP2024043354A (zh)
CN (1) CN117728812A (zh)

Also Published As

Publication number Publication date
US20240097674A1 (en) 2024-03-21
JP2024043354A (ja) 2024-03-29

Similar Documents

Publication Publication Date Title
JP2007129571A (ja) 高周波スイッチ回路及び半導体装置
CN113472331A (zh) 具有旁路拓扑的射频开关
JP2017038352A (ja) スイッチモジュール、フロントエンドモジュールおよびスイッチモジュールの駆動方法
US11742847B2 (en) RF switch with bypass topology
US20230006700A1 (en) High frequency circuit, diversity module, and communication apparatus
JP2021150908A (ja) 高周波回路及び通信装置
JP2021125837A (ja) 高周波回路、高周波モジュール及び通信装置
US20230353170A1 (en) Radio frequency circuit and communication device
US20230261677A1 (en) Radio frequency module and communication device
US20230155612A1 (en) Radio frequency module and communication device
CN117728812A (zh) 开关电路
CN117242702A (zh) 高频电路和通信装置
US20240039528A1 (en) Switch circuit and radio-frequency circuit
JP2021106336A (ja) 高周波モジュール及び通信装置
WO2023112651A1 (ja) 高周波モジュール及び信号増幅方法
WO2023120073A1 (ja) 高周波回路および通信装置
US20240178804A1 (en) Power amplifier circuit and power amplification method
US20230171079A1 (en) Radio frequency module and communication device
KR102538385B1 (ko) 고주파 모듈 및 통신 장치
US20240106470A1 (en) High frequency circuit and communication apparatus
US20240113668A1 (en) Amplifier circuit and radio frequency circuit
WO2023068079A1 (ja) 高周波回路および通信装置
WO2023037978A1 (ja) 高周波回路および通信装置
WO2023203859A1 (ja) 高周波回路および通信装置
JP2024031386A (ja) 高周波モジュールおよび通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination