CN117713549A - 一种降压转换器、电源芯片及电源设备 - Google Patents

Abstract

本申请公开了一种降压转换器、电源芯片及电源设备。该降压转换器包括：降压转换电路和突波抑制电路，该突波抑制器包括开关、突波抑制电容和突波侦测器，该开关的第一端耦接所述降压转换电路的输出端，该突波侦测器耦接于开关的第二端和降压转换电路之间，该突波抑制电容的第一端耦接于突波侦测器和开关的第二端之间，该突波抑制电容的第二端接地，其中，突波侦测器用于侦测降压转换电路的电压值，在所述电压值位于参考电压值范围之外时，闭合所述开关，以将突波抑制电容接入降压转换电路的输出端。通过上述方法，本申请能够实现对降压转换电路有效、可靠、成本低和架构简单的突波抑制，且不会对降压转换电路的回授机制的运作产生影响。

Description

一种降压转换器、电源芯片及电源设备

技术领域

本申请涉及电源电路领域，尤其涉及一种降压转换器、电源芯片及电源设备。

背景技术

在电子电路中，降压转换器是一种将较高的输入电压转换为较低的输出电压的电源电路架构或芯片架构，降压转换器在特定的输入电压和输出负载范围内能够提供稳定的输出电压，以满足系统的电源需求。然而，参阅图1和图2，图1是降压转换器的时序输出电压VOUT随输入电压值VIN改变的波形示意图，图2是降压转换器的时序输出电压VOUT随负载电流值ILOAD改变的波形示意图，当输入电压VIN或输出负载ILOAD发生瞬间变化时，可以看出输出电压会出现超出参考电压范围上限值VREF_H或低于参考电压范围下限值VREF_L的瞬态电压突波，导致电路性能的下降，从而可能引起相关数据的丢失或相关设备的损坏。

为了对突波进行抑制并提高降压转换器的输出电压的稳定性，现有方法一般采用提高电路的反应频宽的方式，如增加电路的开关频率或增加回授环路的增益以加快电路对突波的响应速度和抑制能力，然而，这些方式通常需要更大量的电流、更复杂的架构和更先进的制程，产生更多的成本。此外，现有方法还通过增大负载电容的方式来稳定输出电压，然而该方式会导致启动时间的延长，且还需要加大回授补偿的补偿电容，既耗费空间资源，也会对回授机制产生了影响，需要更多的成本。

发明内容

本申请主要提供一种降压转换器、电源芯片及电源设备，旨在解决现有的突波抑制方案浪费资源、架构复杂和成本高的技术问题。

为解决上述技术问题。本申请采用的技术方案是：提供一种降压转换器，该降压转换器，包括：降压转换电路；突波抑制电路，包括开关、突波抑制电容和突波侦测器，所述开关的第一端耦接所述降压转换电路的输出端，所述突波侦测器耦接于所述开关的第二端和所述降压转换电路之间，所述突波抑制电容的第一端耦接于所述突波侦测器和所述开关的第二端之间，所述突波抑制电容的第二端接地；其中，所述突波侦测器用于侦测所述降压转换电路的电压值，在所述电压值位于参考电压值范围之外时，闭合所述开关，以将所述突波抑制电容接入所述降压转换电路的输出端。

在一些实施例中，所述突波抑制电路还包括第一比较器，所述第一比较器的第一输入端耦接所述开关的第二端，所述突波抑制电容的第一端耦接于第一比较器的第一输入端和所述开关的第二端之间，所述第一比较器的第二输入端接入第一参考电压值，所述第一比较器的输出端耦接所述突波侦测器；其中，在所述电压值位于参考电压值范围之外，且所述突波侦测器接收到所述第一比较器输出的第一比较结果，则闭合所述开关；所述第一比较结果用于表征所述突波抑制电容允许接入所述降压转换电路的输出端。

在一些实施例中，所述突波侦测器包括第二比较器、第三比较器和逻辑门；所述第二比较器的第一输入端耦接所述降压转换电路的输出端，所述第二比较器的第二输入端接入所述参考电压值范围的上限值，所述第二比较器的输出端输出第一侦测结果；所述第三比较器的第一输入端接入所述参考电压值范围的下限值，所述第三比较器的第二输入端耦接所述降压转换电路的输出端，所述第三比较器的输出端输出第二比较结果；所述逻辑门的第一输入端耦接所述第一比较器的输出端，所述逻辑门的第二输入端耦接所述第三比较器的输出端，所述第一比较结果和所述第二比较结果通过所述逻辑门进行逻辑运算，以得到第二侦测结果；其中，所述第二比较器的输出端及所述逻辑门的输出端均耦接所述降压转换电路，所述降压转换电路基于所述第一侦测结果或所述第二侦测结果选择导通或断开所述开关。

在一些实施例中，所述逻辑门为逻辑与门，所述第一比较器的第一比较输入端和所述第三比较器的第一比较输入端均为同相输入端，所述第一比较器的第二比较输入端和所述第三比较器的第二比较输入端均为反相输入端；或所述逻辑门为逻辑或门，所述第一比较器的第一比较输入端和所述第三比较器的第一比较输入端均为反相输入端，所述第一比较器的第二比较输入端和所述第三比较器的第二比较输入端均为同相输入端。

在一些实施例中，所述开关在启用所述降压转换器时进行导通，并在所述突波抑制电容的电压值达到预设电压值后，所述开关进行断开。

在一些实施例中，所述开关按预设周期进行导通，并在所述突波抑制电容的电压值恢复到预设电压值后，所述开关进行断开。

在一些实施例中，所述降压转换电路包括驱动模块、电压转换支路、回授补偿支路和控制逻辑模块；所述电压转换支路包括第一开关管、第二开关管和输出电感，所述第一开关管的第一端作为电压输入端，所述第一开关管的第二端耦接所述第二开关管的第一端，所述输出电感的第一端耦接于所述第一开关管的第二端和所述第二开关管的第一端之间，所述输出电感的第二端作为所述降压转换电路的输出端；所述驱动模块耦接于所述第一开关管的第一控制端、所述第二开关管的第二控制端及所述控制逻辑模块之间；所述回授补偿支路耦接于所述输出电感的第二端及所述控制逻辑模块之间。

在一些实施例中，所述降压转换电路还包括电流侦测器和斜率补偿模块，所述回授补偿支路包括误差放大模块和第四比较器；所述电流侦测器的第一端耦接于所述第一开关管的第二端、所述第二开关管的第一端及所述输出电感之间，所述电流侦测器的第二端耦接所述斜率补偿模块的第一端，所述斜率补偿模块的第二端耦接所述第四比较器的第一输入端，所述第四比较器的第二输入端耦接所述误差放大模块的输出端，所述误差放大模块的第一端输入端接入第二参考电压值，所述误差放大模块的第二输入端与所述降压转换电路的输出端耦接，所述第四比较器的输出端耦接所述控制逻辑模块；其中，所述第四比较器基于所述误差放大模块的输出端的电压误差值和所述斜率补偿模块的第二端的电压值输出第三比较结果，所述控制逻辑模块和所述驱动模块基于所述第三比较结果控制所述第一开关管和所述第二开关管导通或断开。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种电源芯片，该电源设备包括如上述的降压转换器。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种电源设备，该电源设备包括如上述的降压转换器或如上述的电源芯片。

本申请的有益效果是：区别于现有技术的情况，本申请公开了一种降压转换器、电源芯片及电源设备。本申请通过降压转换电路和突波抑制电路的架构实现了一种降压转换器，该突波抑制电路架构简单、成本低和资源占用少，通过突波抑制电容即可实现电荷平均，从而对突波进行抑制，并通过结合开关、突波侦测器和降压转换电路实现了对降压转换电路有效、可靠的突波进行抑制，同时，本申请提供降压转换电路也具备良好的回授机制，将该回授机制与突波抑制电路的突波抑制功能相结合，能够更好地实现对突波的抑制。该架构下，通过开关的导通和断开也可以对突波抑制电容进行调整，以使得该突波抑制电容能够更好地进行突波抑制，有利于提高该降压转换器的性能。本申请还提供了相应的电源芯片和电源设备，能够实现本申请降压转换器的功能，从而能够有效解决相应的芯片或设备浪费资源、结构复杂和成本高的技术问题，实现对相应芯片或设备有效、可靠的突波抑制，有利于提高相应芯片或设备的使用寿命、性能发挥和可靠性。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：

图1是降压转换器的时序输出电压随输入电压值VIN改变的波形示意图；

图2是降压转换器的时序输出电压随负载电流值ILOAD改变的波形示意图；

图3是本申请提供的降压转换器一实施例的结构示意图；

图4是本申请提供的降压转换器另一实施例的结构示意图；

图5是图4所示的突波抑制电路一实施例的结构示意图；

图6是图4所示的突波抑制电路另一实施例的结构示意图；

图7是图3或图4所示的突波侦测器一实施例的结构示意图；

图8是本申请提供的电源芯片一实施例的结构示意图；

图9是本申请提供的电源设备一实施例的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例中的术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”等的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其他实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其他实施例相结合。

本申请提供一种降压转换器100，参阅图3，图3是该降压转换器100一实施例的结构示意图，后述图4至图7的器件或参数对应的编号或英文与该图3所描述的保持一致，后述图4至图7中的降压转换电路200可依照该图3所描述的降压转换电路200作为实施例。

参阅图4，图4是该降压转换器另一实施例的结构示意图，该降压转换器100包括降压转换电路200和突波抑制电路300。

参阅图5，图5是图4所描述的突波抑制电路300一实施例的结构示意图，该突波抑制电路300包括开关310、突波抑制电容320和突波侦测器330，该开关310的第一端耦接降压转换电路200的输出端210，该突波侦测器耦接于开关310的第二端和降压转换电路200之间，突波抑制电容330的第一端耦接于突波侦测器330和开关310的第二端之间，该突波抑制电容的第二端接地。

其中，突波侦测器330用于侦测降压转换电路200的输出端210输出的电压值VOUT，在该电压值VOUT位于参考电压值范围之外时，闭合开关310，以将突波抑制电容320接入降压转换电路200的输出端210。

参考电压值范围即预设的在稳定电压值上下的电压范围，通常选取为降压转换电路200的功能能够正常实现或性能保持相对稳定的工作电压范围，也可以根据实际的对电压稳定度和性能指标的需求进行预设调整，在电压值VOUT位于该参考电压值范围内时出现的突波或其他波动因素可以认为其消极影响较小，可以保持开关310断开，即不进行突波抑制。而当电压值VOUT位于参考电压值范围之外时，则说明该突波电压会对降压转换电路200产生较大的消极影响，需要及时使用该突波抑制电路300进行突波抑制。其中，开关可以为多种类型的开关中的一种，例如按钮开关、拨动开关、微动开关等机械开关，或是晶体管、金属氧化物半导体场效应管、继电器等电子开关，或是光电、热敏、声敏等基于传感原理的开关，只要能够根据接收到的指令或操控方式进行导通或断开即可，但在不同场景下可以适应性地进行选择，例如在用于芯片中时可以选用小型的电子开关器件，便于集成和节约芯片空间，在用于实验仿真时可以选用大型的机械开关，便于操控和调试，本申请对此不做具体限制。

通过该突波抑制电路300可以及时将突波抑制电容320接入降压转换电路200的输出端210，避免突波电压对降压转换电路200造成过大的消极影响，从而保持电路的稳定运行和输出电压值的稳定性，实现了对降压转换电路200有效、可靠的突波进行抑制。同时，该突波抑制电路300所使用的器件较为基础，因此架构简单、成本低，该突波抑制电路300也不需要耗费额外的电流，不需要增加降压转换电路200的元件体积或性能，资源占用少，且不会对降压转换器的回授机制产生影响。

该突波抑制电路300在开关310导通时，即将突波抑制电容320接入到降压转换电路200的输出端210，从而该突波抑制电容320可以和降压转换电路200的输出端210的负载电容CO进行电荷平均，即电容间共享电荷，进行分摊或补充，直到相应的输出电压VOUT达到一致的稳定状态，其中，图3实施例中突波抑制电容320的寄生电阻RESR_S和负载电容CO的寄生电阻RESR为元器件的固有属性，基于电容元件的选取各有不同，并非单独的元件，在该图例中可进行忽略。当突波为上突波时，即该电压值VOUT高于该参考电压值范围的上限值VREF_H时，该突波抑制电容320可以快速分摊负载电容CO多出来的电荷，进而抑制瞬间输出电压值VOUT的极值不再增加，当突波为下突波时，即该电压值VOUT低于该参考电压值范围的下限值VREF_L时，该突波抑制电容320可以快速补充负载电容CO缺少的电荷，进而抑制瞬间输出电压值VOUT的极值不再降低。其中，该负载电容CO为输出端210连接的负载的电容值，由本架构外的电路或装置决定，本申请对此不做具体限制，该突波抑制电容320的电容值通常设置得比该负载电容CO的电容值小，但需要保持一定的电容值，若太小则难以进行突波抑制，若太大则会在启动时影响原有的降压转换电路200的回路。

该降压转换器100通过引入突波抑制电路300，能够在电压值VOUT位于参考电压值范围之外时，及时将突波抑制电容320接入降压转换电路200的输出端210，从而避免突波电压对降压转换电路200造成过大的消极影响，保持电路的稳定运行和输出电压值的稳定性。同时，该突波抑制电路300所使用的器件较为基础，架构简单、成本低，实现了对降压转换电路200有效、可靠的突波进行抑制。

可选地，参阅图6，图6是图4所描述的突波抑制电路300另一实施例的结构示意图，该突波抑制电路还包括第一比较器340，该第一比较器340的第一输入端耦接开关310的第二端，该突波抑制电容320的第一端耦接于第一比较器340的第一输入端和开关310的第二端之间，该第一比较器340的第二输入端接入第一参考电压值VREF_S，该第一比较器340的输出端耦接突波侦测器330。

其中，在电压值VOUT位于参考电压值范围之外，且突波侦测器330接收到第一比较器340输出的第一比较结果VON，则闭合开关310，该第一比较结果VON用于表征突波抑制电容320允许接入降压转换电路200的输出端210。

在抑制下突波时，虽然图5所描述的突波抑制电路300能够有效地检测出突波信号并接通突波抑制电容320进行突波抑制，但在突波为下突波时，若突波抑制电容320所负载的电荷量不足，则无法及时补充负载电容CO，可能导致突波的极值更低，从而造成反效果。因此，在该实施例中，在图5所描述的突波抑制电路300的基础上，增加了第一比较器340，比较器是一种用于比较两个输入信号的大小并输出相应的结果的电子元件，当同相输入端的信号大于阈值信号时输出高电平控制信号，反之输出低电平控制信号。在本实施例中，开关第二端的电压对应的是突波抑制电容320电压值，第一比较器340通过比较该电压值和第一参考电压值VREF_S，从而可以确定该突波抑制电容320的电压值是否满足参考电压条件。该第一参考电压值是根据对应电容的耐压性能和可负载的电荷量所确定的，设置在参考电压下限VREF_L之上，并在参考电压上限VREF_H之下，通常设置在降压转换电路200的输出端210稳定输出时的电压值VOUT附近，能够较好地应对两种突波情况，及时地分摊和补充负载电容。

当突波抑制电容320的电压值大于第一参考电压值VREF_S时，则说明突波抑制电容320对下突波能起到相应的突波抑制作用。此时，第一比较器340的输出端会输出第一比较结果VON，该第一比较结果VON用于表征突波抑制电容320允许接入降压转换电路200的输出端210，从而进行相应的突波抑制。其中，第一比较结果VON可以为高电平或低电平，其取决于第一比较器340的输入端的设置，并影响着后续的突波侦测器330的电平设置，例如，设置第一比较结果VON为高电平，即该第一比较器340的同相输入端接入突波抑制电容320的电压值，反相输入端接入第一参考电压值VREF_S时，突波侦测器330根据该第一比较结果VON，在侦测出下突波时能够允许突波抑制电容320接入降压转换电路200的输出端，从而进行突波抑制。同时，在设置的高低电平不同时，可能伴随着需要对突波侦测器330的内部逻辑门的选取和设置的改变，以及对后续的降压转换电路200中的控制模块如图3实施例所示的控制逻辑模块250的控制逻辑的改变，需要具体情况进行具体的设置，通常可以根据选取的突波侦测模块330和降压转换电路200中相应的控制模块输入接口和输出接口进行该比较器同相和反相的调整，只要该第一比较结果VON能够有效表征允许接入突波抑制电容320，并后续根据该第一比较结果VON能够保证突波侦测器330检测出下突波输出对应的侦测结果并指示降压转换电路200中的控制模块能够控制开关310的导通即可，本申请对此不做具体限制。

通过该改进后的突波抑制电路300，通过增加第一比较器340，能够判断突波抑制电容320是否能够接入并起到相应的突波抑制效果，及时地分摊和补充负载电容CO的电荷量，从而有效地抑制下突波，避免因突波导致的输出电压值VOUT的极值过低，进一步保障了该降压转换器100的突波抑制效果，避免了突波抑制电路的反作用，有利于提高该降压转换器的架构的安全性和该突波抑制方式的有效性。

可选地，参阅图7，图7是图3或图4所示的突波侦测器330一实施例的结构示意图，该突波侦测器330包括第二比较器331、第三比较器332和逻辑门333。

该第二比较器331的第一输入端耦接降压转换电路200的输出端210，该第二比较器331的第二输入端接入参考电压值范围的上限值VREF_H，该第二比较器331的输出端输出第一侦测结果VOVER。

该第三比较器332的第一输入端接入参考电压值范围的下限值VREF_L，该第三比较器332的第二输入端耦接降压转换电路200的输出端210，该第三比较器331的输出端输出第二比较结果VUN。

该逻辑门333的第一输入端耦接第一比较器340的输出端，逻辑门的第二输入端耦接第三比较器332的输出端，第一比较结果VON和第二比较结果VUN通过逻辑门333进行逻辑运算，以得到第二侦测结果VUNDER。

其中，第二比较器331的输出端及逻辑门333的输出端均耦接降压转换电路200，该降压转换电路200基于该第一侦测结果（VOVER）或第二侦测结果VUNDER选择导通或断开开关310。

该实施例具体描述了突波侦测器330的电路架构，该电路架构通过第二比较器331将降压转换电路200的输出电压值VOUT与参考电压值范围的上限值VREF_H进行比较，从而可以侦测确定是否出现上突波电压，再通过输出第一侦测结果VOVER到降压转换电路200，即可在出现上突波时进行开关310的导通，实现突波抑制。该电路架构还通过第三比较器332将降压转换电路200的输出电压VOUT与参考电压值范围的下限值VREF_L进行比较，从而可以侦测确定是否出现下突波电压，再通过输出第二比较结果VUN并与第一比较结果VON进行逻辑运算从而可以得到第二侦测结果VUNDER，并将该第二侦测结果VUNDER输出到降压转换电路200，即可在出现下突波时进行开关310的导通。在没有上突波或者下突波时，该开关则可选择性地进行导通或者断开，导通时，可以对突波抑制电容320的电压值进行平衡以达到第一参考电压值之上，有利于在出现突波时能够进行及时的抑制，断开时，该电容也能够存储好电荷，并减少对降压转换电路200的影响，通常在无突波且突波抑制电容320的电压值满足条件时进行断开，节省电力并减少影响。其中，该逻辑门可以为逻辑与门或者逻辑或门，根据实际的电平设置进行选取。后续降压转换电路200根据该第一侦测结果VOVER或者第二侦测结果VUNDER即可判断是否需要控制开关310的导通或关闭以进行相应的突波抑制，具体的降压转换电路200是根据高电平还是低电平以及控制开关导通或关闭的条件可以根据电路的设计进行调整，本申请对此不做具体限制，只要能实现相应的功能即可。

可选地，该逻辑门333为逻辑与门，该第一比较器340的第一比较输入端和第三比较器332的第一比较输入端均为同相输入端，该第一比较器340的第二比较输入端和第三比较器332的第二比较输入端均为反相输入端；或逻辑门333为逻辑或门，第一比较器340的第一比较输入端和第三比较器332的第一比较输入端均为反相输入端，第一比较器340的第二比较输入端和第三比较器332的第二比较输入端均为同相输入端。

该逻辑门333可以为逻辑与门或者逻辑或门，当其为逻辑与门时，即输入端均为高电平时输出高电平，其他条件下输出低电平，当其为逻辑或门时，即输入端均为低电平时输出低电平，其他条件下输出高电平。在这两种情况下，需要对第一比较器340和第三比较器332进行适应性的调整，使得在第一比较器340的第一比较结果VON表征突波抑制电容320的电压值大于第一参考电压值且第三比较器332的第二比较结果VUN表征检测到下突波电压，在两个比较结果同为高电平时进行与运算，或同为低电平时进行或运算，以实现对应逻辑运算方法的唯一结果时即可。

通过该突波侦测器330，可以精确地检测出输入电压中是否存在突波，并在检测到突波且允许开关进行导通的条件下，通过降压转换电路200进行开关310的控制导通，从而达到及时抑制突波的目的。另外，在没有突波的情况下，该突波侦测器330可以智能地控制开关310的导通和断开，以节省电力并减少对降压转换电路200的影响。该突波侦测器的选择，有利于进一步提高突波抑制的有效性和可靠性，保障该降压转换器架构的稳定性和安全性。

可选地，开关310在启用降压转换器100时进行导通，并在突波抑制电容320的电压值达到预设电压值后，开关310进行断开。

突波抑制电容320在没有通电时，其两端没有电压和电流，即没有电荷，无法达到第一参考电压值，从而在出现下突波时无法很好地进行突波抑制，而若是先通电再断开，则载有电荷的突波抑制电容320相当于一个电源，若无外界干扰则可以维持住电荷，但因为外界难以避免的干扰，突波抑制电容320在放置较长时间后，电荷也会减少，从而不满足预设电压值的条件。因此，在启用降压转换器100时，需要先接通开关，使的突波抑制电容进行相应的充电，在达到预设电压值后开关断开，此时突波抑制电容无其他漏电路径，外界干扰因素小，能够维持住其中地电荷。从而在出现突波时能够很好地进行抑制。其中，预设电压值可以是前述的第一参考电压值VREF_S，也可以是略高于或略低于该数值的其他电压值。

可选地，开关310按预设周期进行导通，并在突波抑制电容320的电压值恢复到预设电压值后，开关310进行断开。

在进行突波抑制产生电荷平均动作之后，突波抑制电容320的电压会因为分摊或者补充电荷而偏离原输出电压VOUT，如果后续的突波方向相反则可能让偏离的电压回归到VOUT值附近，但若后续的突波方向相同，则突波抑制电容的电压值可能会偏离输出电压更多，后续进行突波方向相同的突波抑制时其抑制效果会减弱。因此，通过预设周期的导通，可以平衡突波抑制电容320的电压，从而保障后续突波抑制的效果。该预设周期可以根据电路性能和突波频率等进行设置，例如每30分钟、每两小时或每一天，在对电路性能影响小或突波频率较高时可以减少该预设周期的时长，对突波抑制电容320的电压进行平衡，有益于保障突波抑制的效果，提高系统的安全性和稳定性。

上述两种开关自动导通和断开方式的设置，能够在突波出现时，利用开关310的通断控制突波抑制电容320的电荷平衡，进行有效地抑制突波对输出电压的影响，提高安全性和稳定性。同时，通过预设周期的导通和断开，可以平衡突波抑制电容的电压，从而在后续出现突波时能够更好地进行抑制，该自动化的方式也使得本降压转换器100的架构的突波抑制具备更好的效率和效果。

可选地，参阅图3所述的降压转换电路，该降压转换电路200包括驱动模块220，电压转换支路230、回授补偿支路240和控制逻辑模块250。

该电压转换支路230包括第一开关管231、第二开关管232和输出电感233，该第一开关管231的第一端作为电压输入端，第一开关管231的第二端耦接第二开关管232的第一端，输出电感233的第一端耦接于第一开关管231的第二端和第二开关管232的第一端之间，输出电感233的第二端作为降压转换电路200的输出端210。该驱动模块220耦接于第一开关管231的第一控制端、第二开关管232的第二控制端及控制逻辑模块250之间。该回授补偿支路240耦接于输出电感233的第二端及控制逻辑模块250之间。

驱动模块220是能够根据控制逻辑模块250的控制信号，用来控制电压转换支路230的第一开关管231和第二开关管232的导通或断开的模块，逻辑控制模块250通过将反馈的结果和突波抑制的侦测结果进行逻辑运算可以通过输出开关控制电压VSW1对开关310的导通或断开进行控制，并与驱动模块耦接以指示驱动模块220对第一开关管231和第二开关管232的导通或断开的控制。

在相应的控制逻辑模块250和驱动模块220的控制下，降压转换电路200可以通过电压转换支路230实现对输入电压的降压转换，230中的第一开关管231和第二开关管232的选取和前述的开关310类似，可以为各种类型的开关元件中的一种，可以根据实际的电路结构和应用需求进行选取，只要能够结合输出电感233由驱动模块进行控制以实现相应的降压功能即可，在该图3实施例所述的降压转换器100中，驱动模块220通过控制开关管231和232的开关频率和占空比即可以调节电感的充放电时间和幅度，从而实现稳定的电压输出，实现降压转换，例如当确定输出端的电压偏小时，可以通过导通第一开关管进行储能，以提高电压值，当确定输出端的电压偏大时，断开第一开关管并导通第二开关管进行释能，以降低电压值，从而实现稳定的电压输出。

而回授补偿支路则是一种调节环路增益和相位的电路，该回授补偿支路用于调节输出电压VOUT和第二参考电压值VREF_E之间的误差，其中，该第二参考电压值VREF_E是电路能够进行稳定输出的电压值，通过将该误差反馈给逻辑控制模块对开关进行控制，可以调节稳定电压。通过该回授补偿支路240可以使得降压转换电路通过自调节去减少误差，以接近第二参考电压值VREF_E，并使其保持足够的相位裕度，提高降压转换器的稳定性和瞬态响应，同时，该回授机制在应对突波时也能产生一定的抑制作用，能够和突波抑制电路300的突波抑制协同运作，进一步提高突波抑制的有效性和可靠性。

通过该降压转换电路200，即可实现对输入电压的降压转换，提高了电源的稳定性和效率，通过控制开关管231和232以及输出电感233的充放电时间和幅度，也实现了稳定的电压输出，提高了电源的精度和稳定性。同时，通过回授补偿支路240调节输出电压和参考电压之间的误差，提高了电源的稳定性和瞬态响应能力，该回授补偿支路在应对突波时也能产生一定的抑制作用，提高了电源的抗干扰能力。

可选地，该降压转换电路200还包括电流侦测器260和斜率补偿模块270，该回授补偿支路240包括误差放大模块241和第四比较器242。

该电流侦测器260的第一端耦接于第一开关管231的第二端、第二开关管232的第一端及输出电感233之间，该电流侦测器260的第二端耦接斜率补偿模块270的第一端，该斜率补偿模块270的第二端耦接第四比较器242的第一输入端，该第四比较器242的第二输入端耦接误差放大模块241的输出端，该误差放大模块241的第一端输入端接入第二参考电压值（VREF_E），该误差放大模块241的第二输入端与该降压转换电路200的输出端耦接，该第四比较器242的输出端耦接控制逻辑模块250。

其中，第四比较器基于误差放大模块的输出端的电压误差值和斜率补偿模块的第二端的电压值输出第三比较结果VDUTY，该第三比较结果VDUTY用于表征该电压误差值偏大或偏小，控制逻辑模块和驱动模块基于该第三比较结果VDUTY控制第一开关管和第二开关管导通或断开。

电流侦测器260是一种用来检测峰值电流的装置，能够获取第一开关管231的第二端、第二开关管232的第一端及输出电感233之间的电流，并将其转换为对应的电压信号，可以通过检测电感电流的峰值来调节该电压信号，而由于该电流侦测器检测到的电流与电感电流成正比，因此该电流侦测器可以看作是对输出电感233的电流的检测，然而，输出电感233的电感电流的斜率受其输入电压和输出电压的影响，当输入电压增加或输出电压减小时，电感电流的斜率会增加，导致占空比减小，从而影响输出电压的稳定性。因此，为了消除这种影响，可以通过斜率补偿模块270在该电流侦测器输出的电压信号上叠加一定斜率的斜坡补偿信号，使得检测到的电压信号的斜率与输入输出电压无关，只取决于输出电流，即可以直接地表征输出电感的性能。

误差放大模块241包括误差放大器及对应的补偿电阻和补偿电容等。该误差放大模块通过对降压转换电路200的输出端210的输出电压VOUT和第二参考电压VREF_E之间的进行比对，输出与降压转换电路200的输出端210的电压值VOUT呈反比例关系的电压信号，后续作为斜率补偿之后的电压信号的基准电压进行对比，实现的是对基准电压进行确定的一个过程。在斜率补偿之后的电压信号需要和误差放大后的电压信号通过第四比较器242进行比较，当该斜率补偿模块的第二端输出的电压大于误差放大模块输出的电压时，说明降压转换器的输出电压误差放大器的输出电压增加，使得开关元件的导通时间延长，从而增加输出电压，需要进行释能，即通过导通第二开关管232并关闭第一开关管231从而后续可以降低输出电压VOUT，反之，则说明降压转换器的输出电压误差放大器的输出电压增加，使得开关元件的导通时间减少，从而降低了输出电压，需要进行储能，即通过导通第一开关管232从而后续可以提高输出电压VOUT，相应的指示信息可通过该第四比较器242的输出端输出的第三比较结果VDUTY指示控制逻辑模块250产生的对驱动模块220的控制指令实现。

通过该电流侦测器260和斜率补偿模块270的引入，能够提高该回授补偿支路对输出电压和基准电压之间关系判定的准确性和及时性，从而能够及时通过回授补偿机制对突波进行抑制。该回授补偿机制和前述的突波抑制电路300的突波抑制功能互不产生干扰，且均具备较好的灵敏性和时效性，能够共同作用于突波，并及时根据输出电压VOUT进行调整，有利于使输出电压VOUT快速恢复到稳定状态，通过该实施例方式，能够在保障回授机制正常运作进行突波抑制的情况下，实现对降压转换电路200有效、可靠、成本低和架构简单的突波抑制。

此外，可选地，该降压转换电路200还包括零电流侦测器280和睡眠模式侦测器290，该零电流侦测器280和该睡眠模式侦测器290分别与该控制逻辑模块250进行耦接。

零电流侦测器280用于检测电感器电流是否为零，并在电感器电流为零时向控制逻辑模块250发送信号。这种检测有助于确保降压转换电路在关闭或低功耗模式下能够安全地工作，避免电流反向流动或产生不必要的热量。睡眠模式侦测器290则负责检测电路是否处于睡眠模式。当电路进入睡眠模式时，一些功能可能会被关闭或降低性能，以进一步降低功耗。睡眠模式侦测器290会向控制逻辑模块250发送信号，指示电路当前的状态，以便控制逻辑模块可以根据需要调整工作模式或响应相应的操作。通过结合零电流侦测器280和睡眠模式侦测器290，降压转换电路200能够更好地管理电源，有利于在负载较轻的情况下节省能源的同时，确保器件的工作效率和安全性。

可选地，该突波抑制电路300与该回授补偿支路240之间协同运作以对突波进行抑制。

在降压转换电路200的输出端210的电压值 VOUT 发生往上或往下突波时，误差放大模块241的输出电压VEA 的电压也会跟着波动，即当VOUT 往上突波时 VEA 电压往下、当VOUT 往下突波 时VEA电压往上。如果没有突波抑制电路200，在VOUT往上突波发生时,VEA电压往下，如果往下太多有可能错误触发睡眠模式，让回授机制需要更长的时间恢复。有了突波侦测模块，其在突波发生时送出的第一侦测结果VOVER或第二侦测结果VUNDER时会反应出突波发生，逻辑控制模块就可以控制驱动模块依照原本的模式运行，不因为第三比较结果VDUTY而改变，同时让开关320导通以启动突波抑制功能。待突波结束，VOUT 电压回复到一定程度，关闭开关 320，再交回给回授补偿支路240控制，此时 VOUT 恢复为原来电压的时间也比较快，从而能够进一步提高突波抑制的效率和鲁棒性，具备更好的突波抑制效果。

参阅图8，图8是本申请提供的电源芯片的一实施例的结构示意图。

该电源芯片400包括如图3至图7所描述的降压转换器100。该电源芯片可以是单独的集成电路芯片，也可以是与其它电路集成在一起的集成电路芯片，还可以是将该降压转换器按功能分别用于降压转换和抑制突波的两个或多个可以进行连接通信的芯片，除此之外，其工艺制程、功能元件的选择、应用场景、输入输出方式等都可以根据实际的需要进行调整，本申请对此不做具体限制，只要芯片具备本方案的降压转换器相应的架构即在本申请的保护范围内。

参阅图9，图9是本申请提供的电源设备的一实施例的结构示意图。

该电源设备500包括如图8所描述的电源芯片400，该电源设备可以是电池、充电器、逆变器、稳压器和变压器等各种电源设备，只要能够接插相应的电源芯片即可。除此之外，该电源设备也可以是直接包括如图3至图7所描述的降压转换器100的一类电源，即能够集成和外接相应的电路，则可以不提供接插相应电源芯片的接口。

区别于现有技术的情况，本申请公开了一种降压转换器、电源芯片及电源设备。通过降压转换电路和突波抑制电路的架构实现了一种降压转换器，该突波抑制电路架构简单、成本低和资源占用少，通过突波抑制电容即可实现电荷平均，从而对突波进行抑制，并通过结合开关、突波侦测器和降压转换电路实现了对降压转换电路有效、可靠的突波进行抑制，同时，本申请提供降压转换电路也具备良好的回授机制，将该回授机制与突波抑制电路的突波抑制功能相结合，能够更好地实现对突波的抑制。该架构下，通过开关的导通和断开也可以对突波抑制电容进行调整，以使得该突波抑制电容能够更好地进行突波抑制，有利于提高该降压转换器的性能。本申请还提供了相应的电源芯片和电源设备，能够实现本申请降压转换器的功能，从而能够有效解决相应的芯片或设备浪费资源、结构复杂和成本高的技术问题，实现对相应芯片或设备有效、可靠的突波抑制，有利于提高相应芯片或设备的使用寿命、性能发挥和可靠性。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于存储介质实施例及电子装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本申请可用于众多通用或专用的计算系统环境或配置中。例如：个人计算机、服务器计算机、手持设备或便携式设备、平板型设备、多处理器系统、基于微处理器的系统、置顶盒、可编程的消费电子设备、网络PC、小型计算机、大型计算机、包括以上任何系统或设备的分布式计算环境等等。

在本申请所提供的几个实施方式中，应该理解到，所揭露的降压转换器、电源芯片及电源设备可以通过其它的方式实现。例如，以上所描述的设备实施方式仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。

另外，在本申请各个实施方式中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种降压转换器，其特征在于，包括：

降压转换电路；

突波抑制电路，包括开关、突波抑制电容和突波侦测器，所述开关的第一端耦接所述降压转换电路的输出端，所述突波侦测器耦接于所述开关的第二端和所述降压转换电路之间，所述突波抑制电容的第一端耦接于所述突波侦测器和所述开关的第二端之间，所述突波抑制电容的第二端接地；

其中，所述突波侦测器用于侦测所述降压转换电路的输出端输出的电压值，在所述电压值位于参考电压值范围之外时，闭合所述开关，以将所述突波抑制电容接入所述降压转换电路的输出端。

2.根据权利要求1所述的降压转换器，其特征在于，所述突波抑制电路还包括第一比较器，所述第一比较器的第一输入端耦接所述开关的第二端，所述突波抑制电容的第一端耦接于所述第一比较器的第一输入端和所述开关的第二端之间，所述第一比较器的第二输入端接入第一参考电压值，所述第一比较器的输出端耦接所述突波侦测器；

其中，在所述电压值位于参考电压值范围之外，且所述突波侦测器接收到所述第一比较器输出的第一比较结果，则闭合所述开关；所述第一比较结果用于表征所述突波抑制电容允许接入所述降压转换电路的输出端。

3.根据权利要求2所述的降压转换器，其特征在于，所述突波侦测器包括第二比较器、第三比较器和逻辑门；

所述第二比较器的第一输入端耦接所述降压转换电路的输出端，所述第二比较器的第二输入端接入所述参考电压值范围的上限值，所述第二比较器的输出端输出第一侦测结果；

所述第三比较器的第一输入端接入所述参考电压值范围的下限值，所述第三比较器的第二输入端耦接所述降压转换电路的输出端，所述第三比较器的输出端输出第二比较结果；

所述逻辑门的第一输入端耦接所述第一比较器的输出端，所述逻辑门的第二输入端耦接所述第三比较器的输出端，所述第一比较结果和所述第二比较结果通过所述逻辑门进行逻辑运算，以得到第二侦测结果；

其中，所述第二比较器的输出端及所述逻辑门的输出端均耦接所述降压转换电路，所述降压转换电路基于所述第一侦测结果或所述第二侦测结果选择导通或断开所述开关。

4.根据权利要求3所述的降压转换器，其特征在于，所述逻辑门为逻辑与门，所述第一比较器的第一比较输入端和所述第三比较器的第一比较输入端均为同相输入端，所述第一比较器的第二比较输入端和所述第三比较器的第二比较输入端均为反相输入端；或

所述逻辑门为逻辑或门，所述第一比较器的第一比较输入端和所述第三比较器的第一比较输入端均为反相输入端，所述第一比较器的第二比较输入端和所述第三比较器的第二比较输入端均为同相输入端。

5.根据权利要求1所述的降压转换器，其特征在于，所述开关在启用所述降压转换器时进行导通，并在所述突波抑制电容的电压值达到预设电压值后，所述开关进行断开。

6.根据权利要求1所述的降压转换器，其特征在于，所述开关按预设周期进行导通，并在所述突波抑制电容的电压值恢复到预设电压值后，所述开关进行断开。

7.根据权利要求1所述的降压转换器，其特征在于，所述降压转换电路包括驱动模块、电压转换支路、回授补偿支路和控制逻辑模块；

所述电压转换支路包括第一开关管、第二开关管和输出电感，所述第一开关管的第一端作为电压输入端，所述第一开关管的第二端耦接所述第二开关管的第一端，所述输出电感的第一端耦接于所述第一开关管的第二端和所述第二开关管的第一端之间，所述输出电感的第二端作为所述降压转换电路的输出端；所述驱动模块耦接于所述第一开关管的第一控制端、所述第二开关管的第二控制端及所述控制逻辑模块之间；所述回授补偿支路耦接于所述输出电感的第二端及所述控制逻辑模块之间。

8.根据权利要求7所述的降压转换器，其特征在于，所述降压转换电路还包括电流侦测器和斜率补偿模块，所述回授补偿支路包括误差放大模块和第四比较器；

所述电流侦测器的第一端耦接于所述第一开关管的第二端、所述第二开关管的第一端及所述输出电感之间，所述电流侦测器的第二端耦接所述斜率补偿模块的第一端，所述斜率补偿模块的第二端耦接所述第四比较器的第一输入端，所述第四比较器的第二输入端耦接所述误差放大模块的输出端，所述误差放大模块的第一端输入端接入第二参考电压值，所述误差放大模块的第二输入端与所述降压转换电路的输出端耦接，所述第四比较器的输出端耦接所述控制逻辑模块；

其中，所述第四比较器基于所述误差放大模块的输出端的电压误差值和所述斜率补偿模块的第二端的电压值输出第三比较结果，所述控制逻辑模块和所述驱动模块基于所述第三比较结果控制所述第一开关管和所述第二开关管导通或断开。

9.一种电源芯片，其特征在于，包括如权利要求1-8任一项所述的降压转换器。

10.一种电源设备，其特征在于，包括权利要求1-8任一项所述的降压转换器或如权利要求9所述的电源芯片。