CN117651993A - 用于延长显示器的空闲持续时间以改善功率消耗的技术 - Google Patents

用于延长显示器的空闲持续时间以改善功率消耗的技术 Download PDF

Info

Publication number
CN117651993A
CN117651993A CN202280050660.3A CN202280050660A CN117651993A CN 117651993 A CN117651993 A CN 117651993A CN 202280050660 A CN202280050660 A CN 202280050660A CN 117651993 A CN117651993 A CN 117651993A
Authority
CN
China
Prior art keywords
display
buffer
data
memory
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280050660.3A
Other languages
English (en)
Inventor
亚历山大·J·布拉诺维尔
克里斯多夫·T·韦弗
本杰明·特西恩
因德拉尼·保罗
米希尔·沙雷斯巴伊·多科特
托马斯·J·吉布尼
约翰·P·佩特里
丹尼斯·阿尤
奥斯温·哈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Advanced Micro Devices Inc
Original Assignee
ATI Technologies ULC
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI Technologies ULC, Advanced Micro Devices Inc filed Critical ATI Technologies ULC
Publication of CN117651993A publication Critical patent/CN117651993A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3265Power saving in display device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209Monitoring remote activity, e.g. over telephone lines or network connections
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3275Power saving in memory, e.g. RAM, cache
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363Graphics controllers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • G09G2360/127Updating a frame memory using a transfer of data from a source area to a destination area
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Graphics (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)

Abstract

所公开的技术包括:将与第一显示管相关联的第一缓冲器中的数据发射到与该第一显示管相关联的第一显示器;将与第二显示管相关联的第二缓冲器中的数据发射到该第一显示器;请求唤醒存储器;以及从该存储器重新填充该第一缓冲器和该第二缓冲器中的一者或两者。

Description

用于延长显示器的空闲持续时间以改善功率消耗的技术
相关申请的交叉引用
本申请要求2021年7月30日提交的美国非临时专利申请17/390,479号的权益,该非临时专利申请的内容据此以引用方式并入本文。
背景技术
计算硬件消耗大量的功率。依靠电池来供应该功率的移动设备在增加的操作持续时间方面受益于功率减少。因此,功率消耗问题是计算硬件的永恒改进领域。
附图说明
可以从以下描述中获得更详细的理解,通过示例结合附图给出,其中:
图1是可实现本公开的一个或多个特征的示例设备的框图;
图2示出了作为图1的设备的示例性具体实施的设备;
图3是显示控制器的框图,示出了附加细节;
图4是示出根据示例的在扩展缓冲器模式下操作的显示控制器206的框图;以及
图5是根据示例的用于操作显示控制器的方法的流程图。
具体实施方式
所公开的技术包括:将与第一显示管相关联的第一缓冲器中的数据发射到与该第一显示管相关联的第一显示器;将与第二显示管相关联的第二缓冲器中的数据发射到该第一显示器;请求唤醒在该第一显示管和该第二显示管外部的外部存储器;以及从该外部存储器重新填充该第一缓冲器和该第二缓冲器中的一者或两者。
图1是可实现本公开的一个或多个特征的示例设备100的框图。设备100可包括例如计算机、游戏设备、手持设备、机顶盒、电视、移动电话、服务器、平板计算机、或其他类型的计算设备。设备100包括处理器102、存储器104、存储装置106、一个或多个输入设备108以及一个或多个输出设备110。设备100还可任选地包括输入驱动器112和输出驱动器114。应当理解,设备100可包括图1中未示出的另外部件。
在各种另选方案中,处理器102包括中央处理单元(CPU)、图形处理单元(GPU)、位于同一管芯上的CPU和GPU、或一个或多个处理器核心,其中每个处理器核心可为CPU或GPU。在各种另选方案中,存储器104位于与处理器102相同的管芯上,或与处理器102分开定位。存储器104包括易失性或非易失性存储器,例如随机存取存储器(RAM)、动态RAM或高速缓存。
存储装置106包括固定或可移动存储装置,例如硬盘驱动器、固态驱动器、光盘或闪存驱动器。输入设备108包括但不限于键盘、小键盘、触摸屏、触控板、检测器、麦克风、加速度计、陀螺仪、生物扫描仪或网络连接(例如,用于发射和/或接收无线IEEE 802信号的无线局域网卡)。输出设备110包括但不限于显示器、扬声器、打印机、触觉反馈设备、一个或多个灯、天线或网络连接(例如,用于发射和/或接收无线IEEE 802信号的无线局域网卡)。
输入驱动器112与处理器102和输入设备108通信,并且允许处理器102从输入设备108接收输入。输出驱动器114与处理器102和输出设备110通信,并且允许处理器102向输出设备110发送输出。应注意,输入驱动器112和输出驱动器114是任选的部件,并且如果输入驱动器112和输出驱动器114不存在,则设备100将以相同方式操作。
图2示出了作为图1的设备100的示例性具体实施的设备200。设备200包括存储器202(该存储器在一些实施方案中是图1的存储器104)、数据织构204、显示控制器206和功率状态控制器208。设备200还包括附加逻辑212,诸如一个或多个执行管线、高速缓冲存储器、输入/输出系统或其他部件。
存储器202包括一个或多个存储器设备,诸如主存储器(例如,存储器104)或其他存储器。数据织构204是在设备200的各种元件之间诸如在存储器202和显示控制器206之间传输数据的一组电路。显示控制器206提取显示数据诸如像素颜色值,并且将该数据提供到显示器210。显示器210显示由显示控制器206提供的像素颜色值,从而控制显示电路根据颜色值发出指定颜色。为了显示图像,显示器210显示一系列帧。显示控制器206为要显示的各个帧提供足够的像素数据。在一些操作模式下,显示控制器206将每个帧的所有像素的像素信息提供到显示器210,并且显示器210显示对应像素。在其他操作模式下,显示器210能够执行自刷新功能,其中显示器210重复帧的内容一次或多次,从而减少从显示控制器206到显示器210的数据传输的需要。
功率状态控制器208能够控制设备200的一个或多个部分的功率状态。设备200的不同部分能够被单独地设置到不同的功率状态。功率状态包括设备200的一部分被通电或断电的程度的定义。在一些示例中,设备200的一部分根据设备200处于哪种功率状态而具有不同的能力。在示例中,显示控制器206能够被置于第一功率状态中,在该第一功率状态中显示控制器206能够将像素数据发射到显示器210,并且显示控制器206还能够被置于第二功率状态中,在该第二功率状态中显示控制器206不能够将像素数据发射到显示器210。不同功率状态中的不同能力以能力换取功率消耗。具体地,通过关掉设备200的一部分的一个或多个部件,禁用与该部件相关联的能力,但该部件原本通常使用的功率未被消耗。
数据织构204和存储器202也能够被通电至加电状态或下电状态。在加电状态中,存储器202能够对读取或写入操作作出响应,响应于读取请求而将存储在其中的数据发射到请求方和/或响应于写入请求而将数据存储到存储器中。在下电状态中,存储器202不能够对此类请求作出响应。在加电状态中,数据织构204能够在数据织构204的端点(诸如存储器202和显示控制器206)之间发射数据。在下电状态中,数据织构204不能够发射此类数据。设备200的不同部分可独立地切换到不同功率状态中意味着任何这种部分能够处于特定功率状态(例如,加电),而另一个这种部分能够处于不同功率状态(例如,下电)。因此,例如,功率状态控制器208可在数据织构204和/或存储器202下电的同时上电。显示控制器206还可上电或下电,而不管数据织构204和/或存储器202是上电还是下电。
功率状态控制器控制设备200的不同部分的功率状态。一般来讲,功率状态控制器208根据来自多种位置诸如设备200内的硬件单元或在处理器诸如操作系统或驱动器上执行的软件模块的输入来控制这些功率状态。在一些示例中,在设备200充分空闲的情况下(例如,最近没有接收到用户输入,并且中央处理单元下电),功率状态控制器208将设备200置于在本文称为“显示断续(display stutter)”功率模式的功率模式下。在显示断续功率模式下,显示控制器206、存储器202和数据织构204被置于低功率状态中。附加逻辑212的一个或多个部分任选地也被置于低功率状态中。功率状态控制器208在需要显示控制器206、存储器202和数据织构204的情形中对这些部件上电,如本文中进一步详细描述。
现在描述用于显示断续功率模式的操作的示例性序列。该序列开始于其中显示控制器206上电并且数据织构204和存储器202下电的状态。显示控制器206包括存储用于发射到显示器210的像素数据的缓冲器214。显示控制器206继续将该数据发射到显示器210,直到缓冲器214中的数据量低于阈值为止。在一些示例中,阈值是考虑对存储器202和数据织构204上电以重新填充缓冲器214时的等待时间的数据量。一旦缓冲器214中的数据量低于阈值,显示控制器206就请求对数据织构204和存储器202上电(例如,经由功率状态控制器208)。作为响应,数据织构204和存储器202加电。显示控制器206从存储器202提取像素数据并且将该像素数据放置到缓冲器214中。在缓冲器214中的像素数据量高于阈值之后(例如,当缓冲器214是满的或处于某一其他高值时),显示控制器206向功率状态控制器208通知不再需要对存储器202和数据织构204上电,并且功率状态控制器208作为响应而将那些元件下电。显示控制器206继续将像素数据发射到显示器210,使得显示器210可继续显示帧。总之,断续模式是这样一种模式,其中显示控制器206将显示数据发射到显示器210,在必要时对数据织构204和存储器202加电并且在不需要时将该数据织构和该存储器下电。
在一些示例中,“断续频率”—数据织构204和存储器202上电和下电的速率—相对于显示刷新速率(帧被显示在显示器210上的频率)是快的。在示例中,缓冲器214能够存储几条显示线,并且因此必须每帧重新填充若干次。
图3是显示控制器206的框图,示出了附加细节。显示控制器206包括多个显示管302。每个显示管302包括但不限于屏幕数据传输逻辑304和缓冲器306。屏幕数据传输逻辑304将数据从缓冲器306传输到相关联显示器210。缓冲器306存储供屏幕数据传输逻辑304发射到显示器210的像素数据。在一些示例中,每个显示管302能够在如本文别处所述的“断续模式”下操作,在该模式下设备200的大部分下电并且在该模式下显示管302根据需要唤醒数据织构204和存储器202以补充缓冲器306。
每个显示管302被配置为在不同的显示器210连接到设备200时将像素数据发射到这种显示器210。在一个示例中,操作系统被设置成将桌面分布在四个显示器210上。每个显示管302为桌面的适合于该显示器210的部分提供像素数据。在该操作模式下,显示管302同时操作,每个显示管在适当的显示周期期间将数据发射到相关联显示器210。
图4是示出根据示例的在扩展缓冲器模式下操作的显示控制器206的框图。在扩展缓冲器模式下,一个或多个显示管302不向显示器210提供像素数据。在各种示例中,对于此类显示管302不存在显示器210,或者显示器210存在但通过软件或通过硬件被禁用。
因为一个或多个显示管302不活动,所以与那些显示管302相关联的屏幕数据传输逻辑304不发射用于发射到与那些显示管302相关联的显示器210的像素数据。因此,那些显示管302的缓冲器306可供正在活动地向显示器210发射数据的显示管302使用。为此,在一个或多个显示管302不活动的操作模式下,活动的显示管302使用来自多于一个显示管302的缓冲器306来服务显示器210。
更具体地,在该操作模式下,活动的显示管经由数据织构204将数据从存储器202提取到与该显示管302相关联的缓冲器306中,并且还提取到与不活动的不同的显示管302相关联的至少一个缓冲器306中(不将像素数据发射到与该不同的显示管302相关联的显示器210)。活动的显示管302将数据从与该显示管302相关联的缓冲器306和与不活动的显示管302相关联的缓冲器发射到显示器210。响应于缓冲器306中的数据量低于阈值,活动的显示管302从存储器202和数据织构204提取附加像素数据,并将该像素数据存储在缓冲器306中。
在一些情形中,诸如在设备200的大部分下电并且一个或多个显示管302不活动的情况下,与其中一个显示管302使用多个缓冲器306的技术一起使用断续技术。在这种场景中,活动的显示管302以如下方式操作。在存储器202和数据织构204下电的时间段期间,显示管302将数据从与该显示管302相关联的缓冲器306和与不活动的显示管302相关联的缓冲器306发射到显示器210。响应于活动的显示管302检测到这些缓冲器306中的数据量小于阈值,活动的显示管302开始操作序列以从存储器202提取附加数据。
在一些示例中,检测这些缓冲器306中的数据量小于阈值包括确定缓冲器306中的至少一个缓冲器中的数据量小于阈值。换句话讲,在一些示例中,阈值是每缓冲器阈值。在其他示例中,检测这些缓冲器306中的数据量小于阈值包括确定活动的显示管302正用于向显示器210发射像素数据的所有缓冲器306中的数据总量小于阈值。换句话讲,在一些示例中,阈值是总阈值,而不是每缓冲器阈值。
从存储器202提取附加数据的操作序列包括活动的显示管302请求唤醒存储器202和数据织构204。在一些示例中,活动的显示管302请求功率状态控制器208对存储器202和数据织构204上电。响应于这些请求,存储器202和数据织构204加电,从其中存储器202和数据织构204不能够服务于来自活动的显示管302的读取请求的低功率状态改变到其中存储器202和数据织构204能够服务于来自活动的显示管302的读取请求的较高功率状态。
一旦唤醒存储器202和数据织构204,活动的显示管302就从存储器202读取附加数据,并且根据需要将该附加数据放置到缓冲器306中的一个或多个缓冲器中。当一个或多个缓冲器306被认为足够满时,活动的显示管302向功率状态控制器208通知存储器202和数据织构204不再需要为了活动的显示管302的目的而通电。作为响应,在存储器202和数据织构204不需要为了任何其他目的而上电的情况下,功率状态控制器208将这些元件下电。在需要存储器202和数据织构204用于除活动的显示管302之外的目的的情况下,功率状态控制器208不将那些元件下电。在上述活动期间,活动的显示管302继续从一个或多个缓冲器306读取像素数据并且将该数据发射到显示器210。
在一些示例中,在向一个或多个显示器210发射数据时,设备200在显示管302仅访问一个缓冲器306(即,与该显示管302相关联的缓冲器306)的模式和显示管302访问多个缓冲器306的模式之间切换。在一些此类示例中,设备200在其中每个显示管302耦接到不同显示器210并且正在活动地将像素数据发射到所耦接显示器的模式下操作。随后,显示器210中的一个或多个显示器由于例如变为断开连接或下电而停止需要来自显示管302的数据。响应于一个或多个显示器210不再需要数据,显示管302中的耦接到仍然需要像素数据的显示器210的一个显示管开始利用至少一个附加缓冲器306来向相关联显示器210发射数据。例如,响应于耦接到第一显示管302的第一显示器210下电或与设备200断开连接,向该第一显示器302提供像素数据的第一显示管210停止向该第一显示器210提供像素数据。仍然耦接到第二显示器210并向该第二显示器提供像素数据的第二显示管302除利用第二显示管302的缓冲器306之外,还利用第一显示管302的缓冲器306向第二显示器210提供像素数据。在一些示例中,在第一显示管302再次开始向第一显示器210提供像素数据之后,第二显示管302不再使用第二显示管302的缓冲器306来向第二显示器210提供数据。
在一些操作模式下,设备200不操作多于一个显示器210。在此类情形中,设备不在其中缓冲器306由一个显示管302使用的模式和其中缓冲器306由不同的显示管302使用的模式之间交替。然而,在此类情形中,显示控制器206包含用于多个显示管302的缓冲器206。尽管每个这种显示管302都能够向单独的显示器210发射数据,但只有一个这种显示管302是活动的。在此类情形中,该显示管302使用显示管中的每个显示管的缓冲器206来向显示器210发射像素数据。在一些操作模式下,多个显示器210耦接到设备200并且是活动的,并且因此一些显示管302活动地向那些显示器210提供数据。然而,不是每个显示管302都是活动的,因为活动的并且耦接到设备200的显示器210的数量小于设备200所支持的显示器210的数量。在此类情形中,活动的显示管302中的至少一个显示管使用不活动的显示管302的缓冲器306中的至少一个缓冲器。
设备200能够在本文别处所述的操作模式中的任何操作模式之间切换。例如,设备200能够在其中单个显示器210耦接到设备200并且一个显示管302使用所有缓冲器206来向单个显示器210发射数据的操作模式和其中多个显示器210耦接到设备200并且所有显示管302仅使用它们的缓冲器206而不使用其他缓冲器206来向所耦接的显示器210发射像素数据的操作模式之间切换。此外,设备200能够在其中不同数量的显示器210被耦接并且相关联的显示管302活动地向那些显示器210发射的各种模式之间切换。显示器热插拔事件可触发缓冲器306分配的改变。
允许显示管302使用其他显示管302的缓冲器306的一个益处是显示管302不需要像在使用较少缓冲器306的情况下那样频繁地唤醒存储器和数据织构204。通过减少这些元件上电的时间量并且还减少这些元件在上电和下电之间切换的次数,实现了总体功率降低。在图4中,显示管302(2)、显示管302(3)和显示管302(4)不向任何显示器210提供数据。显示管302(1)因此能够使用显示管302的所有缓冲器306来向显示器210发射数据。在本文所公开的技术与像素压缩技术组合的情况下,甚至进一步增加了可用于显示管302的数据量,从而进一步减少了唤醒存储器和数据织构204的时间量。
图5是根据示例的用于操作显示控制器的方法500的流程图。尽管参考图1至图4的系统进行了描述,但本领域的技术人员将理解,被配置为按任何技术上可行的顺序执行方法500的步骤的任何系统都落入本公开的范围内。在包括至少两个显示器的系统的上下文中描述方法500。
方法500在步骤502处开始,其中显示控制器206将第一缓冲器中的数据发射到耦接到显示控制器206的第一显示器。第一缓冲器是与作为显示控制器206的一部分的第一显示管302相关联的缓冲器306。第一显示管302是当显示器存在并且是活动的时通过耦接到第一显示管302的输出端将数据发射到这种显示器的显示管。该“输出端”是耦接到显示管302的端口,该端口可耦接到显示器。每个显示管302具有用于连接到相应显示器210的这种输出端。缓冲器306和第一显示管302之间的“关联”意味着,在显示控制器206正在驱动可由显示控制器206驱动的最大数量的显示器210的操作模式(“最大显示模式”)下,第一缓冲器是数据从其发射到与第一显示管302相关联的显示器的缓冲器。图4中的显示管302内的缓冲器306是与那些显示管302相关联的缓冲器306。
在步骤504处,显示控制器206将像素数据从与第二显示管302相关联的第二缓冲器306发射到第一显示器210。第二缓冲器306和第二显示管302用于当耦接到显示管302的显示器存在并被启用时向这种显示器发射数据,但在步骤504处,这种显示器不存在或没有被启用。因此,第一显示管302能够使用第二缓冲器306来向第一显示器210发射数据。
在步骤506处,显示控制器206请求唤醒外部存储器。在一些示例中,外部存储器是存储器202,该存储器是设备200的通用。在一些示例中,显示控制器206还请求唤醒数据织构204,该数据结构将存储器202通信耦接到显示控制器206。在一些示例中,不同的元件诸如功率状态控制器208或不同的元件发起存储器202的唤醒,而非显示控制器206的唤醒。
在步骤508处,显示控制器206从存储器202提取数据并且重新填充第一缓冲器306和第二缓冲器306中的一者或两者。用于重新填充这些缓冲器的数据是用于发射到显示器210的附加数据,诸如用于当前帧或用于后续帧的附加像素。在一些情形中,在该重新填充之后,显示控制器206或其它元件请求将存储器202和/或数据织构204返回到下电状态。在一些示例中,在设备200的不同元件不需要这些元件的情况下,功率状态控制器208将这些元件返回到下电状态。
应当理解,基于本文的公开内容,可能有许多变化。尽管上述特征和元素在特定组合中进行了描述,但每个特征或元素可以在没有其他特征和元素的情况下单独使用,或者在有或没有其他特征或元素的各种组合中使用。在一个示例中,尽管显示管302被示为具有类似的部件,但一个或多个显示管302可包括其他显示管302中未包括的部件。在一个示例中,一个或多个显示管包括能够从存储器填充其自己的缓冲器306和一个或多个其他显示管302的缓冲器306的部件。在另一个示例中,一个或多个显示管302包括能够请求唤醒外部存储器以便重新填充一个或多个缓冲器306的部件。在另一个示例中,用于所有显示管的缓冲器306是分配在显示管302之间的单个缓冲器。在这种示例中,缓冲器成比例地分配在活动的显示管302之间(其中活动的显示管是正在向显示器提供像素数据的显示管302)。
图中所示和/或本文所述的各种功能单元(包括但不限于处理器102、输入驱动器112、输入设备108、输出驱动器114、输出设备110、数据织构204、显示控制器206、功率状态控制器208、附加逻辑212、显示管302和屏幕数据传输逻辑304)可被实现为通用计算机、处理器或处理器核心,或者实现为存储在非暂态计算机可读介质或另一种介质中的可由通用计算机、处理器或处理器核心执行的程序、软件或固件。所提供的方法可以在通用计算机、处理器或处理器核心中实现。举例来说,合适的处理器包括通用处理器、专用处理器、常规处理器、数字信号处理器(DSP)、多个微处理器、与DSP核心相关联的一个或多个微处理器、控制器、微控制器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)电路,任何其他类型的集成电路(IC)和/或状态机。可以通过使用处理的硬件描述语言(HDL)指令和包括网表的其他中间数据(能够存储在计算机可读介质上的此类指令)的结果来配置制造过程而制造此类处理器。此类处理的结果可以是掩码,然后在半导体制造过程中使用这些掩码来制造实现本公开的特征的处理器。
本文提供的方法或流程图可以在并入非暂态计算机可读存储介质中的计算机程序、软件或固件中实现,以供通用计算机或处理器执行。非暂态计算机可读存储介质的示例包括只读存储器(ROM)、随机存取存储器(RAM)、寄存器、高速缓存存储器、半导体存储器设备、磁性介质(诸如内部硬盘和可移动磁盘)、磁光介质和光学介质(诸如CD-ROM磁盘)以及数字多功能磁盘(DVD)。

Claims (20)

1.一种方法,包括:
将与第一显示管相关联的第一缓冲器中的数据发射到与所述第一显示管相关联的第一显示器;
将与第二显示管相关联的第二缓冲器中的数据发射到所述第一显示器;
请求唤醒存储器;以及
从所述存储器重新填充所述第一缓冲器和所述第二缓冲器中的一者或两者。
2.根据权利要求1所述的方法,还包括:
在重新填充所述第一缓冲器和所述第二缓冲器中的所述一者或两者之后,请求将所述存储器下电。
3.根据权利要求1所述的方法,还包括:
除请求唤醒所述存储器之外,还唤醒数据织构。
4.根据权利要求3所述的方法,还包括:
在重新填充所述第一缓冲器和所述第二缓冲器中的所述一者或两者之后,请求将所述数据织构下电。
5.根据权利要求1所述的方法,其中请求唤醒所述存储器是响应于所述第一缓冲器或所述第二缓冲器中的一者或两者中的像素数据量低于阈值而进行的。
6.根据权利要求1所述的方法,还包括:将操作切换到双管操作模式,所述双管操作模式包括:
经由所述第一显示管将数据从所述第一缓冲器发射到所述第一显示器;以及
经由所述第二显示管将数据从所述第二缓冲器发射到第二显示器。
7.根据权利要求6所述的方法,还包括:
在所述双管操作模式下,在其中每个显示管将数据从相应缓冲器发射到相关联显示器的模式下操作。
8.根据权利要求6所述的方法,还包括:
响应于检测到所述第二显示器的连接或启用而进入所述双管操作模式。
9.根据权利要求8所述的方法,还包括:
进入其中所述第一显示管将数据从所述第一缓冲器和所述第二缓冲器发射到所述第一显示器的单显示模式。
10.一种显示系统,包括:
显示控制器;
所述显示控制器的第一显示管,所述第一显示管包括第一缓冲器;以及
所述显示控制器的第二显示管,所述第二显示管包括第二缓冲器,
其中所述显示控制器被配置为:
将所述第一缓冲器中的数据发射到与所述第一显示管相关联的第一显示器;
将所述第二缓冲器中的数据发射到所述第一显示器;
请求唤醒存储器;以及
从所述存储器重新填充所述第一缓冲器和所述第二缓冲器中的一者或两者。
11.根据权利要求10所述的显示系统,其中所述显示控制器还被配置为:
在重新填充所述第一缓冲器和所述第二缓冲器中的所述一者或两者之后,请求将所述存储器下电。
12.根据权利要求10所述的显示系统,其中所述显示控制器还被配置为:
除请求唤醒所述存储器之外,还唤醒数据织构。
13.根据权利要求12所述的显示系统,其中所述显示控制器还被配置为:
在重新填充所述第一缓冲器和所述第二缓冲器中的所述一者或两者之后,请求将所述数据织构下电。
14.根据权利要求10所述的显示系统,其中请求唤醒所述存储器是响应于所述第一缓冲器或所述第二缓冲器中的一者或两者中的像素数据量低于阈值而进行的。
15.根据权利要求10所述的显示系统,其中所述显示控制器还被配置为将操作切换到双管操作模式,所述双管道操作模式包括:
经由所述第一显示管将数据从所述第一缓冲器发射到所述第一显示器;以及
经由所述第二显示管将数据从所述第二缓冲器发射到第二显示器。
16.根据权利要求15所述的显示系统,其中所述显示控制器还被配置为:
在所述双管操作模式下,在其中每个显示管将数据从相应缓冲器发射到相关联显示器的模式下操作。
17.根据权利要求15所述的显示系统,其中所述显示控制器还被配置为:
响应于检测到所述第二显示器的连接或启用而进入所述双管操作模式。
18.根据权利要求17所述的显示系统,其中所述显示控制器还被配置为:
进入其中所述第一显示管将数据从所述第一缓冲器和所述第二缓冲器发射到所述第一显示器的单显示模式。
19.一种显示系统,包括:
第一显示器;
显示控制器;
所述显示控制器的第一显示管,所述第一显示管包括第一缓冲器;以及
所述显示控制器的第二显示管,所述第二显示管包括第二缓冲器,
其中所述显示控制器被配置为:
将所述第一缓冲器中的数据发射到与所述第一显示管相关联的所述第一显示器;
将所述第二缓冲器中的数据发射到所述第一显示器;
请求唤醒存储器;以及
从所述存储器重新填充所述第一缓冲器和所述第二缓冲器中的一者或两者。
20.根据权利要求19所述的显示系统,其中所述显示控制器还被配置为:
在重新填充所述第一缓冲器和所述第二缓冲器中的所述一者或两者之后,请求将所述存储器下电。
CN202280050660.3A 2021-07-30 2022-07-13 用于延长显示器的空闲持续时间以改善功率消耗的技术 Pending CN117651993A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/390,479 2021-07-30
US17/390,479 US11662798B2 (en) 2021-07-30 2021-07-30 Technique for extended idle duration for display to improve power consumption
PCT/US2022/037027 WO2023009320A1 (en) 2021-07-30 2022-07-13 Technique for extended idle duration for display to improve power consumption

Publications (1)

Publication Number Publication Date
CN117651993A true CN117651993A (zh) 2024-03-05

Family

ID=85038743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280050660.3A Pending CN117651993A (zh) 2021-07-30 2022-07-13 用于延长显示器的空闲持续时间以改善功率消耗的技术

Country Status (6)

Country Link
US (2) US11662798B2 (zh)
EP (1) EP4377948A1 (zh)
JP (1) JP2024528842A (zh)
KR (1) KR20240041996A (zh)
CN (1) CN117651993A (zh)
WO (1) WO2023009320A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11662798B2 (en) * 2021-07-30 2023-05-30 Advanced Micro Devices, Inc. Technique for extended idle duration for display to improve power consumption

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877741A (en) * 1995-06-07 1999-03-02 Seiko Epson Corporation System and method for implementing an overlay pathway
US5694141A (en) * 1995-06-07 1997-12-02 Seiko Epson Corporation Computer system with double simultaneous displays showing differing display images
US6628243B1 (en) * 1999-12-09 2003-09-30 Seiko Epson Corporation Presenting independent images on multiple display devices from one set of control signals
CA2595085A1 (en) 2005-01-25 2006-11-09 Lucid Information Technology, Ltd. Graphics processing and display system employing multiple graphics cores on a silicon chip of monolithic construction
EP1785982A1 (en) * 2005-11-14 2007-05-16 Texas Instruments Incorporated Display power management
US8775839B2 (en) 2008-02-08 2014-07-08 Texas Instruments Incorporated Global hardware supervised power transition management circuits, processes and systems
US8418197B2 (en) * 2008-10-29 2013-04-09 Goldspot Media Method and apparatus for browser based advertisement insertion
US8749568B2 (en) * 2010-01-11 2014-06-10 Apple Inc. Parameter FIFO
US8656198B2 (en) * 2010-04-26 2014-02-18 Advanced Micro Devices Method and apparatus for memory power management
US8438416B2 (en) * 2010-10-21 2013-05-07 Advanced Micro Devices, Inc. Function based dynamic power control
US9104423B2 (en) * 2012-05-16 2015-08-11 Nvidia Corporation Method and system for advance wakeup from low-power sleep states
US10142607B2 (en) * 2013-10-31 2018-11-27 Ati Technologies Ulc Single display pipe multi-view frame composer method and apparatus
US9471955B2 (en) * 2014-06-19 2016-10-18 Apple Inc. Multiple display pipelines driving a divided display
US10013046B2 (en) * 2016-05-09 2018-07-03 Apple Inc. Power management techniques
CN109791786B (zh) 2016-10-31 2023-01-17 英特尔公司 针对存储设备识别和功率管理控制应用片选
US10747263B2 (en) 2018-03-06 2020-08-18 Dell Products, Lp System for color and brightness output management in a dual display device
US11662798B2 (en) * 2021-07-30 2023-05-30 Advanced Micro Devices, Inc. Technique for extended idle duration for display to improve power consumption

Also Published As

Publication number Publication date
WO2023009320A1 (en) 2023-02-02
EP4377948A1 (en) 2024-06-05
US11662798B2 (en) 2023-05-30
US20230036191A1 (en) 2023-02-02
US20230280819A1 (en) 2023-09-07
JP2024528842A (ja) 2024-08-01
KR20240041996A (ko) 2024-04-01

Similar Documents

Publication Publication Date Title
JP6071556B2 (ja) 省電力メモリ
US8689017B2 (en) Server power manager and method for dynamically managing server power consumption
US6820209B1 (en) Power managed graphics controller
US9865233B2 (en) Hybrid graphics display power management
US11289131B2 (en) Dynamic control of multi-region fabric
US8233000B1 (en) System and method for switching between graphical processing units
US9177534B2 (en) Data transmission for display partial update
US20230280819A1 (en) Technique for extended idle duration for display to improve power consumption
KR20110097838A (ko) Ddr dram 쓰기들을 하는 동안에 사용되지 않는 데이터 바이트들을 삼상태로 만들기 위한 방법, 시스템 및 장치
US20230031388A1 (en) On-demand ip initialization within power states
WO2011149480A1 (en) Disabling a display refresh process
US11996166B2 (en) Adaptable allocation of SRAM based on power
US11630502B2 (en) Hierarchical state save and restore for device with varying power states
US11783799B2 (en) Display engine initiated prefetch to system cache to tolerate memory long blackout
US12072754B2 (en) Method and apparatus for managing a controller in a power down state
US20230205297A1 (en) Method and apparatus for managing power states
US20230095622A1 (en) Method and apparatus for isolating and latching gpio output pads
US20230090567A1 (en) Device and method for two-stage transitioning between reduced power states
WO2024147979A1 (en) Chiplet interconnect power state management
CN117716321A (zh) 用于低功率设备的降低功率时钟发生器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination