CN117642853A - 具有玻璃芯的桥接器中的厚迹线和薄迹线 - Google Patents

具有玻璃芯的桥接器中的厚迹线和薄迹线 Download PDF

Info

Publication number
CN117642853A
CN117642853A CN202280043545.3A CN202280043545A CN117642853A CN 117642853 A CN117642853 A CN 117642853A CN 202280043545 A CN202280043545 A CN 202280043545A CN 117642853 A CN117642853 A CN 117642853A
Authority
CN
China
Prior art keywords
traces
glass core
glass
bridge
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280043545.3A
Other languages
English (en)
Inventor
A·柯林斯
S·V·皮耶塔姆巴拉姆
谢建勇
K·V·瓦拉瓦拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN117642853A publication Critical patent/CN117642853A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本文描述的实施例可以涉及针对具有玻璃芯的桥接器的装置、工艺和技术，其中，桥接器可以包括一条或多条厚迹线和一条或多条薄迹线，其中，薄迹线更靠近玻璃芯的表面分层，而厚迹线更远离玻璃芯分层。在操作期间，薄迹线可用于在耦合的管芯之间传输信号，并且厚迹线可用于在耦合的管芯之间传输电力。在制造期间，玻璃芯的刚性和高度平坦的表面可以使得更靠近玻璃芯表面的更薄的迹线能够以更高的精度放置，从而提高所传输信号的整体质量和稳健性。可以描述和/或要求保护其他实施例。

Description

具有玻璃芯的桥接器中的厚迹线和薄迹线
技术领域
本公开内容的实施例总体上涉及半导体封装领域，并且具体涉及封装内的管芯之间的桥接器。
背景技术
计算和移动设备的持续增长将不断增加对半导体封装内的管芯之间的带宽密度增加的需求。
附图说明
图1包括根据各种实施例的具有耦合封装内的一个或多个管芯的桥接器的各种封装架构的侧视图的框图。
图2A-2B示出了根据各种实施例的桥接器的框图的俯视图和侧视图，所述桥接器耦合多个管芯且包括通过桥接器的多个电力域电力转发和信号路径。
图3示出了根据各种实施例的具有玻璃芯的桥接器的截面图，所述桥接器包括靠近玻璃芯的薄迹线和远离玻璃芯的较厚迹线。
图4示出了根据各种实施例的具有玻璃芯的桥接器的截面图，所述桥接器包括在玻璃芯的侧面上的不对称厚度堆叠体。
图5示出了根据各种实施例的具有玻璃芯的另一桥接器的截面图，所述另一桥接器在与管芯附接侧相反的一侧上包括薄迹线和厚迹线。
图6示出了根据各种实施例的具有玻璃芯的另一桥接器的截面图，所述另一桥接器在堆叠体中包括不对称层数但具有不对称层厚度。
图7示出了根据各种实施例的用于将开口腔PIC与热/电力管芯耦合的工艺的示例。
图8示出了根据实施例的玻璃芯工艺的激光辅助蚀刻的多个示例。
图9示意性地示出了根据各种实施例的计算设备。
具体实施方式
本文描述的实施例可以涉及用于具有玻璃芯的桥接器的装置、工艺和技术，所述桥接器用于耦合封装内的多个管芯。在实施例中，桥接器可以包括在玻璃芯的任一侧上的堆积层内的一条或多条厚迹线和一条或多条薄迹线，其中薄迹线更靠近玻璃芯的表面分层，而厚迹线更远离玻璃芯分层。在操作期间，薄迹线可用于在耦合的管芯之间传输信号，并且厚迹线可用于在耦合的管芯之间传输电力。在实施例中，可以使用这些技术来实现从一个管芯到另一个管芯的电力转发。
在实施例中，玻璃芯的刚性和高度平坦的表面可以使更靠近玻璃芯表面的较薄迹线能够以更高的精度放置，从而提高这些较薄迹线上的信号的整体质量和稳健性。可以支持较高电流水平的较厚迹线可以放置得更远离玻璃芯的表面。桥接器内的多条较厚迹线可以用于执行电力转发，包括用于多个电力域的电力转发。
在传统实施方式中，管芯上电力的分布可能受到管芯解聚(disaggregation)封装架构的不利影响。如果这些桥接器可以用厚金属层和薄金属层两者(其也可以被称为迹线)来图案化，则管芯导电桥接器或中介层内的稳健电力路径可以解决这些传统电力难题。桥接器内的玻璃芯为在玻璃平面附近图案化的细间距迹线密度(其也可以称为线密度)提供了改善的尺寸稳定性。
在实施例中，基于面板的制造工艺能够构建较厚的金属几何形状，其用于在远离玻璃芯表面的外层上进行电力输送。基于玻璃芯的过孔图案化还可以用于细的芯间距，以实现用于管芯连接的多个堆叠体和制造。
在传统实施方式中，标准的硅基桥接器和中介层制造选项不提供足够厚的金属厚度，例如10-20μm，来用于在金属形状上的稳健电力分布，所述金属形状可以包括金属层内的迹线、平面或网格。可以在传统实施方式中使用穿硅过孔(TSV)来局部地改善垂直穿通桥接器或硅中介层电力输送路径。然而，该电力的平面分布对于基于薄硅晶圆的金属堆叠仍然可能是有问题的。
在传统实施方式中，硅基桥接器/中介层的每平方毫米(mm2)的高电阻可能限制3D封装架构所允许的管芯堆叠配置，该3D封装架构基于对高电压降的电力输送灵敏度。这变得更成问题，尤其是当输入/输出(I/O)物理层(PHY)的深度随着电力输送和I/O信令两者的严格规范而增加时。低电压电力域可以实现电力轨的电流需求的降低，从而降低该产品的总功耗。然而，在传统实施方式中，高速、高带宽和更长的通道长度的不断提高的性能要求增加的电力密度以及高电流和电压供应，这可能导致较高的产品功耗。
本文所述的桥接器或其他结构的实施例可以包括在玻璃芯衬底上的可变金属厚度堆积，其也可以被称为堆叠体，在玻璃芯的任一侧上具有薄的内金属层和厚的外金属层。这些实施例可以包括由用于执行管芯到管芯连接的内金属层的玻璃衬底的平坦、均匀表面而实现的细金属线几何形状。可以使用可用于图案化用于电力输送的厚金属层的基于高密度封装面板的工艺来放置较厚的外金属层。
对于2.5D和3D封装架构，实施例可以促进用于桥接器和中介层内的高密度互连上的平面电力输送分布的厚金属。实施例可以包括IO电力跨管芯到管芯接口从一个管芯(例如，发射器管芯)到另一管芯(例如，接收器管芯)的电力转发。实施例还可以通过利用用于管芯上电容(Cdie)共享的路径确保芯电力域下的电流的均匀分布，来实现用于更加通用应用(例如，玻璃芯上的I/O凸块侵占)的稳健电力输送方案。实施例可以实现降低的电压降以满足电力输送规范，这可以实现具有更高电力/电流和更深I/O深度的各种信令协议的接口应用。另外，包括厚金属层和电力层与相邻VSS电力层之间的紧密耦合的实施例可以进一步减小回路电感，从而在封装操作期间产生较少的AC噪声。
在下面的具体实施方式中，参考了形成其一部分的附图，其中类似的附图标记始终表示类似的部分，并且其中通过图示的方式示出了可以实践本公开内容的主题的实施例。应当理解，可以利用其他实施例，并且可以在不脱离本公开内容的范围的情况下进行结构或逻辑改变。因此，以下具体实施方式不应被视为具有限制意义，并且实施例的范围由所附权利要求和其等同方案来限定。
为了本公开内容的目的，短语“A和/或B”意指(A)、(B)、或(A和B)。为了本公开内容的目的，短语“A、B和/或C”意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B和C)。
本描述可以使用基于透视的描述，例如顶/底、内/外、上/下等。这样的描述仅用于促进讨论，并不旨在将本文描述的实施例的应用限制于任何特定取向。
本描述可以使用短语“在一实施例中”或“在实施例中”，其可以各自指代相同或不同实施例中的一个或多个。此外，如关于本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。
本文可以使用术语“与……耦合”和其派生词。“耦合”可以表示以下中的一个或多个。“耦合”可以表示两个或更多个元件直接物理或电接触。然而，“耦合”还可以意指两个或更多个元件彼此间接接触，但仍然彼此协作或交互，并且可以意指一个或多个其他元件耦合或连接在被称为彼此耦合的元件之间。术语“直接耦合”可以意指两个或更多个元件直接接触。
可以以最有助于理解所要求保护的主题的方式将各种操作依次描述为多个分立的操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。
如本文所使用的，术语“模块”可以指代以下各项、作为以下各项的一部分、或包括以下各项：ASIC、电子电路、执行一个或多个软件或固件程序的处理器(共享的、专用的、或组)和/或存储器(共享的、专用的、或组)、组合逻辑电路、和/或提供所描述的功能的其他合适的部件。
本文中的各种附图可以示出一个或多个封装组件的一层或多层。本文所示的层被示出为不同封装组件的层的相对位置的示例。这些层是出于解释的目的而示出的，并未按比例绘制。因此，不应从图中假设层的相对大小，并且可以仅在具体指示或讨论的情况下为一些实施例假设大小、厚度或尺寸。
图1包括根据各种实施例的具有耦合封装内的一个或多个管芯的桥接器的各种封装架构的侧视图的框图。封装100是具有与翻转的高带宽存储器(HBM)管芯通信的顶部桥接器通道的Foveros全向I/O(ODI)的示例，封装120是开口腔桥接器(OCB)的示例，封装140是嵌入式多管芯互连桥接器(EMIB)的示例，封装160是无源中介层顶部上的管芯复合体的示例。
封装100是具有用于耦合第一管芯104和第二管芯106的桥接器102的ODI封装的示例。耦合可以包括可在第一管芯104与第二管芯106之间传送信号和/或电力的电耦合。在实施例中，桥接器102可以使用电连接110与衬底108电耦合，例如以向桥接器102提供电力。在实施例中，第二管芯106可与高带宽存储器112耦合，或可以是高带宽存储器112的一部分，所述高带宽存储器112被倒置并放置在衬底108中的腔内。
封装120是OCB的示例。桥接器122嵌入衬底132内的开口腔内，并将第一管芯124与第二管芯126电耦合。封装140是与衬底148耦合的EMIB 142的示例，其中EMIB 142将第一管芯144与第二管芯146电耦合。EMIB 142嵌入衬底148内的封闭腔中。封装160是中介层上的管芯复合体的示例，其中中介层162被放置在衬底168的顶部上，并将第一管芯164与第二管芯166耦合。
这些示例中的每一个，桥接器或中介层102、122、142、162可以不包括可以用于向连接管芯提供电力的穿通过孔，例如穿硅过孔(TSV)。在没有TSV的实施例中，那么在传统实施方式中，电力迹线需要一直环绕桥接器。本文描述的实施例涉及桥接器和/或中介层，其包括用于信令的薄金属层和用于在与桥接器或中介层电耦合的管芯和/或芯片之间引导电力的厚金属层。
在桥接器或中介层被用于管芯到管芯连接的架构中，不断缩小管芯互连间距的努力正在降低厚管芯上金属路径的有效性。在厚管芯上金属层上，电力输送路径与管芯外互连焊盘和过孔几何形状共享基板面。减小的互连间距减小了可用于那些电力输送路径的面积，从而导致更大电阻的管芯上电力分布。
如果不使用TSV，则诸如OCB 120和ODI 100的较新兴的封装架构可阻塞管芯到管芯连接位置中的电力输送路径。使用传统实施方式的替代的新解聚架构可以具有长的平面内电力输送路径，其中为管芯供电的电流必须从电流供应源(例如通过封装凸块)行进长距离到功能电路系统(例如发射器或接收器电路)。
例如，具有倒装HBM管芯112的ODI封装100可以具有沿电流供应源114到功能电路系统116的大约6-10mm的电力传送流动距离。OCB封装120可以具有沿电流供应源134到功能电路系统136的大约1.5mm或更小的电力传送流动距离。EMIB封装140可以具有沿电流供应源154到功能电路系统156的大约小于2mm的电力传送流动距离，并且硅中介层162上的管芯复合体的封装160可以具有沿电流供应源174到功能电路系统176的大约小于0.3mm的电力传送流动距离。标准ODI封装(未示出)可以具有大约1mm或更小的电力传送流动距离。
图2A-2B示出了根据各种实施例的桥接器的框图的俯视图和侧视图，所述桥接器耦合多个管芯且包括通过桥接器的多个电力域电力转发和信号路径。图2A示出了包括桥接器202的封装200的俯视图，所述桥接器202可以类似于图1的桥接器102、122、142，或者可以类似于图1的中介层162。可以类似于管芯104、106、124、126、144、146、164、166的多个管芯204与桥接器202电耦合，以允许在多个管芯204之间输送电子信号和/或电力。
图2B示出了封装200的截面侧视图250。管芯204与桥接器202电耦合，所述桥接器202包括玻璃芯270，玻璃芯270具有在玻璃芯270下方的堆积层272和在玻璃芯270上方的另一堆积层274。在实施例中，桥接器202可以嵌入衬底208内。封装200内的电迹线(下面更详细地讨论)与相应的管芯204电耦合。
桥接器202和管芯204之间的较厚的电触点276可用于在管芯204之间传送电流。桥接器202与管芯204之间的较薄的电触点278可用于在管芯204之间传送信号。在实施例中，一个或多个管芯可以通过衬底208内的一个或多个电流路径280接收电力。在下面进一步描述的实施例中，可以使用桥接器202在管芯204之间转发从一个或多个流动路径280接收的电力。
当I/O电力跨过桥接器202从一个管芯转发到另一个管芯时，高密度管芯到管芯区域中的电力输送变得更加重要。在一些情况下，I/O接口可以使用信号通道来跨信号通道从例如发射管芯到接收器管芯共享电力。尽管这对于高密度管芯到管芯解决方案中的噪声隔离以增加定时裕度是重要的，但是它需要桥接器或中介层上的稳健的电力输送网格，特别是较厚的电触点276。在实施例中，多个电力域可以跨桥接器202从一个管芯转发到另一管芯。
图3示出了根据各种实施例的具有玻璃芯的桥接器的截面图，所述桥接器包括靠近玻璃芯的薄迹线和远离玻璃芯的较厚迹线。桥接器300可以类似于图1的桥接器102、122、142、162或图2A-2B的桥接器202。桥接器300包括玻璃芯370，其可以类似于图2B的玻璃芯270，并且可以包括一个或多个穿玻璃过孔(TGV)372、374，其从玻璃芯370的第一侧延伸到玻璃芯370的与第一侧相反的第二侧。TGV 372、374可以填充有导电材料，例如铜，以产生导电路径376、378。
在实施例中，TGV 372、374之间的间距以及因此导电路径376、378之间的间距可以变化。例如，一些导电路径可以具有减小的间距和/或可以具有减小的过孔直径以用于传输信号，而其他导电路径可以具有更大的间距和/或可以具有更大的过孔直径以用于传导电力。
在实施例中，可以将与图2B的堆积层274类似的第一堆积层380放置在玻璃芯370的第一侧上，并且可以将与图2B的堆积层272类似的第二堆积层382放置在玻璃芯370的与第一侧相反的第二侧上。在实施例中，第一堆积层380和第二堆积层382可以由多个子层组成，所述多个子层包括以导电迹线或导电柱形式的导电材料(诸如铜)、或者用于隔离导电材料的电介质子层的组合。在实施例中，第一堆积层380和第二堆积层382可以具有相同数量的子层(其可以被称为对称的)，或者可以具有不同数量的子层(其可以被称为不对称的)。
在实施例中，第一堆积层380和第二堆积层382内的子层中的每一个的厚度可相同或可不同。在实施例中，第一堆积层380可以具有与第二堆积层382相同的深度，而第一堆积层380可以具有比第二堆积层382更少的子层，但是每个子层更厚。在实施例中，桥接器300可以不具有第一堆积层380，或者可以不具有第二堆积层382。
桥接器300可以具有多个焊盘384、386、388、389、390，第一管芯(例如管芯104)和第二管芯(例如图1的管芯106)可以电和/或物理地耦合到所述多个焊盘384、386、388、389、390。焊盘384、386中的一些焊盘可与薄迹线392、394、396电耦合，薄迹线392、394、396在玻璃芯370附近，并且可用于在第一管芯与第二管芯之间承载电信号和相关联的返回路径。焊盘388、389、390中的一些焊盘可以与厚迹线352、354、356电耦合，厚迹线352、354、356可以将电力承载到第一管芯和/或第二管芯，或者承载到桥接器300可以电耦合到的其他管芯。以这种方式，诸如管芯104、106之类的管芯中的管芯上电力分布负载可以由桥接器300内的稳健电力路径来补充。
桥接器300的玻璃芯370为可以在玻璃平面附近图案化的细间距线密度392、394、396提供了改进的尺寸稳定性。能够构建较厚金属迹线352、354、356的基于面板的制造工艺可以用于第一堆积层380和/或第二堆积层382的外层上的电力输送。应注意，桥接器300将第一堆积层380和第二堆积层382内的各子层展示为具有类似厚度并且还具有相同数量的子层。
图4示出了根据各种实施例的具有玻璃芯的桥接器的截面图，所述桥接器包括在玻璃芯的侧面上的不对称厚度堆叠体。桥接器400包括玻璃芯470、第一堆积层480和第二堆积层482，它们可以类似于图3的玻璃芯370、第一堆积层380和第二堆积层382。第一堆积层480比第二堆积层482薄，并且还具有更少的子层。该配置可以被称为不对称配置。
可以类似于图3的TGV 372的TGV 472的间距可以匹配有源管芯，例如图2B的管芯204，以直接物理耦合到第一堆积层480上，并且与焊盘484、488、489电耦合。在实施例中，信号可以通过最靠近玻璃芯470的较薄层492、496来传送，而电力通过更远离玻璃芯470的较厚层452、454来传送。在实施例中，该方法利用TGV 472的紧密间距来将信号通过(底侧)堆积层482传送，而信号不必通过由迹线452、454表示的厚电力输送层。注意，底侧薄的致密金属层邻近玻璃芯470。非常平坦的玻璃芯基底非常适合于对薄且致密的金属特征进行图案化，以用于图案化信号线，其不会受到用于电力输送的厚的外金属层的影响。
图5示出了根据各种实施例的具有玻璃芯的另一桥接器的截面图，所述另一桥接器在与管芯附接侧相反的一侧上包括薄迹线和厚迹线。可以类似于图3的桥接器300的桥接器500示出了在玻璃芯570的任一侧上的对称的第一堆积层580和第二堆积层582的实施例。这些可以类似于图3的第一堆积层380、第二堆积层382和玻璃芯370。
在桥接器500中，信号迹线594不以类似于桥接器400的紧密间距来穿过玻璃芯，而是沿第一堆积层580布线。该实施例和类似的实施例可以通过不将信号传送通过具有细间距TGV的玻璃芯，来减少在操作期间经历的串扰量。通过放宽TGV细间距要求，还具有更大的灵活性来调节玻璃芯厚度以实现更大的翘曲控制。注意，各种信号焊盘584可穿过厚VSS屏蔽层585布线，而电力可通过第二堆积层582传送。在实施例中，第二堆积层582可具有多个分布路径，例如可用作低回路电感AC电力分布路径的较薄迹线579、596，以及可用作低电阻DC电力路径的较厚外部迹线554、555。
图6示出了根据各种实施例的具有玻璃芯的另一桥接器的截面图，所述另一桥接器在堆叠体中包括不对称层数但具有不对称层厚度。可以类似于图5的桥接器500的桥接器600可以在玻璃芯670的任一侧上具有第一堆积层680和第二堆积层682。虽然在第一堆积层680和第二堆积层682内可能存在相同数量的金属子层，但是金属子层的厚度可能不匹配。如图所示，不必匹配第一堆积层680与第二堆积层682之间的金属厚度可导致具有类似于本文中所描述的图5的桥接器500、图4的桥接器400和/或图3的桥接器300的信号传送和电力传导性的特性的减少的金属层数。
对于桥接器600，焊盘684、688、690可以与管芯(例如图2B的管芯204)电耦合和/或物理耦合。可以使用在第一堆积层680内并且靠近玻璃芯670的薄迹线693、694来传送信号。在实施例中，电力传送可以通过第二堆积层682内的较厚迹线652、654来进行。结果，信号可以避免使用TGV 677，并避免该信号路径的串扰影响。另外，这实现了桥接器600的低金属层数。
图7示出了根据各种实施例的用于将开口腔PIC与热/电力管芯耦合的工艺的示例。可以使用如关于图1-6描述的技术、方法、系统、工艺和/或装置来执行工艺700。
在框702处，该工艺可以包括形成玻璃芯。在实施例中，玻璃芯可以类似于图3的玻璃芯370、图4的玻璃芯470、图5的玻璃芯570、和/或图6的玻璃芯670。
在框704处，该工艺还可以包括靠近玻璃芯的一侧施加第一组一条或多条迹线。在实施例中，靠近玻璃芯的一侧的第一组一条或多条迹线可以包括图3的迹线394、396、图4的迹线492、496、图5的迹线594、579、596、和/或图6的迹线693、694。
在框706处，该工艺还可以包括靠近玻璃芯的该侧施加第二组一条或多条迹线，其中，所施加的第一组一条或多条迹线在玻璃芯的该侧与所施加的第二组一条或多条迹线之间，并且其中，第一组中的一条或多条迹线中的每一条迹线的厚度为2μm或更小，并且其中，第二组中的一条或多条迹线中的每一条迹线的厚度为10μm或更大。在实施例中，第二组一条或多条迹线可以包括图3的迹线352、354、图4的迹线452、454、图5的迹线554、555、和/或图6的迹线652、654。
在实施例中，可在第一堆积层和/或第二堆积层内找到第一组一条或多条迹线和第二组一条或多条迹线。第一堆积层的示例可以包括图3的第一堆积层380、图4的第一堆积层480、图5的第一堆积层580、和/或图6的第一堆积层680。第二堆积层的示例可以包括图3的第二堆积层382、图4的第二堆积层482、图5的第二堆积层582、和/或图6的第二堆积层682。
图8示出了根据实施例的玻璃互连工艺的激光辅助蚀刻(其在本文中可称为“LEGIT”)的多个示例。LEGIT技术的一个用途是为半导体封装中使用的传统覆铜箔层压板(CCL)芯提供替代的衬底芯材料，该半导体封装用于实现诸如服务器、图形、客户端、5G等产品。通过使用激光辅助蚀刻，可以在玻璃衬底中形成无裂纹的高密度过孔钻孔、中空形状。在实施例中，可以调整不同的工艺参数以实现各种形状和深度的钻孔，从而为玻璃中的创新设备、架构、工艺和设计打开大门。诸如本文所讨论的桥接器的实施例也可以利用这些技术。
图800示出了使用LEGIT产生穿通过孔或盲过孔的微电子封装衬底(例如玻璃)中的穿通过孔和盲过孔(或沟槽)的高级工艺流程。然后可以选择性地蚀刻具有激光引发的形态变化的玻璃的所得体积/形状，以产生可以用导电材料填充的沟槽、通孔或空隙。通过来自玻璃晶圆806的相反侧上的两个激光源802、804的激光脉冲来产生穿通过孔812。如本文所使用的，穿通钻孔和穿通过孔是指钻孔或过孔开始于玻璃/衬底的一侧并结束于另一侧。盲钻孔和盲过孔是指钻孔或过孔在衬底表面上开始并在衬底内部的中途停止。在实施例中，来自两个激光源802、804的激光脉冲被垂直地施加到玻璃晶圆806以在遇到激光脉冲的玻璃中引发形态变化808，其也可以被称为结构变化。该形态变化808包括玻璃分子结构的变化，以使其更容易蚀刻掉(去除玻璃的一部分)。在实施例中，可以使用湿法蚀刻工艺。
图820示出了用于双盲形状的高级工艺流程。双盲形状832、833可以通过来自两个激光源822、824的激光脉冲产生，所述两个激光源822、824可以类似于激光源802、804，所述两个激光源822、824位于玻璃晶圆826的相反侧上，所述玻璃晶圆826可以类似于玻璃晶圆806。在该示例中，可以对来自两个激光源822、824的激光脉冲能量和/或激光脉冲曝光时间进行调整。结果，可以导致玻璃826中的形态变化828、829，这些变化使得更容易蚀刻掉玻璃的部分。在实施例中，可以使用湿法蚀刻工艺。
图840示出了用于单盲形状的高级工艺流程，该单盲形状也可以被称为沟槽。在该示例中，单个激光源842将激光脉冲传递到玻璃晶圆846，以在玻璃846中产生形态变化848。如上所述，这些形态变化使得更容易蚀刻掉玻璃的一部分852。在实施例中，可以使用湿法蚀刻工艺。
图860示出了穿通过孔形状的高级工艺流程。在该示例中，单个激光源862将激光脉冲施加到玻璃866以在玻璃866中产生形态变化868，其中该变化使得更容易蚀刻掉玻璃的一部分872。如此处所示，已经调整来自激光源862的激光脉冲能量和/或激光脉冲曝光时间以产生完全延伸穿过玻璃866的蚀刻掉部分872。
关于图8，尽管实施例示出激光源802、804、822、824、842、862垂直于玻璃806、826、846、866的表面，但是在实施例中，激光源可以与玻璃表面成一定角度定位，其中脉冲能量和/或脉冲曝光时间变化，以便导致对角的过孔或沟槽，或者使过孔成形(例如812、872)，例如使其成为圆柱形、锥形、或包括一些其他特征。此外，改变玻璃类型也可以在过孔或沟槽内导致不同的特征，因为玻璃的蚀刻强烈依赖于玻璃的化学组成。
在使用关于图8所述的工艺的实施例中，直径小于10μm的过孔812、872可以被创建，并且可以具有40:1至50:1的纵横比。因此，更高密度的过孔可以放置在玻璃内并且以细间距彼此更靠近地放置。在实施例中，该间距可以是50μm或更小。在创建过孔或沟槽之后，可以应用金属化工艺以便创建穿过过孔或沟槽的导电通路，例如电镀通孔(PTH)。使用这些技术，更细间距的过孔可以产生更好的信令，从而允许更多的I/O信号通过玻璃晶圆传送到其他耦合的部件，例如衬底。
图9是根据本发明的实施例的计算机系统900的示意图。根据本公开内容中阐述的若干公开实施例和其等同方案中的任一个，如图所示的计算机系统900(也称为电子系统900)可以在具有玻璃芯的桥接器中体现厚迹线和薄迹线。计算机系统900可以是诸如上网本计算机的移动设备。计算机系统900可以是诸如无线智能电话的移动设备。计算机系统900可以是台式计算机。计算机系统900可以是手持式读取器。计算机系统900可以是服务器系统。计算机系统900可以是超级计算机或高性能计算系统。
]在实施例中，电子系统900是计算机系统，其包括系统总线920以电耦合电子系统900的各种部件。根据各种实施例，系统总线920是单条总线或总线的任何组合。电子系统900包括向集成电路90提供电力的电压源930。在一些实施例中，电压源930通过系统总线920向集成电路910供应电流。
集成电路910电耦合到系统总线920，并且包括根据实施例的任何电路、或电路的组合。在实施例中，集成电路910包括可以是任何类型的处理器912。如本文所使用的，处理器912可以意指任何类型的电路，诸如但不限于微处理器、微控制器、图形处理器、数字信号处理器、或另一处理器。在实施例中，处理器912包括具有玻璃芯的桥接器中的厚迹线和薄迹线，或者与具有玻璃芯的桥接器中的厚迹线和薄迹线耦合，如本文所公开的。在实施例中，在处理器的存储器高速缓存中找到SRAM实施例。可以包括在集成电路910中的其他类型的电路是定制电路或专用集成电路(ASIC)，诸如无线设备(诸如蜂窝电话、智能电话、寻呼机、便携式计算机、双向无线电设备、和类似的电子系统)中使用的通信电路914、或者用于服务器的通信电路。在实施例中，集成电路910包括管芯上存储器916，诸如静态随机存取存储器(SRAM)。在实施例中，集成电路910包括嵌入式管芯上存储器916，诸如嵌入式动态随机存取存储器(eDRAM)。
在实施例中，集成电路910由后续的集成电路911补充。有用的实施例包括双处理器913和双通信电路915以及诸如SRAM的双管芯上存储器917。在实施例中，双集成电路910包括诸如eDRAM的嵌入式管芯上存储器917。
在实施例中，电子系统900还包括外部存储器940，其进而可包括适合于特定应用的一个或多个存储器元件，诸如RAM形式的主存储器942、一个或多个硬盘驱动器944、和/或处理可移动介质946的一个或多个驱动器，诸如磁盘、光盘(CD)、数字多用途盘(DVD)、闪存驱动器、以及本领域中已知的其他可移动介质。根据实施例，外部存储器940也可以是嵌入式存储器948，诸如管芯堆叠中的第一管芯。
在实施例中，电子系统900还包括显示设备950、音频输出960。在实施例中，电子系统900包括输入设备(诸如控制器970)，其可以是键盘、鼠标、跟踪球、游戏控制器、麦克风、语音识别设备、或将信息输入到电子系统900中的任何其他输入设备。在实施例中，输入设备970是相机。在实施例中，输入设备970是数字录音机。在实施例中，输入设备970是相机和数字录音机。
如本文所示，集成电路910可以在许多不同的实施例中实现，包括根据若干公开的实施例及其等同方案中的任何一个的在具有玻璃芯的桥接器中具有厚迹线和薄迹线的封装衬底、电子系统、计算机系统、制造集成电路的一种或多种方法、以及制造电子组件的一种或多种方法，该电子组件包括根据如本文在各种实施例中阐述的若干公开的实施例及其本领域公认的等同方案中的任何一个的在具有玻璃芯的桥接器中具有厚迹线和薄迹线的封装衬底。元件、材料、几何形状、尺寸、和操作顺序都可以改变以适应特定的I/O耦合要求，包括根据在具有玻璃芯实施例及其等同方案的桥接器中具有厚迹线和薄迹线的若干公开的封装衬底的任一个的用于嵌入处理器安装衬底中的微电子管芯的阵列触点数、阵列触点配置。可以包括基础衬底，如图9的虚线所示。也可以包括无源设备，也如图9中所示。
各种实施例可以包括上述实施例的任何适当组合，包括以上以结合形式(和)描述的实施例的备选(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括其上存储有指令的一个或多个制品(例如，非暂时性计算机可读介质)，当执行所述指令时，导致上述实施例中的任何实施例的动作。此外，一些实施例可以包括具有用于执行上述实施例的各种操作的任何适当模块的装置或系统。
以上对所示实施例的描述(包括摘要中所描述的)不是旨在是详尽无遗的或将实施例限制为所公开的精确形式。虽然为了说明的目的，本文描述了具体实施例，但是如相关领域的技术人员将认识到的，在实施例的范围内各种等同修改是可能的。
根据以上详细描述，可以对实施例进行这些修改。在所附权利要求中使用的术语不应被解释为将实施例限制在说明书和权利要求中公开的特定实施方式。相反，本发明的范围完全由所附权利要求来确定，所附权利要求将根据权利要求解释的既定原则来释义。
以下段落描述各种实施例的示例。
示例
示例1是一种装置，包括：玻璃芯；第一组一条或多条迹线，所述第一组一条或多条迹线靠近所述玻璃芯的一侧；第二组一条或多条迹线，所述第二组一条或多条迹线靠近所述玻璃芯的所述一侧，其中，所述第一组一条或多条迹线位于所述玻璃芯的所述一侧与所述第二组一条或多条迹线之间；并且其中，所述第一组中的所述一条或多条迹线中的每一条迹线的厚度小于所述第二组中的所述一条或多条迹线中的每一条迹线的厚度。
示例2包括示例1的装置，其中，所述第一组中的所述一条或多条迹线中的至少一条迹线在所述装置的操作期间承载输入输/出(I/O)信号或接地中的所选一个。
示例3包括示例1的装置，其中，所述第二组中的所述一条或多条迹线中的至少一条迹线在所述装置的操作期间承载接地或电力中的所选一个。
示例4包括示例3的装置，其中，所述第二组中的所述一条或多条迹线中的至少一条迹线与第一电力域相关联，并且其中，所述第二组一条或多条迹线中的所述一条或多条迹线中的至少另一条迹线与第二电力域相关联。
示例5包括示例1的装置，其中，所述第一组一条或多条迹线中的至少一条迹线与所述玻璃芯的所述一侧直接物理耦合。
示例6包括示例1的装置，还包括电分离所述第一组一条或多条迹线和所述第二组一条或多条迹线的电介质层。
示例7包括示例1的装置，其中，所述第一组一条或多条迹线和所述第二组一条或多条迹线被包括在与所述玻璃芯的所述一侧耦合的堆积层内。
示例8包括示例1-7中任一项的装置，其中，所述玻璃芯的所述一侧是所述玻璃芯的第一侧，并且还包括：与所述玻璃芯的第一侧相反的所述玻璃芯的第二侧；从所述玻璃芯的所述第一侧延伸到所述玻璃芯的所述第二侧的一个或多个穿玻璃过孔(TGV)，所述一个或多个TGV包括导电材料；与所述玻璃芯的所述第二侧耦合的一个或多个焊盘，所述一个或多个焊盘分别与所述一个或多个TGV的导电材料电耦合；并且其中，所述一个或多个TGV的导电材料与第一组迹线中的一条或多条迹线或与第二组迹线中的一条或多条迹线电耦合。
示例9包括示例8的装置，还包括靠近所述玻璃芯的第二侧的迹线，其中，所述一个或多个TGV的导电材料与靠近所述玻璃芯的所述第二侧的所述迹线电耦合。
示例10包括示例9的装置，其中，靠近所述玻璃芯的所述第二侧的所述迹线与所述玻璃芯的所述第二侧直接物理耦合。
示例11是一种方法，包括：形成玻璃芯；靠近所述玻璃芯的一侧施加第一组一条或多条迹线；靠近所述玻璃芯的所述一侧施加第二组一条或多条迹线，其中，施加的所述第一组一条或多条迹线位于所述玻璃芯的所述一侧与施加的所述第二组一条或多条迹线之间；并且其中，所述第一组中的所述一条或多条迹线中的每一条迹线的厚度为2μm或更小，并且其中，所述第二组中的所述一条或多条迹线中的每一条迹线的厚度为10μm或更大。
示例12包括示例11的方法，还包括：在靠近所述玻璃芯的所述一侧施加所述第二组一条或多条迹线之前，在所述第一组一条或多条迹线上施加一层或多层电介质材料。
示例13包括示例11-12中任一项的方法，其中，所述玻璃芯的所述一侧是所述玻璃芯的第一侧；并且其中，形成玻璃芯还包括：形成一个或多个穿玻璃过孔(TGV)，所述一个或多个穿玻璃过孔从所述玻璃芯的所述第一侧延伸到与所述玻璃芯的所述第一侧相反的所述玻璃芯的第二侧；以及用导电材料填充或镀覆形成的一个或多个TGV。
示例14包括示例13的方法，还包括将填充有导电材料的所选TGV与所述第一组中的一条或多条迹线中的至少一条迹线或所述第二组中的一条或多条迹线中的至少一条迹线电耦合。
示例15是一种封装，包括：桥接器，包括：玻璃芯；第一组一条或多条迹线，所述第一组一条或多条迹线靠近所述玻璃芯的第一侧；第二组一条或多条迹线，所述第二组一条或多条迹线靠近所述玻璃芯的所述第一侧，其中，所述第一组一条或多条迹线位于所述玻璃芯的所述一侧与所述第二组一条或多条迹线之间；其中，所述第一组中的一条或多条迹线中的每一条迹线的厚度小于所述第二组中的一条或多条迹线中的每一条迹线的厚度；一个或多个穿玻璃过孔(TGV)，所述一个或多个穿玻璃过孔从所述玻璃芯的所述第一侧延伸到与所述玻璃芯的所述第一侧相反的所述玻璃芯的第二侧，所述一个或多个TGV包括导电材料；一个或多个焊盘，所述一个或多个焊盘与所述玻璃芯的所述第二侧耦合，所述一个或多个焊盘分别与一个或多个TGV的导电材料电耦合；并且其中，所述一个或多个TGV的导电材料与第一组迹线中的一条或多条迹线或与第二组迹线中的一条或多条迹线电耦合；第一管芯，所述第一管芯与所述第一组中的一条或多条迹线中的一条迹线或与所述第二组中的一条或多条迹线中的一条迹线电耦合；以及第二管芯，所述第二管芯与所述第一组中的一条或多条迹线中的一条迹线或与所述第二组中的一条或多条迹线中的一条迹线电耦合。
示例16包括示例15的封装，其中，所述桥接器还包括靠近所述玻璃芯的所述第二侧的第三组一条或多条迹线，所述第三组中的一条或多条迹线中的至少一条迹线与至少两个TGV的导电材料电耦合。
示例17包括示例15-16中任一项的封装，其中，所述桥接器还包括靠近所述玻璃芯的所述第二侧的第四组一条或多条迹线，其中，所述第三组一条或多条迹线在所述玻璃芯的所述第二侧和所述第四组一条或多条迹线之间，其中，所述第三组中的一条或多条迹线中的每一条迹线的厚度小于所述第四组的一条或多条迹线中的每一条迹线的厚度。
示例18包括示例17的封装，其中，所述第三组的一条或多条迹线中的至少一条迹线在所述封装的操作期间承载输入/输出(I/O)信号或接地中的所选一个。
示例19包括示例17的封装，其中，所述第四组的一条或多条迹线中的至少一条迹线在所述封装的操作期间承载接地或电力中的所选一个。
示例20包括示例17的封装，其中，所述桥接器还包括在所述第三组一条或多条迹线和所述第四组一条或多条迹线之间的一个或多个电介质层。

Claims (20)

1.一种装置，包括：
玻璃芯；
第一组一条或多条迹线，所述第一组一条或多条迹线靠近所述玻璃芯的一侧；
第二组一条或多条迹线，所述第二组一条或多条迹线靠近所述玻璃芯的所述一侧，其中，所述第一组一条或多条迹线位于所述玻璃芯的所述一侧与所述第二组一条或多条迹线之间；并且
其中，所述第一组中的所述一条或多条迹线中的每一条迹线的厚度小于所述第二组中的所述一条或多条迹线中的每一条迹线的厚度。
2.根据权利要求1所述的装置，其中，所述第一组中的所述一条或多条迹线中的至少一条迹线在所述装置的操作期间承载输入/输出(I/O)信号或接地中的所选一个。
3.根据权利要求1所述的装置，其中，所述第二组中的所述一条或多条迹线中的至少一条迹线在所述装置的操作期间承载接地或电力中的所选一个。
4.根据权利要求3所述的装置，其中，所述第二组中的所述一条或多条迹线中的至少一条迹线与第一电力域相关联，并且其中，所述第二组一条或多条迹线中的所述一条或多条迹线中的至少另一条迹线与第二电力域相关联。
5.根据权利要求1所述的装置，其中，所述第一组一条或多条迹线中的至少一条迹线与所述玻璃芯的所述一侧直接物理耦合。
6.根据权利要求1所述的装置，还包括电分离所述第一组一条或多条迹线和所述第二组一条或多条迹线的电介质层。
7.根据权利要求1所述的装置，其中，所述第一组一条或多条迹线和所述第二组一条或多条迹线被包括在与所述玻璃芯的所述一侧耦合的堆积层内。
8.根据权利要求1、2、3、4、5、6或7所述的装置，其中，所述玻璃芯的所述一侧是所述玻璃芯的第一侧，并且还包括：
与所述玻璃芯的所述第一侧相反的所述玻璃芯的第二侧；
一个或多个穿玻璃过孔(TGV)，所述一个或多个穿玻璃过孔从所述玻璃芯的所述第一侧延伸到所述玻璃芯的所述第二侧，所述一个或多个TGV包括导电材料；
一个或多个焊盘，所述一个或多个焊盘与所述玻璃芯的所述第二侧耦合，所述一个或多个焊盘分别与所述一个或多个TGV的所述导电材料电耦合；并且
其中，所述一个或多个TGV的所述导电材料与所述第一组迹线中的一条或多条迹线或与所述第二组迹线中的一条或多条迹线电耦合。
9.根据权利要求8所述的装置，还包括靠近所述玻璃芯的所述第二侧的迹线，其中，所述一个或多个TGV的所述导电材料与靠近所述玻璃芯的所述第二侧的所述迹线电耦合。
10.根据权利要求9所述的装置，其中，靠近所述玻璃芯的所述第二侧的所述迹线与所述玻璃芯的所述第二侧直接物理耦合。
11.一种方法，包括：
形成玻璃芯；
靠近所述玻璃芯的一侧施加第一组一条或多条迹线；
靠近所述玻璃芯的所述一侧施加第二组一条或多条迹线，其中，施加的所述第一组一条或多条迹线位于所述玻璃芯的所述一侧与施加的所述第二组一条或多条迹线之间；并且
其中，所述第一组中的所述一条或多条迹线中的每一条迹线的厚度为2μm或更小，并且其中，所述第二组中的所述一条或多条迹线中的每一条迹线的厚度为10μm或更大。
12.根据权利要求11所述的方法，还包括：在靠近所述玻璃芯的所述一侧施加所述第二组一条或多条迹线之前，在所述第一组一条或多条迹线上施加一层或多层电介质材料。
13.根据权利要求11或12所述的方法，其中，所述玻璃芯的所述一侧是所述玻璃芯的第一侧；并且其中，形成所述玻璃芯还包括：
形成一个或多个穿玻璃过孔(TGV)，所述一个或多个穿玻璃过孔从所述玻璃芯的所述第一侧延伸到与所述玻璃芯的所述第一侧相反的所述玻璃芯的第二侧；以及
用导电材料填充或镀覆形成的所述一个或多个TGV。
14.根据权利要求13所述的方法，还包括将填充有所述导电材料的所选TGV与所述第一组中的所述一条或多条迹线中的至少一条迹线或所述第二组中的所述一条或多条迹线中的至少一条迹线电耦合。
15.一种封装，包括：
桥接器，包括：
玻璃芯；
第一组一条或多条迹线，所述第一组一条或多条迹线靠近所述玻璃芯的第一侧；
第二组一条或多条迹线，所述第二组一条或多条迹线靠近所述玻璃芯的所述第一侧，其中，所述第一组一条或多条迹线位于所述玻璃芯的所述一侧与所述第二组一条或多条迹线之间；
其中，所述第一组中的所述一条或多条迹线中的每一条迹线的厚度小于所述第二组中的所述一条或多条迹线中的每一条迹线的厚度；
一个或多个穿玻璃过孔(TGV)，所述一个或多个穿玻璃过孔从所述玻璃芯的所述第一侧延伸到与所述玻璃芯的所述第一侧相反的所述玻璃芯的第二侧，所述一个或多个TGV包括导电材料；
一个或多个焊盘，所述一个或多个焊盘与所述玻璃芯的所述第二侧耦合，所述一个或多个焊盘分别与所述一个或多个TGV的所述导电材料电耦合；并且
其中，所述一个或多个TGV的所述导电材料与所述第一组迹线中的一条或多条迹线或与所述第二组迹线中的一条或多条迹线电耦合；
第一管芯，所述第一管芯与所述第一组中的所述一条或多条迹线中的一条迹线或与所述第二组中的所述一条或多条迹线中的一条迹线电耦合；以及
第二管芯，所述第二管芯与所述第一组中的所述一条或多条迹线中的一条迹线或与所述第二组中的所述一条或多条迹线中的一条迹线电耦合。
16.根据权利要求15所述的封装，其中，所述桥接器还包括靠近所述玻璃芯的所述第二侧的第三组一条或多条迹线，所述第三组中的所述一条或多条迹线中的至少一条迹线与至少两个TGV的所述导电材料电耦合。
17.根据权利要求15或16所述的封装，其中，所述桥接器还包括靠近所述玻璃芯的所述第二侧的第四组一条或多条迹线，其中，所述第三组一条或多条迹线在所述玻璃芯的所述第二侧和所述第四组一条或多条迹线之间，其中，所述第三组中的所述一条或多条迹线中的每一条迹线的厚度小于第四组中的所述一条或多条迹线中的每一条迹线的厚度。
18.根据权利要求17所述的封装，其中，所述第三组中的所述一条或多条迹线中的至少一条迹线在所述封装的操作期间承载输入/输出(I/O)信号或接地中的所选一个。
19.根据权利要求17所述的封装，其中，所述第四组中的所述一条或多条迹线中的至少一条迹线在所述封装的操作期间承载接地或电力中的所选一个。
20.根据权利要求17所述的封装，其中，所述桥接器还包括在所述第三组一条或多条迹线和所述第四组一条或多条迹线之间的一个或多个电介质层。
CN202280043545.3A 2021-09-17 2022-07-14 具有玻璃芯的桥接器中的厚迹线和薄迹线 Pending CN117642853A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/478,450 2021-09-17
US17/478,450 US20230100576A1 (en) 2021-09-17 2021-09-17 Thick and thin traces in a bridge with a glass core
PCT/US2022/037181 WO2023043529A1 (en) 2021-09-17 2022-07-14 Thick and thin traces in a bridge with a glass core

Publications (1)

Publication Number Publication Date
CN117642853A true CN117642853A (zh) 2024-03-01

Family

ID=85603400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280043545.3A Pending CN117642853A (zh) 2021-09-17 2022-07-14 具有玻璃芯的桥接器中的厚迹线和薄迹线

Country Status (4)

Country Link
US (1) US20230100576A1 (zh)
CN (1) CN117642853A (zh)
DE (1) DE112022001292T5 (zh)
WO (1) WO2023043529A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9852994B2 (en) * 2015-12-14 2017-12-26 Invensas Corporation Embedded vialess bridges
US10064277B2 (en) * 2016-03-29 2018-08-28 Ferric, Inc. Integrated passive devices and assemblies including same
US11562959B2 (en) * 2019-09-27 2023-01-24 Intel Corporation Embedded dual-sided interconnect bridges for integrated-circuit packages
US11133259B2 (en) * 2019-12-12 2021-09-28 International Business Machines Corporation Multi-chip package structure having high density chip interconnect bridge with embedded power distribution network
US20210280518A1 (en) * 2020-03-05 2021-09-09 Intel Corporation Emib architecture with dedicated metal layers for improving power delivery

Also Published As

Publication number Publication date
US20230100576A1 (en) 2023-03-30
DE112022001292T5 (de) 2023-12-28
WO2023043529A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US8809124B2 (en) Bumpless build-up layer and laminated core hybrid structures and methods of assembling same
US11166379B2 (en) Integrated circuit package substrate
US11780210B2 (en) Glass dielectric layer with patterning
US20230092242A1 (en) Dielectric layer separating a metal pad of a through glass via from a surface of the glass
EP4105983A1 (en) Die coupling using a substrate with a glass core
US20230197618A1 (en) Multilayer glass substrate
US20220406725A1 (en) Glass package core with planar structures
US20230086356A1 (en) Glass core substrate including buildups with different numbers of layers
US20230187331A1 (en) Interposer with a glass core that includes openings and through glass vias
CN117642853A (zh) 具有玻璃芯的桥接器中的厚迹线和薄迹线
US20220407205A1 (en) Contactless communication using a waveguide extending through a substrate core
US20220406523A1 (en) Capacitors in a glass substrate
US20230197351A1 (en) Film capacitor on a glass substrate
EP4109669A1 (en) Signal and ground vias in a glass core to control impedance
US20220384330A1 (en) High speed bridge between a package and a component
US20230089096A1 (en) Multiple dies coupled with a glass core substrate
US20240006297A1 (en) Silicide and silicon nitride layers between a dielectric and copper
US20230411838A1 (en) Substrate with a grounded coplanar waveguide on a glass core
US20230317621A1 (en) Glass substrate package with hybrid bonded die
US20220407203A1 (en) Coaxial structure in a glass substrate
US20220384560A1 (en) Inductors in trenches within a substrate
US20230086881A1 (en) Double-sided glass substrate with a hybrid bonded photonic integrated circuit
US20210090946A1 (en) Multiple layer copper seeding

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication