CN117640511B - 一种有线通信系统及其通信芯片、通信方法及介质 - Google Patents

一种有线通信系统及其通信芯片、通信方法及介质 Download PDF

Info

Publication number
CN117640511B
CN117640511B CN202410101571.8A CN202410101571A CN117640511B CN 117640511 B CN117640511 B CN 117640511B CN 202410101571 A CN202410101571 A CN 202410101571A CN 117640511 B CN117640511 B CN 117640511B
Authority
CN
China
Prior art keywords
data packet
current
communication chip
wired communication
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410101571.8A
Other languages
English (en)
Other versions
CN117640511A (zh
Inventor
朱敏
薛林海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Muchuang Integrated Circuit Design Co ltd
Original Assignee
Wuxi Muchuang Integrated Circuit Design Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Muchuang Integrated Circuit Design Co ltd filed Critical Wuxi Muchuang Integrated Circuit Design Co ltd
Priority to CN202410101571.8A priority Critical patent/CN117640511B/zh
Publication of CN117640511A publication Critical patent/CN117640511A/zh
Application granted granted Critical
Publication of CN117640511B publication Critical patent/CN117640511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/50—Address allocation
    • H04L61/5038—Address allocation for local use, e.g. in LAN or USB networks, or in a controller area network [CAN]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/06—Notations for structuring of protocol data, e.g. abstract syntax notation one [ASN.1]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种有线通信系统及其通信芯片、通信方法及介质，涉及通信领域，有线通信芯片设置有第一通信接口、高速缓存模块、CPU、内存模块、第二通信接口和DMA转发电路，CPU在第一相邻通信芯片经过第一通信接口及高速缓存模块传输的当前数据包不属于本地芯片的目标数据包的情况下，将当前数据包中当前首尾地址指针传输至DMA转发电路，并将当前数据包中当前数据传输至内存模块进行保存，DMA转发电路根据当前首尾地址指针及当前数据生成新的数据包并传输至第二相邻通信芯片，本方案中各个有线通信芯片无需连接同一路由器并通过其进行数据传输，简化了网络布线；各个有线通信芯片中的CPU无需搬运数据，降低了CPU的负担。

Description

一种有线通信系统及其通信芯片、通信方法及介质
技术领域
本发明涉及通信领域，特别涉及一种有线通信系统及其通信芯片、通信方法及介质。
背景技术
现有技术中的网络通信方案中，需要将网络中的所有设备，都连接在一个路由器上，才能保证所有设备相互通信。 即网络设备需要通讯和数据交换，一般都是至少需要两个条件：1、硬件上，要经过一个中间路由设备；2、软件上，要每个设备配置一个独特的IP（Internet Protocol，互联网协议）地址来实现。此外，现有技术的网络通信方案中，存在有线和无线两种通讯方案：1、设备与路由器间进行有线网连接通信，但有线网络布线结构复杂，需要有复杂的交叉或者中央路由Switch等设备。通信网络的管理维护人工成本高，同时由于硬件设备较多，设备成本也较高。2、设备与路由器间进行无线网连接通信，但在一些特殊的应用领域，比如多会议室会议系统，大规模广播系统，如果使用无线通讯，无线穿墙能力十分有限，通用频段下彼此易受干扰。
发明内容
本发明的目的在于提供一种有线通信系统及其通信芯片、通信方法及介质，本方案中各个有线通信芯片无需连接同一路由器并通过其进行数据传输，简化了网络布线；此外，各个有线通信芯片中的CPU无需搬运数据，降低了CPU的负担。
为解决上述技术问题，本发明提供了一种有线通信芯片，包括第一通信接口、高速缓存模块、CPU、内存模块、第二通信接口和DMA转发电路；其中，
所述第一通信接口，所述第一通信接口经过所述高速缓存模块与所述CPU连接，用于接收第一相邻通信芯片传输的当前数据包，并在所述高速缓存模块提供高速缓存的情况下将所述当前数据包传输至所述CPU；
所述CPU，所述CPU分别与所述内存模块及所述DMA转发电路连接，用于在所述当前数据包不为本地通信芯片的目标数据包后，将所述当前数据包中的当前首尾地址指针传输至所述DMA转发电路，并将所述当前数据包中的当前数据传输至所述内存模块进行保存；
所述DMA转发电路，所述DMA转发电路分别与所述内存模块及所述第二通信接口连接，用于根据所述当前首尾地址指针及所述内存模块中的所述当前数据生成新的数据包并通过所述第二通信接口传输至第二相邻通信芯片。
可选的，所述DMA转发电路，包括：数据地址模块、数据读取控制模块、数据缓存模块及数据网络组包模块；其中，
所述数据地址模块，用于接收所述CPU传输的所述当前首尾地址指针；
所述数据读取控制模块，用于在所述数据缓存模块提供缓存的情况下从所述内存模块中的所述当前数据中提取所述当前首尾地址指针对应的目标转发数据；
所述数据网络组包模块，用于将所述当前首尾地址指针及所述目标转发数据组合成新的所述数据包并传输至所述第二相邻通信芯片。
可选的，所述DMA转发电路，还包括：
中断控制模块，用于当接收到所述第二相邻通信芯片传输的预设信号后向所述CPU发送中断控制信号，以使所述CPU在接收到所述中断控制信号后释放所述内存模块的空间。
为解决上述技术问题，本发明还提供了一种有线通信系统，包括：若干个如上述所述的有线通信芯片，各所述有线通信芯片依次首尾串接。
可选的，不同所述有线通信芯片对应不同的芯片级数，且各所述有线通信芯片按照各所述芯片级数的大小顺序依次首尾串接；其中，所述有线通信芯片的芯片级数与所述有线通信芯片的IP地址的大小呈正相关关系。
为解决上述技术问题，本发明还提供了一种有线通信方法，应用于如上述所述的有线通信芯片中的CPU，包括：
接收第一相邻通信芯片传输的当前数据包，并判断所述当前数据包是否为本地通信芯片所需的目标数据包；
若所述当前数据包不为本地通信芯片所需的目标数据包，则将所述当前数据包中的当前首尾地址指针传输至所述本地通信芯片中的DMA转发电路，以使所述DMA转发电路根据所述当前首尾地址指针及所述当前数据包中的当前数据生成新的数据包并传输至第二相邻通信芯片。
可选的，在所述判断所述当前数据包是否为本地通信芯片所需的目标数据包之前，还包括：
判断所述当前数据包是否出现错误；
若所述当前数据包未出现错误，则触发所述判断所述当前数据包是否为本地通信芯片所需的目标数据包的步骤；
若所述当前数据包出现错误，则发出相应的报警，并向所述第一相邻通信芯片中的DMA转发电路发送相应的数据重发信号，以使所述第一相邻通信芯片中的DMA转发电路重新发送所述当前数据包。
可选的，所述判断所述当前数据包是否出现错误，包括：
确定所述当前数据包中的当前校验位；
判断所述当前校验位是否与预设标准校验位相同；
若所述当前校验位与预设标准校验位相同，则判定所述当前数据包未出现错误；
若所述当前校验位与预设标准校验位不相同，则判定所述当前数据包出现错误。
可选的，所述判断所述当前数据包是否为本地通信芯片所需的目标数据包，包括：
确定所述本地通信芯片的本地IP地址；
判断所述当前数据包对应的当前IP地址是否与所述本地IP地址相匹配；
若所述当前数据包对应的当前IP地址与所述本地IP地址相匹配，则判定所述当前数据包为本地通信芯片所需的目标数据包；
若所述当前数据包对应的当前IP地址与所述本地IP地址不匹配，则判定所述当前数据包不为本地通信芯片所需的目标数据包。
可选的，所述DMA转发电路根据所述当前首尾地址指针及所述当前数据包中的当前数据生成新的数据包并传输至第二相邻通信芯片，包括：
所述DMA转发电路根据所述当前首尾地址指针从所述本地通信芯片中的内存模块中的所述当前数据中提取所述当前首尾地址指针对应的目标转发数据；
所述DMA转发电路将所述当前首尾地址指针及所述目标转发数据组合成新的所述数据包并传输至所述第二相邻通信芯片。
可选的，在所述DMA转发电路根据所述当前首尾地址指针及所述当前数据包中的当前数据生成新的数据包并传输至第二相邻通信芯片之前，还包括：
确定所述本地通信芯片的本地IP地址；
根据有线通信系统中各有线通信芯片的芯片级数由大到小的顺序及所述本地IP地址对应的芯片级数，从所述有线通信系统中确定出下一有线通信芯片，以得到所述第二相邻通信芯片；
其中，所述有线通信系统为所述本地通信芯片和所述第一相邻通信芯片当前所在的有线通信系统。
可选的，在所述DMA转发电路根据所述当前首尾地址指针及所述当前数据包中的当前数据生成新的数据包并传输至第二相邻通信芯片之前，还包括：
确定所述本地通信芯片的本地IP地址；
根据有线通信系统中各有线通信芯片的芯片级数由小到大的顺序及所述本地IP地址对应的芯片级数，从所述有线通信系统中确定出下一有线通信芯片，以得到所述第二相邻通信芯片；
其中，所述有线通信系统为所述本地通信芯片和所述第一相邻通信芯片当前所在的有线通信系统。
可选的，在所述DMA转发电路根据所述当前首尾地址指针及所述当前数据包中的当前数据生成新的数据包并传输至第二相邻通信芯片之前，还包括：
确定所述当前数据包对应的当前IP地址；
确定有线通信系统中若干个有线通信芯片对应的预设IP地址；所述有线通信系统为所述本地通信芯片和所述第一相邻通信芯片当前所在的有线通信系统；
基于所述当前IP地址与各所述预设IP地址间的地址间隔从所述有线通信系统中确定所述第二相邻通信芯片。
可选的，在所述将所述当前数据包中的当前首尾地址指针传输至所述本地通信芯片中的DMA转发电路之后，还包括：
判断在预设时间后是否接收到所述DMA转发电路传输的中断信号；
若在预设时间后接收到所述DMA转发电路传输的中断信号，则判定新的所述数据包未出现错误且成功传输至所述第二相邻通信芯片；
若在预设时间后未接收到所述DMA转发电路传输的中断信号，则判定新的所述数据包出现错误或未成功传输至所述第二相邻通信芯片。
为解决上述技术问题，本发明还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述所述有线通信方法的步骤。
本发明的目的是提供一种有线通信系统及其通信芯片、通信方法及介质，有线通信芯片中设置有第一通信接口、高速缓存模块、CPU、内存模块、第二通信接口和DMA转发电路，其中CPU能在第一相邻通信芯片经过第一通信接口及高速缓存模块传输的当前数据包不属于本地芯片的目标数据包的情况下，将当前数据包中的当前首尾地址指针传输至DMA转发电路，并将当前数据包中的当前数据传输至内存模块进行保存，DMA转发电路会根据当前首尾地址指针及当前数据生成新的数据包并传输至第二相邻通信芯片，本方案中各个有线通信芯片无需连接同一路由器并通过其进行数据传输，简化了网络布线；此外，各个有线通信芯片中的CPU无需搬运数据，降低了CPU的负担。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明提供的一种有线通信芯片的结构示意图；
图2为本发明提供的一种有线通信芯片系统电路连接示意图；
图3为本发明提供的另一种有线通信芯片系统电路连接示意图；
图4为本发明提供的一种CPU填充地址FIFO示意图；
图5为本发明提供的一种内存模块的数据空间示意图；
图6为本发明提供的一种有线通信芯片中数据流向示意图；
图7为本发明提供的一种有线通信方法的过程流程图；
图8为本发明提供的另一种有线通信方法的过程流程图。
具体实施方式
本发明的核心是提供一种有线通信系统及其通信芯片、通信方法及介质，本方案中各个有线通信芯片无需连接同一路由器并通过其进行数据传输，简化了网络布线；此外，各个有线通信芯片中的CPU无需搬运数据，降低了CPU的负担。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1，图1为本发明提供的一种有线通信芯片的结构示意图。包括第一通信接口1、高速缓存模块2、CPU3、内存模块4、第二通信接口5和DMA转发电路6；其中，
第一通信接口1，第一通信接口1经过高速缓存模块2与CPU3连接，用于接收第一相邻通信芯片传输的当前数据包，并在高速缓存模块2提供高速缓存的情况下将当前数据包传输至CPU3；
CPU3，CPU3分别与内存模块4及DMA转发电路6连接，用于在当前数据包不为本地通信芯片的目标数据包后，将当前数据包中的当前首尾地址指针传输至DMA转发电路6，并将当前数据包中的当前数据传输至内存模块4进行保存；
DMA转发电路6，DMA转发电路6分别与内存模块4及第二通信接口5连接，用于根据当前首尾地址指针及内存模块4中的当前数据生成新的数据包并通过第二通信接口5传输至第二相邻通信芯片。
本发明中，有线通信芯片包括第一通信接口1、高速缓存模块2、内存模块4、CPU3（Central Processing Unit，中央处理器）、第二通信接口5及DMA（直接内存访问，DirectMemory Access）转发电路，其中，第一通信接口1能够接收第一相邻通信芯片传输的当前数据包，并在高速缓存模块2提供高速缓存的情况下将当前数据包传输至CPU3，CPU3能够判别当前数据包是否为本芯片所需的目标数据包，如果不是，则将当前数据包中的当前首尾地址指针传输至DMA转发电路6，将当前数据包中的当前数据传输至内存模块4，以便DMA转发电路6根据当前首尾地址指针和当前数据生成新的数据包，并通过第二通信接口5传输至第二相邻通信芯片，第一相邻通信芯片、本地通信芯片与第二相邻通信芯片依次串联，解决了因多个有线通信芯片共同连接一个路由器并由其转发各个有线通信芯片的数据包而形成的复杂交叉问题，简化了网络布线；此外，各个有线通信芯片中的CPU3无需搬运数据，仅在判断出当前数据包并不为本地通信芯片所需的目标数据包后依靠各自对应的DMA转发电路6进行数据的传输，降低了CPU3的负担。
需要说明的是，1、DMA：直接内存访问（DMA，Direct Memory Access）是一些计算机总线架构提供的功能，它能使数据从附加设备（如磁盘驱动器）直接发送到计算机主板的内存上。DMA的优势是不通过CPU3，快速高效的搬运内存数据，同时解放了CPU3工作负载。2、FIFO：先进先出 First-In-First-Out。3、路由/路由器：路由（routing）是指分组从源到目的地时，决定端到端路径的网络范围的进程。路由工作在OSI参考模型（Open SystemInternetwork Reference Model，开放系统互连参考模型）的第三层，即网络层的数据包转发设备。路由器通过转发数据包来实现网络互连。4、CPU3：计算机中央处理单元，计算机内部主控计算模块。5、内存：计算机数据计算过程中临时数据缓存单元，特征：读写速率快，掉电数据丢失。6、CHIP：芯片，又称集成电路(Integrated Circuit，IC)，是电子器件的一种。它将许多不同的电子器件(如晶体管、电容、电阻器等)集成在一个小小的硅片上。
还需要说明的是，本发明的技术方案是在CPU3+网络接口电路+内存电路+高速缓存模块2之外，额外增加一个以DMA控制器为主的转发电路模块（整个电路模块可以用FPGA（Field Programmable Gate Array，现场可编程门阵列），也可以是ASIC（ApplicationSpecific Integrated Circuit，专用集成电路）定制或者分立电路搭建，构成全新的有线通信芯片，且每个有线通信芯片均可以双向传输数据，其中，每个有线通信芯片中包含的第一通信接口1和第二通信接口5均为双向接口，以便有线通信芯片进行双向数据传输。此外，只需要有线通信系统中的多个有线通信芯片两两首尾对接，就可以实现所有有线通信芯片之间通信了，电路连接如图2所示，其中CHIP-1~CHIP-6分别为有线通信芯片1~有线通信芯片6。
还需要说明的是，CHIP之间彼此连接，不需要接入其他网络的情况下。如此组网，具有以下优点：1、节约硬件：不再需要将所有的CHIP都连接到一个中央用来实现通信的路由设备；2、增强网络健壮性：由于所有相连的CHIP之间都是双向通信，即便中间某两个CHIP之间断开故障，剩余的CHIP也依然可以组成一个双向通信链路，依然可以实现相互通信。此外，如图3所示，CHIP-1~CHPU-4之间彼此连接，CHIP-1和CHIP-4首尾分别接入路由设备。如此组网，可以外接通信。即便中间某两个CHIP之间断开故障，也不影响通信。
还需要说明的是，有线通信芯片中CPU3能够将当前数据包中的当前首尾地址（Head/Tail Address）指针传输至DMA转发电路6，其中CPU3填充转发包地址时DMA转发电路6中数据地址模块FIFO（使用数据地址模块FIFO存储转发包地址信息）的示意图如图4所示，并将当前数据传输至内存模块4，此时，内存模块4中的空间如图5所示。
本实施例提供了一种有线通信芯片，有线通信芯片中设置有第一通信接口1、高速缓存模块2、CPU3、内存模块4、第二通信接口5和DMA转发电路6，其中CPU3能在第一相邻通信芯片经过第一通信接口1及高速缓存模块2传输的当前数据包不属于本地芯片的目标数据包的情况下，将当前数据包中的当前首尾地址指针传输至DMA转发电路6，并将当前数据包中的当前数据传输至内存模块4进行保存，DMA转发电路6会根据当前首尾地址指针及当前数据生成新的数据包并传输至第二相邻通信芯片，本方案中各个有线通信芯片无需连接同一路由器并通过其进行数据传输，简化了网络布线；此外，各个有线通信芯片中的CPU3无需搬运数据，降低了CPU3的负担。
在上述实施例的基础上：
作为一种可选的实施例，DMA转发电路6，包括：数据地址模块、数据读取控制模块、数据缓存模块及数据网络组包模块；其中，
数据地址模块，用于接收CPU3传输的当前首尾地址指针；
数据读取控制模块，用于在数据缓存模块提供缓存的情况下从内存模块4中的当前数据中提取当前首尾地址指针对应的目标转发数据；
数据网络组包模块，用于将当前首尾地址指针及目标转发数据组合成新的数据包并传输至第二相邻通信芯片。
本发明中，DMA转发电路6包括：数据地址模块、数据读取控制模块、数据缓存模块以及数据网络组包模块，其中，数据地址模块用于接收CPU3传输的当前首尾地址指针，而数据读取控制模块则在数据缓存模块提供缓存的情况下从内存模块4中的当前数据中提取当前首尾地址指针对应的目标转发数据，数据网络组包模块则会将当前首尾地址指针及目标转发数据组合成新的数据包并传输至第二相邻通信芯片，保证了数据包组合过程的准确性和完整性。
需要说明的是，本方案中的有线通信芯片搬运数据无CPU3参与，电路可靠简单低廉，对CPU3负担小；（每个节点，都使用DMA搬运，CPU3仅仅启动、配置DMA），网络布线简单，两两对接，没有复杂的交叉或者中央路由Switch等设备。排序的时候，IP小的排上游、IP大的排到下游。硬件组网中片片串联，且按照物理位置进行顺时针组网。
作为一种可选的实施例，DMA转发电路6，还包括：
中断控制模块，用于当接收到第二相邻通信芯片传输的预设信号后向CPU3发送中断控制信号，以使CPU3在接收到中断控制信号后释放内存模块4的空间。
本发明中，DMA转发电路6中还包括：中断控制模块，而中断控制模块的作用则是当接收到第二相邻通信芯片传输的预设信号后向CPU3发送中断控制信号，因为第二相邻通信芯片向本地通信芯片的DMA转发电路6传输预设信号证明了DMA转发电路6传输的新的数据包是正确的，且已成功被第二相邻通信芯片接收到，其次，中断控制模块向CPU3发送的中断控制信号能够告知CPU3当前数据已被转发走，进而使CPU3释放内存模块4中的空间，方便内存模块4接收下一批数据。
需要说明的是，整个有线通信芯片的数据流向图如图6所示，其中网口1和网口2均为双向接口，此外，整个有线通信芯片的数据转发传输过程为：1、CPU3从网口1收到数据之后，存入内存之中。2、CPU3在内存中写入本CHIP需要下发到其它CHIP的数据。本条和上条可同时发生，也可独立发生。3、CPU3提取符合本设备的数据，将非本设备(IP地址不匹配的)数据包存在内存之后的首尾地址存入数据转发DMA控制的专用FIFO(以下简称FIFO)内。4、FIFO非空启动操作，从内存相关地址之中将数据读取出来，并行网络格式组包。5、组好网络的包的数据从网口2转发给下级设备即可。6、正常成功数据转发后 定时或定量给CPU3发中断，告知数据以被转发走，相关内存空间被释放，方便接收下一批数据。这边的定时定量指的是为降低CPU3的负担，释放一定量后的数据或者隔一定量的时间之后，再去通知CPU3发中断。
为解决上述技术问题，本发明还提供了一种有线通信系统，包括：若干个如上述的有线通信芯片，各有线通信芯片依次首尾串接。
本实施例提供的有线通信系统，与上述有线通信芯片对应，故具有与上述有线通信芯片相同的有益效果，因此有线通信系统部分的实施例请参见有线通信芯片部分的实施例的描述，这里暂不赘述。
需要说明的是，1、以多人语音会议系统为例。语音的数据量较小，一般语音带宽不超过20kbps, 普通的千兆网最多可以同时承载50路语音数据。按照本发明设计，两两语音终端同时对话，最多也可以支持50组1对1的会议系统。比如CHIP-1所在的外设麦克风把语音数据转发CHIP-6所在的播放设备，选定IP地址后，数据依次快速穿过CHIP-2、CHIP-3、CHIP-4、CHIP-5到CHIP-6的位置。50人同时发言，在一个链路上，通过广播的方式，每个CHIP接收端也可以同时拿到50人的语音数据。2、以单向大数据广播为例，类似网络电视节目（视频数据）。很方便实现数据广播传送，不需要路由设备。双向的，两个方向都可以发，整体延时比较小，收到一个数据包就可以发。
作为一种可选的实施例，不同有线通信芯片对应不同的芯片级数，且各有线通信芯片按照各芯片级数的大小顺序依次首尾串接；其中，有线通信芯片的芯片级数与有线通信芯片的IP地址的大小呈正相关关系。
本发明中，有线通信系统中包含多个有线通信芯片时，各个有线通信芯片按照各自对应的芯片级数的大小顺序依次首尾串联，并进行相互间数据的传输，例如：按照IP地址的大小分为有线通信芯片1，有线通信芯片2，…，有线通信芯片6，当有线通信芯片1想向有线通信芯片6发送一个数据包，那么根据有线通信系统中各芯片的连接关系可知，有线通信芯片1分别与有线通信芯片2及有线通信芯片6连接，且有线通信芯片1可以按照级数的大小关系直接传给有线通信芯片6，也可以先传给有线通信芯片2，再由有线通信芯片2传输给有线通信芯片3，直到传输至有线通信芯片6，本申请提供的有线通信芯片并未限定数据包的传输方向，即数据包既可以按照有线通信芯片级数由大到小的顺序传输，也可以按照有线通信芯片级数由小到大的顺序传输，还可以按照有线通信芯片级数间的间隔选择是按照有线通信芯片级数由大到小的顺序传输还是按照有线通信芯片级数由小到大的顺序传输，但按照有线通信芯片级数间的间隔进行传输方向的选择会降低芯片的功耗，提高数据传输的效率。
需要说明的是，多个有线通信芯片串接起来后，根据网络链接关系和方向，依次设定IP地址，从小到大。用户可以自行设定，例如：比本设备小的IP地址的设备属于上级设备，比本设备大的IP地址设备属于下级设备。
请参照图7，图7为本发明提供的一种有线通信方法的过程流程图。应用于如上述的有线通信芯片中的CPU3，包括：
S11:接收第一相邻通信芯片传输的当前数据包，并判断当前数据包是否为本地通信芯片所需的目标数据包；
S12:若当前数据包不为本地通信芯片所需的目标数据包，则将当前数据包中的当前首尾地址指针传输至本地通信芯片中的DMA转发电路6，以使DMA转发电路6根据当前首尾地址指针及当前数据包中的当前数据生成新的数据包并传输至第二相邻通信芯片。
本实施例提供的有线通信方法，与上述有线通信芯片对应，故具有与上述有线通信芯片相同的有益效果，因此有线通信方法部分的实施例请参见有线通信芯片部分的实施例的描述，这里暂不赘述。
作为一种可选的实施例，在判断当前数据包是否为本地通信芯片所需的目标数据包之前，还包括：
判断当前数据包是否出现错误；
若当前数据包未出现错误，则触发判断当前数据包是否为本地通信芯片所需的目标数据包的步骤；
若当前数据包出现错误，则发出相应的报警，并向第一相邻通信芯片中的DMA转发电路6发送相应的数据重发信号，以使第一相邻通信芯片中的DMA转发电路6重新发送当前数据包。
本发明中，在判断当前数据包是否为本地通信芯片所需的目标数据包之前，CPU3还会判断当前数据包是否出现错误，一旦判定出当前数据包出现错误，则会发出相应的报警，并向第一相邻通信芯片中的DMA转发电路6发送相应的数据重发信号，以使第一相邻通信芯片中的DMA转发电路6重新发送当前数据包，避免了因当前数据包的错误而对后续新的数据包生成和传输带来影响，此外，在判断出当前数据包错误后令第一相邻通信芯片中的DMA转发电路6重新发送当前数据包，可以避免因外界干扰所造成的判断错误，提高判断的准确性。
需要说明的是，在实际应用中，在向第一相邻通信芯片中的DMA转发电路6发送相应的数据重发信号后，CPU3还会对重发后的“当前数据包”进行判断，如果整个判断重发过程重复预设次数，则判定当前数据包确实出现错误，错误的原因也并不是因为判断过程所受到干扰，且无需第一相邻通信芯片中的DMA转发电路6继续发送当前数据包了，其中，预设次数由实际需要而定，本申请在此并不做特殊限定。
作为一种可选的实施例，判断当前数据包是否出现错误，包括：
确定当前数据包中的当前校验位；
判断当前校验位是否与预设标准校验位相同；
若当前校验位与预设标准校验位相同，则判定当前数据包未出现错误；
若当前校验位与预设标准校验位不相同，则判定当前数据包出现错误。
本发明中，判断当前数据包是否出现错误的方式为：先确定当前数据包中的当前校验位，再判断当前校验位是否与预设标准校验位相同，如果当前校验位与预设标准校验位相同，则判定当前数据包未出现错误；反之，如果当前校验位与预设标准校验位不相同，则判定当前数据包出现错误，因为当前数据包中存在当前校验位，所以CPU3根据当前校验位对当前数据包的错误情况进行判断，提高了方案的可靠性。
作为一种可选的实施例，判断当前数据包是否为本地通信芯片所需的目标数据包，包括：
确定本地通信芯片的本地IP地址；
判断当前数据包对应的当前IP地址是否与本地IP地址相匹配；
若当前数据包对应的当前IP地址与本地IP地址相匹配，则判定当前数据包为本地通信芯片所需的目标数据包；
若当前数据包对应的当前IP地址与本地IP地址不匹配，则判定当前数据包不为本地通信芯片所需的目标数据包。
本发明中，判断当前数据包是否为本地通信芯片所需的目标数据包的方式为：先确定本地通信芯片的本地IP地址，进而判断当前数据包对应的当前IP地址是否与本地IP地址相匹配，如果当前数据包对应的当前IP地址与本地IP地址相匹配，则证明当前数据包为本地通信芯片所需的目标数据包；反之，如果当前数据包对应的当前IP地址与本地IP地址不匹配，则证明当前数据包不为本地通信芯片所需的目标数据包，根据本地通信芯片的本地IP地址与当前数据包对应的当前IP地址的匹配情况准确的判断出当前数据包是否为本地通信芯片所需的目标数据包。
作为一种可选的实施例，DMA转发电路6根据当前首尾地址指针及当前数据包中的当前数据生成新的数据包并传输至第二相邻通信芯片，包括：
DMA转发电路6根据当前首尾地址指针从本地通信芯片中的内存模块4中的当前数据中提取当前首尾地址指针对应的目标转发数据；
DMA转发电路6将当前首尾地址指针及目标转发数据组合成新的数据包并传输至第二相邻通信芯片。
本发明中，DMA转发电路6生成新的数据包并将其传输至第二相邻通信芯片的过程为：DMA转发电路6先根据当前首尾地址指针从内存模块4中的当前数据中提取当前首尾地址指针对应的目标转发数据，之后再将当前首尾地址指针及目标转发数据组合成新的数据包，并将新的数据包传输至第二相邻通信芯片，提高了新的数据包生成及传输的准确性。
作为一种可选的实施例，在DMA转发电路6根据当前首尾地址指针及当前数据包中的当前数据生成新的数据包并传输至第二相邻通信芯片之前，还包括：
确定本地通信芯片的本地IP地址；
根据有线通信系统中各有线通信芯片的芯片级数由大到小的顺序及本地IP地址对应的芯片级数，从有线通信系统中确定出下一有线通信芯片，以得到第二相邻通信芯片；
其中，有线通信系统为本地通信芯片和第一相邻通信芯片当前所在的有线通信系统。
本发明中，在DMA转发电路6根据当前首尾地址指针及当前数据包中的当前数据生成新的数据包并传输至第二相邻通信芯片之前，还需要确定出第二相邻通信芯片，即先确定本地通信芯片的本地IP地址，再根据有线通信系统中各有线通信芯片的芯片级数由大到小的顺序及本地IP地址对应的芯片级数，从有线通信系统中确定出下一有线通信芯片，确定出的下一有线通信芯片即为第二相邻通信芯片，例如：因为各个有线通信芯片的数据传输方向为芯片级数由小到大，所以当有线通信系统中各有线通信芯片的芯片级数由大到小的顺序为：有线通信芯片1，有线通信芯片2，有线通信芯片3，而本地通信芯片为有线通信芯片2，那第二相邻通信芯片就为有线通信芯片1，便于DMA转发电路6后续向第二相邻通信芯片传输新的数据包。
作为一种可选的实施例，在DMA转发电路6根据当前首尾地址指针及当前数据包中的当前数据生成新的数据包并传输至第二相邻通信芯片之前，还包括：
确定本地通信芯片的本地IP地址；
根据有线通信系统中各有线通信芯片的芯片级数由小到大的顺序及本地IP地址对应的芯片级数，从有线通信系统中确定出下一有线通信芯片，以得到第二相邻通信芯片；
其中，有线通信系统为本地通信芯片和第一相邻通信芯片当前所在的有线通信系统。
本发明中，在DMA转发电路6根据当前首尾地址指针及当前数据包中的当前数据生成新的数据包并传输至第二相邻通信芯片之前，还需要确定出第二相邻通信芯片，即先确定本地通信芯片的本地IP地址，再根据有线通信系统中各有线通信芯片的芯片级数由小到大的顺序及本地IP地址对应的芯片级数，从有线通信系统中确定出下一有线通信芯片，确定出的下一有线通信芯片即为第二相邻通信芯片，例如：因为各个有线通信芯片的数据传输方向为芯片级数由小到大，所以当有线通信系统中各有线通信芯片的芯片级数由小到大的顺序为：有线通信芯片1，有线通信芯片2，有线通信芯片3，而本地通信芯片为有线通信芯片2，那第二相邻通信芯片就为有线通信芯片3，便于DMA转发电路6后续向第二相邻通信芯片传输新的数据包。
作为一种可选的实施例，在DMA转发电路6根据当前首尾地址指针及当前数据包中的当前数据生成新的数据包并传输至第二相邻通信芯片之前，还包括：
确定当前数据包对应的当前IP地址；
确定有线通信系统中若干个有线通信芯片对应的预设IP地址；有线通信系统为本地通信芯片和第一相邻通信芯片当前所在的有线通信系统；
基于当前IP地址与各预设IP地址间的地址间隔从有线通信系统中确定第二相邻通信芯片。
本发明中，在DMA转发电路6根据当前首尾地址指针及当前数据包中的当前数据生成新的数据包并传输至第二相邻通信芯片之前，还需要确定出第二相邻通信芯片，即先确定当前数据包对应的当前IP地址及有线通信系统中若干个有线通信芯片对应的预设IP地址，再基于当前IP地址与各预设IP地址间的地址间隔从有线通信系统中确定第二相邻通信芯片，即根据地址间隔确定各个有线通信芯片的数据传输方向为芯片级数由小到大还是芯片级数由小到大，便于DMA转发电路6后续向第二相邻通信芯片传输新的数据包。
需要说明的是，有线通信系统中数据包有三种传输方向，1、CHIP把数据全部往下级方向发送。2、CHIP把数据全部往上级方向发送。3、CHIP根据IP地址大小，把IP地址比自身小的往上级方向发送，反之往下级方向发送。此外，正常情况下，我们可以选择上述的方案3的模式，通讯传输效率最高。如果发生异常，某一方向发送数据，长时间(自设定，比如1秒)没有收到对方响应，我们可以判断为链路发生了物理故障(比如断开)；此时启动反方向数据发送，并将该故障记录并告知链路上的其他CHIP，必要情况下可设置故障灯等物理报警手段，等待相关工作人员进行物理调试和恢复重启。
请参照图8，图8为本发明提供的一种有线通信方法的过程流程图。作为一种可选的实施例，在将当前数据包中的当前首尾地址指针传输至本地通信芯片中的DMA转发电路6之后，还包括：
判断在预设时间后是否接收到DMA转发电路6传输的中断信号；
若在预设时间后接收到DMA转发电路6传输的中断信号，则判定新的数据包未出现错误且成功传输至第二相邻通信芯片；
若在预设时间后未接收到DMA转发电路6传输的中断信号，则判定新的数据包出现错误或未成功传输至第二相邻通信芯片。
本发明中，在将当前数据包对应的当前首尾地址指针传输至本地通信芯片中的DMA转发电路6之后，CPU3还会判断在预设时间后是否接收到DMA转发电路6传输的中断信号，因为DMA转发电路6会在接收到第二相邻通信芯片传输的预设信号后，判定第二相邻通信芯片成功接收到新的数据包且新的数据包未出现错误，所以如果在预设时间后接收到DMA转发电路6传输的中断信号，则证明新的数据包未出现错误且成功传输至第二相邻通信芯片；反之，如果在预设时间后未接收到DMA转发电路6传输的中断信号，则证明新的数据包出现错误或未成功传输至第二相邻通信芯片。
本发明还提供了一种计算机可读存储介质对应的实施例，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述有线通信方法的步骤。
可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（Read-Only Memory，ROM）、随机存取存储器（Random Access Memory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。
本实施例提供的计算机可读存储介质，与上述方法对应，故具有与上述方法相同的有益效果，因此计算机可读存储介质部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (15)

1.一种有线通信芯片，其特征在于，包括第一通信接口、高速缓存模块、CPU、内存模块、第二通信接口和DMA转发电路；其中，
所述第一通信接口，所述第一通信接口经过所述高速缓存模块与所述CPU连接，用于接收第一相邻通信芯片传输的当前数据包，并在所述高速缓存模块提供高速缓存的情况下将所述当前数据包传输至所述CPU；
所述CPU，所述CPU分别与所述内存模块及所述DMA转发电路连接，用于在所述当前数据包不为本地通信芯片的目标数据包后，将所述当前数据包中的当前首尾地址指针传输至所述DMA转发电路，并将所述当前数据包中的当前数据传输至所述内存模块进行保存；
所述DMA转发电路，所述DMA转发电路分别与所述内存模块及所述第二通信接口连接，用于根据所述当前首尾地址指针及所述内存模块中的所述当前数据生成新的数据包并通过所述第二通信接口传输至第二相邻通信芯片。
2.如权利要求1所述的有线通信芯片，其特征在于，所述DMA转发电路，包括：数据地址模块、数据读取控制模块、数据缓存模块及数据网络组包模块；其中，
所述数据地址模块，用于接收所述CPU传输的所述当前首尾地址指针；
所述数据读取控制模块，用于在所述数据缓存模块提供缓存的情况下从所述内存模块中的所述当前数据中提取所述当前首尾地址指针对应的目标转发数据；
所述数据网络组包模块，用于将所述当前首尾地址指针及所述目标转发数据组合成新的所述数据包并传输至所述第二相邻通信芯片。
3.如权利要求2所述的有线通信芯片，其特征在于，所述DMA转发电路，还包括：
中断控制模块，用于当接收到所述第二相邻通信芯片传输的预设信号后向所述CPU发送中断控制信号，以使所述CPU在接收到所述中断控制信号后释放所述内存模块的空间。
4.一种有线通信系统，其特征在于，包括：若干个如权利要求1至3任一项所述的有线通信芯片，各所述有线通信芯片依次首尾串接。
5.如权利要求4所述的有线通信系统，其特征在于，不同所述有线通信芯片对应不同的芯片级数，且各所述有线通信芯片按照各所述芯片级数的大小顺序依次首尾串接；其中，所述有线通信芯片的芯片级数与所述有线通信芯片的IP地址的大小呈正相关关系。
6.一种有线通信方法，其特征在于，应用于如权利要求1至3任一项所述的有线通信芯片中的CPU，包括：
接收第一相邻通信芯片传输的当前数据包，并判断所述当前数据包是否为本地通信芯片所需的目标数据包；
若所述当前数据包不为本地通信芯片所需的目标数据包，则将所述当前数据包中的当前首尾地址指针传输至所述本地通信芯片中的DMA转发电路，以使所述DMA转发电路根据所述当前首尾地址指针及所述当前数据包中的当前数据生成新的数据包并传输至第二相邻通信芯片。
7.如权利要求6所述的有线通信方法，其特征在于，在所述判断所述当前数据包是否为本地通信芯片所需的目标数据包之前，还包括：
判断所述当前数据包是否出现错误；
若所述当前数据包未出现错误，则触发所述判断所述当前数据包是否为本地通信芯片所需的目标数据包的步骤；
若所述当前数据包出现错误，则发出相应的报警，并向所述第一相邻通信芯片中的DMA转发电路发送相应的数据重发信号，以使所述第一相邻通信芯片中的DMA转发电路重新发送所述当前数据包。
8.如权利要求7所述的有线通信方法，其特征在于，所述判断所述当前数据包是否出现错误，包括：
确定所述当前数据包中的当前校验位；
判断所述当前校验位是否与预设标准校验位相同；
若所述当前校验位与预设标准校验位相同，则判定所述当前数据包未出现错误；
若所述当前校验位与预设标准校验位不相同，则判定所述当前数据包出现错误。
9.如权利要求6所述的有线通信方法，其特征在于，所述判断所述当前数据包是否为本地通信芯片所需的目标数据包，包括：
确定所述本地通信芯片的本地IP地址；
判断所述当前数据包对应的当前IP地址是否与所述本地IP地址相匹配；
若所述当前数据包对应的当前IP地址与所述本地IP地址相匹配，则判定所述当前数据包为本地通信芯片所需的目标数据包；
若所述当前数据包对应的当前IP地址与所述本地IP地址不匹配，则判定所述当前数据包不为本地通信芯片所需的目标数据包。
10.如权利要求6所述的有线通信方法，其特征在于，所述DMA转发电路根据所述当前首尾地址指针及所述当前数据包中的当前数据生成新的数据包并传输至第二相邻通信芯片，包括：
所述DMA转发电路根据所述当前首尾地址指针从所述本地通信芯片中的内存模块中的所述当前数据中提取所述当前首尾地址指针对应的目标转发数据；
所述DMA转发电路将所述当前首尾地址指针及所述目标转发数据组合成新的所述数据包并传输至所述第二相邻通信芯片。
11.如权利要求6所述的有线通信方法，其特征在于，在所述DMA转发电路根据所述当前首尾地址指针及所述当前数据包中的当前数据生成新的数据包并传输至第二相邻通信芯片之前，还包括：
确定所述本地通信芯片的本地IP地址；
根据有线通信系统中各有线通信芯片的芯片级数由大到小的顺序及所述本地IP地址对应的芯片级数，从所述有线通信系统中确定出下一有线通信芯片，以得到所述第二相邻通信芯片；
其中，所述有线通信系统为所述本地通信芯片和所述第一相邻通信芯片当前所在的有线通信系统。
12.如权利要求6所述的有线通信方法，其特征在于，在所述DMA转发电路根据所述当前首尾地址指针及所述当前数据包中的当前数据生成新的数据包并传输至第二相邻通信芯片之前，还包括：
确定所述本地通信芯片的本地IP地址；
根据有线通信系统中各有线通信芯片的芯片级数由小到大的顺序及所述本地IP地址对应的芯片级数，从所述有线通信系统中确定出下一有线通信芯片，以得到所述第二相邻通信芯片；
其中，所述有线通信系统为所述本地通信芯片和所述第一相邻通信芯片当前所在的有线通信系统。
13.如权利要求6所述的有线通信方法，其特征在于，在所述DMA转发电路根据所述当前首尾地址指针及所述当前数据包中的当前数据生成新的数据包并传输至第二相邻通信芯片之前，还包括：
确定所述当前数据包对应的当前IP地址；
确定有线通信系统中若干个有线通信芯片对应的预设IP地址；所述有线通信系统为所述本地通信芯片和所述第一相邻通信芯片当前所在的有线通信系统；
基于所述当前IP地址与各所述预设IP地址间的地址间隔从所述有线通信系统中确定所述第二相邻通信芯片。
14.如权利要求6至13任一项所述的有线通信方法，其特征在于，在所述将所述当前数据包中的当前首尾地址指针传输至所述本地通信芯片中的DMA转发电路之后，还包括：
判断在预设时间后是否接收到所述DMA转发电路传输的中断信号；
若在预设时间后接收到所述DMA转发电路传输的中断信号，则判定新的所述数据包未出现错误且成功传输至所述第二相邻通信芯片；
若在预设时间后未接收到所述DMA转发电路传输的中断信号，则判定新的所述数据包出现错误或未成功传输至所述第二相邻通信芯片。
15.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求 6至 14任一项所述有线通信方法的步骤。
CN202410101571.8A 2024-01-25 2024-01-25 一种有线通信系统及其通信芯片、通信方法及介质 Active CN117640511B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410101571.8A CN117640511B (zh) 2024-01-25 2024-01-25 一种有线通信系统及其通信芯片、通信方法及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410101571.8A CN117640511B (zh) 2024-01-25 2024-01-25 一种有线通信系统及其通信芯片、通信方法及介质

Publications (2)

Publication Number Publication Date
CN117640511A CN117640511A (zh) 2024-03-01
CN117640511B true CN117640511B (zh) 2024-03-29

Family

ID=90032400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410101571.8A Active CN117640511B (zh) 2024-01-25 2024-01-25 一种有线通信系统及其通信芯片、通信方法及介质

Country Status (1)

Country Link
CN (1) CN117640511B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079873A (zh) * 2006-05-25 2007-11-28 李�浩 一种基于acp架构的防火墙设备
CN108597551A (zh) * 2018-04-26 2018-09-28 上海交通大学 读密集型大数据处理的内存刷新方法和系统
US10164829B1 (en) * 2017-03-20 2018-12-25 Barefoot Networks, Inc. Incremental update of the data plane of a hardware forwarding element
CN110837488A (zh) * 2019-07-15 2020-02-25 华为技术有限公司 报文传输方法和装置
CN117312200A (zh) * 2023-11-27 2023-12-29 沐曦集成电路(南京)有限公司 基于环形缓冲区的多通道数据dma系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9191209B2 (en) * 2013-06-25 2015-11-17 Google Inc. Efficient communication for devices of a home network

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079873A (zh) * 2006-05-25 2007-11-28 李�浩 一种基于acp架构的防火墙设备
US10164829B1 (en) * 2017-03-20 2018-12-25 Barefoot Networks, Inc. Incremental update of the data plane of a hardware forwarding element
CN108597551A (zh) * 2018-04-26 2018-09-28 上海交通大学 读密集型大数据处理的内存刷新方法和系统
CN110837488A (zh) * 2019-07-15 2020-02-25 华为技术有限公司 报文传输方法和装置
CN117312200A (zh) * 2023-11-27 2023-12-29 沐曦集成电路(南京)有限公司 基于环形缓冲区的多通道数据dma系统

Also Published As

Publication number Publication date
CN117640511A (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
CN1633647B (zh) 用于管理网络中的数据传送的系统、方法
JP3709795B2 (ja) コンピュータシステムと、コンピュータシステム内のモジュール間の通信方法
US5959995A (en) Asynchronous packet switching
JP3649580B2 (ja) 分散コンピュータ・システムのエラーを報告するシステム
US5301186A (en) High speed transmission line interface
CN103973482A (zh) 具有全局通信事务管理能力的容错片上网络系统及方法
US9059911B2 (en) Diagnostics in a distributed fabric system
US9077651B2 (en) Management of a distributed fabric system
US9197373B2 (en) Method, apparatus, and system for retransmitting data packet in quick path interconnect system
CN103141050B (zh) 快速通道互联系统中数据包重传方法、节点
CN101895423A (zh) 以太网中的数据传输方法和系统
JP2018191279A (ja) テストトラフィック生成および検査の方法、ならびに関連するスイッチ入力ポートまたは出力ポートおよびスイッチ
WO2003069440A2 (en) Network processor with high-speed transceiver
CN111026324B (zh) 转发表项的更新方法及装置
US7389469B2 (en) Bus systems, apparatuses, and methods of operating a bus
CN105933453A (zh) 一种传输数据的方法和系统
CN111682966B (zh) 带故障主动报告功能的网络通信装置，系统及其方法
CN117640511B (zh) 一种有线通信系统及其通信芯片、通信方法及介质
CN100571183C (zh) 一种基于胖树拓扑的屏障操作网络系统、装置及方法
CN117278486A (zh) 一种可靠udp组播的fpga硬件加速系统及方法
CN109412968B (zh) 一种时间触发以太网端节点的冗余通信接收管理系统及方法
JPH04107027A (ja) データ伝送方式
CN114337942B (zh) 一种报文重传方法、装置及电子设备
CN114124753B (zh) 一种报文发送方法及设备
CN111756588A (zh) 通信链路检测方法及相关装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant