CN117634406A - 一种芯片管脚设置方法、装置 - Google Patents
一种芯片管脚设置方法、装置 Download PDFInfo
- Publication number
- CN117634406A CN117634406A CN202311482116.9A CN202311482116A CN117634406A CN 117634406 A CN117634406 A CN 117634406A CN 202311482116 A CN202311482116 A CN 202311482116A CN 117634406 A CN117634406 A CN 117634406A
- Authority
- CN
- China
- Prior art keywords
- target
- pin
- via hole
- determining
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000004806 packaging method and process Methods 0.000 claims abstract description 25
- 238000013461 design Methods 0.000 abstract description 6
- 238000012545 processing Methods 0.000 description 18
- 238000004891 communication Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请公开了一种芯片管脚设置方法,包括获取初始封装芯片图纸文件;所述图纸文件包括由多个第一管脚组成的阵列的排布数据;基于所述排布数据,确定至少部分所述第一管脚所连接扇出过孔的第一位置参数;基于所述第一管脚对应的扇出过孔的第一位置参数,以及所述阵列排布数据中所述目标管脚的第二位置参数,确定所述目标管脚周围至少一个未与所述目标管脚连接的待连接过孔;从所述待连接过孔中选择目标过孔并进行连接,得到最终封装芯片图纸文件。本申请通过自动确定目标管脚周围是否还存在与目标管脚网络对应的目标过孔,并将目标过孔与目标管脚连接,提高最终提供给封装设备进行封装的封装芯片图纸文件的获取效率,提高了封装芯片设计效率。
Description
技术领域
本申请属于电子科学技术领域,具体涉及一种芯片管脚设置方法、装置。
背景技术
BGA(Ball Grid Array,球形触点阵列)封装芯片在电子组装中应用越来越广泛,为了保证BGA封装芯片性能,通常需要芯片设计软件针对BGA封装芯片进行设计。
随着硬件功能要求越来越强大,BGA封装芯片的管脚越来越多,对于设计复杂庞大的BGA封装芯片,仍然需要人工在芯片设计软件中手动连通芯片管脚,需要花费大量的时间和精力,而且非常容易遗漏和出错,大大增加了BGA封装芯片设计出现错误的风险,大大降低了BGA封装芯片的性能。
发明内容
本申请实施例的目的是提供一种芯片管脚设置方法、装置,能够解决相关技术中仍然需要人工在芯片设计软件中手动连通芯片管脚的技术问题。
依据本发明的第一方面,提供了一种芯片管脚设置方法,该方法包括:
获取初始封装芯片图纸文件;所述图纸文件包括由多个第一管脚组成的阵列的排布数据;
基于所述排布数据,确定至少部分所述第一管脚所连接扇出过孔的第一位置参数;
针对所述第一管脚中任意一个目标管脚,基于所述第一管脚对应的扇出过孔的第一位置参数,以及所述阵列排布数据中所述目标管脚的第二位置参数,确定所述目标管脚周围至少一个未与所述目标管脚连接的待连接过孔;
确定所述待连接过孔与所述目标管脚之间的网络关系;
根据所述网络关系,从所述待连接过孔中选择目标过孔并进行连接,得到最终封装芯片图纸文件。
可选地,所述确定所述待连接过孔与所述目标管脚之间的网络关系,包括:
获取所述待连接过孔的网络信息与所述目标管脚的网络信息;
根据所述待连接过孔的网络信息与所述目标管脚的网络信息,确定所述待连接过孔的网络与所述目标管脚的网络的网络关系;所述网络关系用于指示所述待连接过孔的网络与所述目标管脚的网络是否对应。
可选地,所述根据所述网络关系,从所述待连接过孔中选择目标过孔并进行连接,得到最终封装芯片图纸文件,包括:
在根据所述网络关系,确定所述待连接过孔的网络与所述目标管脚的网络对应的情况下,从所述待连接过孔中选择所述目标过孔;
将所述目标过孔与所述目标管脚连接,得到所述最终封装芯片图纸文件。
可选地,从所述待连接过孔中确定目标过孔,包括:
确定所述待连接过孔的过孔数量;
根据所述过孔数量,从待连接过孔中确定所述目标过孔。
可选地,所述根据所述过孔数量,从待连接过孔中确定所述目标过孔,包括:
当所述过孔数量为一个时,确定所述待连接过孔为所述目标过孔;
当所述过孔数量为至少两个时,确定至多两个所述待连接过孔为所述目标过孔。
可选地,所述方法还包括:
在根据所述网络关系,确定所述待连接过孔的网络与所述目标管脚之间的网络不对应的情况下,不在所述待连接过孔中确定所述目标过孔。
可选地,在所述基于所述排布数据,确定至少部分所述第一管脚所连接扇出过孔的第一位置参数之前,所述方法还包括:
接收对所述初始封装芯片图纸文件中所述第一管脚所添加的第一信息;
基于所述第一信息,对多个所述第一管脚执行扇出走线和所述扇出过孔的扇出操作,得到所述扇出过孔;所述第一信息用于指示是否对所述第一管脚执行扇出操作。
可选地,在所述基于所述第一信息,对多个所述第一管脚执行扇出走线和所述扇出过孔的扇出操作之前,所述方法还包括:
在所述图纸文件中,基于芯片中心,将所述阵列划分为多个子阵列;
所述基于所述第一信息,对多个所述第一管脚执行扇出走线和所述扇出过孔的扇出操作,得到所述扇出过孔,包括:
根据所述第一信息,从所述初始封装芯片图纸文件中确定所述第一管脚;
根据所述第一管脚的所述第二位置参数,确定相邻所述第一管脚之间第一距离;
根据所述第一距离,确定第二距离;所述第二距离为所述第一管脚与待扇出过孔之间的距离;
根据所述第二位置参数,确定所述子阵列中第一管脚对应的走线的走线方向;
根据所述第二位置参数、所述第二距离以及所述走线方向,确定所述多个子阵列中所述第一管脚对应所述待扇出过孔的第一位置参数;
根据所述第一位置参数以及所述第二位置参数,针对所述第一管脚执行扇出走线和所述扇出过孔的扇出操作,得到所述扇出过孔;
所述针对所述第一管脚中任意一个目标管脚,基于所述第一管脚对应的扇出过孔的第一位置参数,以及所述阵列排布数据中所述目标管脚的第二位置参数,确定所述目标管脚周围至少一个未与所述目标管脚连接的待连接过孔,包括:
根据所述第一位置参数、所述第二位置参数,确定第一坐标;所述第一坐标与所述第二位置参数之间的距离为所述第二距离;
根据所述第一坐标、所述第一位置参数,确定所述待连接过孔。
可选地,所述根据所述第一坐标、所述第一位置参数,确定待连接过孔,包括:
确定所述第一位置参数是否存在所述第一坐标;
若存在,将所述第一坐标对应的第一位置参数的所述扇出过孔确定为所述待连接过孔。
依据本发明的第二方面,提供了一种芯片管脚设置装置,该装置包括:
获取模块,用于获取初始封装芯片图纸文件;所述图纸文件包括由多个第一管脚组成的阵列的排布数据;
第一位置参数确定模块,用于基于所述排布数据,确定至少部分所述第一管脚所连接扇出过孔的第一位置参数;
过孔确定模块,用于针对所述第一管脚中任意一个目标管脚,基于所述第一管脚对应的扇出过孔的第一位置参数,以及所述阵列排布数据中所述目标管脚的第二位置参数,确定所述目标管脚周围至少一个未与所述目标管脚连接的待连接过孔;
网络关系确定模块,用于确定所述待连接过孔与所述目标管脚之间的网络关系;
连接单元,用于根据所述网络关系,从所述待连接过孔中选择目标过孔并进行连接,得到最终封装芯片图纸文件。
可选地,所述网络关系确定模块,包括:
网络信息获取模块,用于获取所述待连接过孔的网络信息与所述目标管脚的网络信息;
网络关系确定子模块,用于根据所述待连接过孔的网络信息与所述目标管脚的网络信息,确定所述待连接过孔的网络与所述目标管脚的网络的网络关系;所述网络关系用于指示所述待连接过孔的网络与所述目标管脚的网络是否对应。
可选地,所述连接单元,包括:
第一目标过孔选择模块,用于在根据所述网络关系,确定所述待连接过孔的网络与所述目标管脚的网络对应的情况下,从所述待连接过孔中选择所述目标过孔。
连接子模块,用于将所述目标过孔与所述目标管脚连接,得到所述最终封装芯片图纸文件。
可选地,第一目标过孔选择模块,包括:
过孔数量确定模块,用于确定所述待连接过孔的过孔数量;
第一目标过孔选择子模块,用于根据所述过孔数量,从待连接过孔中确定所述目标过孔。
可选地,第一目标过孔选择子模块,包括:
第二目标过孔选择模块,用于当所述过孔数量为一个时,确定所述待连接过孔为所述目标过孔;
第三目标过孔选择模块,用于当所述过孔数量为至少两个时,确定至多两个所述待连接过孔为所述目标过孔。
所述连接单元,还包括:
第二目标过孔选择模块,用于在根据所述网络关系,确定所述待连接过孔的网络与所述目标管脚之间的网络不对应的情况下,不在所述待连接过孔中确定所述目标过孔。
可选地,所述装置,包括:
第一信息添加模块,用于接收对所述初始封装芯片图纸文件中所述第一管脚所添加的第一信息;
扇出模块,用于基于所述第一信息,对多个所述第一管脚执行扇出走线和所述扇出过孔的扇出操作,得到所述扇出过孔;所述第一信息用于指示是否对所述第一管脚执行扇出操作。
可选地,所述装置还包括:
子阵列划分模块,用于在所述图纸文件中,基于芯片中心,将所述阵列划分为多个子阵列;
所述扇出模块,包括:
第一管脚确定模块,用于根据所述第一信息,从所述初始封装芯片图纸文件中确定所述第一管脚;
第一距离确定模块,用于根据所述第一管脚的所述第二位置参数,确定相邻所述第一管脚之间第一距离;
第二距离确定模块,用于根据所述第一距离,确定第二距离;所述第二距离为所述第一管脚与待扇出过孔之间的距离;
走线方向确定模块,用于根据所述第二位置参数,确定所述子阵列中第一管脚对应的走线的走线方向;
第一位置参数确定子模块,用于根据所述第二位置参数、所述第二距离以及所述走线方向,确定所述多个子阵列中所述第一管脚对应所述待扇出过孔的第一位置参数;
扇出子模块,用于根据所述第一位置参数以及所述第二位置参数,针对所述第一管脚执行扇出走线和所述扇出过孔的扇出操作,得到所述扇出过孔;
所述过孔确定模块,包括:
第一过孔确定子模块,用于根据所述第一位置参数、所述第二位置参数,确定第一坐标;所述第一坐标与所述第二位置参数之间的距离为所述第二距离;
第二过孔确定子模块,根据所述第一坐标、所述第一位置参数,确定所述待连接过孔。
所述第一过孔确定子模块,包括:
第一坐标确定模块,用于确定所述第一位置参数是否存在所述第一坐标;
所述第三过孔确定子模块,用于若存在,将所述第一坐标对应的第一位置参数的所述扇出过孔确定为所述待连接过孔。
第三方面,本申请实施例还公开了一种电子设备,包括处理器和存储器、所述存储器存储可在所述处理器上运行的程序或指令,所述程序或指令被所述处理器执行时实现如第一方面所述的方法的步骤。
第四方面,本申请实施例还公开了一种可读存储介质,所述可读存储介质上存储有程序或指令,所述程序或指令被处理器执行时实现如第一方面所述的方法的步骤。
在本申请中,获取初始封装芯片图纸文件;所述图纸文件包括由多个第一管脚组成的阵列的排布数据;基于所述排布数据,确定至少部分所述第一管脚所连接扇出过孔的第一位置参数;针对所述第一管脚中任意一个目标管脚,基于所述第一管脚对应的扇出过孔的第一位置参数,以及所述阵列排布数据中所述目标管脚的第二位置参数,确定所述目标管脚周围至少一个未与所述目标管脚连接的待连接过孔;确定所述待连接过孔与所述目标管脚之间的网络关系;根据所述网络关系,从所述待连接过孔中选择目标过孔并进行连接,得到最终封装芯片图纸文件。本申请通过自动确定目标管脚周围是否还存在与目标管脚网络对应的目标过孔,并将目标过孔与目标管脚连接,从而批量连通封装芯片的管脚,避免了人工手动连通芯片管脚容易出遗漏和出错的情况,提高最终提供给封装设备进行封装的封装芯片图纸文件的获取效率,提高了封装芯片设计效率。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。
附图说明
图1是本发明实施例提供的一种芯片管脚设置方法的步骤流程图之一;
图2是本发明实施例提供的一种芯片管脚设置方法的步骤流程图之二;
图3是本发明实施例提供的一种芯片管脚设置方法的步骤流程图之三;
图4是本发明实施例提供的一种芯片管脚设置方法的步骤流程图之四;
图5是本发明实施例提供的一种图纸文件的示意图之一;
图6是本发明实施例提供的一种图纸文件的示意图之二;
图7是本发明实施例提供的一种图纸文件的示意图之三;
图8是本发明实施例提供的一种芯片管脚设置装置的结构图;
图9是本发明另一个实施例的终端的框图;
图10是本发明另一个实施例的终端的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象,而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施,且“第一”、“第二”等所区分的对象通常为一类,并不限定对象的个数,例如第一对象可以是一个,也可以是多个。此外,说明书以及权利要求中“和/或”表示所连接对象的至少其中之一,字符“/”,一般表示前后关联对象是一种“或”的关系。
下面结合附图,通过具体的实施例及其应用场景对本申请实施例提供的电压补偿方法进行详细地说明。
参照图1,图1示出了本申请实施例提供的一种芯片管脚设置的步骤流程图,该方法具体可以包括以下步骤:
步骤101,获取初始封装芯片图纸文件;所述图纸文件包括由多个第一管脚组成的阵列的排布数据。
在本申请的实施例中,可获取初始封装芯片图纸文件。用户可在Cadence软件加载初始封装芯片图纸文件。
Cadence是一款PCB(Printed Circuit Board,印制电路板)设计软件,Cadence作为业界应用最广泛的软件,不仅是它拥有强大的功能和多款相关软件做支撑,还因为它提供了开放式的二次开发接口和较为完善的开发语言库,用户可根据自身的需要进行二次开发。
具体的,用户在Cadence软件中选择Cadence软件中预设的芯片图纸后,在Cadence软件中生成初始封装芯片图纸文件,或,通过Cadence软件启动芯片图纸文件,从而获取到初始封装芯片图纸文件。图纸文件包含了与芯片相关的信息,例如,芯片的型号、芯片的型号、管脚及管脚的过孔分布情况、过孔及过孔的分布情况、走线及走线的分布情况。
在本申请的实施例中,图纸文件可以是BGA芯片的图纸文件。
在本申请的实施例中,所述图纸文件包括由多个第一管脚组成的阵列的排布数据。
在通过Cadence软件加载初始封装芯片图纸文件时,芯片相关的信息中的部分或全部可以通过可视化的方式直接展示在显示设备上,或者,芯片相关的信息中的部分或全部可以被设备或用户查询、修改、删除、增加、调用。因此,加载图纸文件后,可针对图纸文件进行显示和操作,例如可以将芯片的型号、芯片的型号、管脚及管脚的过孔分布情况、过孔及过孔的分布情况、走线及走线的分布情况进行显示并进行操作。当需要对图纸文件进行操作时,用户借助键盘、鼠标等输入工具可以对图纸文件进行操作,或,可以通过skill语言实现。本发明实施例对此不作限定。skill语言是Cadence软件内置的一种基于C语言和LISP语言的高级编程语言,Cadence为skill语言提供了丰富的交互式函数,使用skill语言大大提高工作效率。
步骤102,基于所述排布数据,确定至少部分所述第一管脚所连接扇出过孔的第一位置参数。
在本申请的实施例中,获取初始封装芯片图纸文件后,从初始封装芯片图纸文件获取多个第一管脚组成的阵列的排布数据。由于图纸文件包含了与芯片相关的信息,因此,获取图纸文件后,可获取芯片相关的信息。例如,图纸文件中具有多个第一管脚,管脚分布在图纸文件中的不同位置,进而组成阵列。获取初始封装芯片图纸文件后,可以获取阵列的排布数据。同时,当对针对图纸文件进行显示后,可对图纸文件中芯片相关的信息进行查询、修改、删除、增加、调用。因此,在得到排布数据后,可以基于所述排布数据,从图纸文件中确定至少部分所述第一管脚所连接扇出过孔的第一位置参数。第一位置参数是扇出过孔在图纸文件中的位置。第一位置参数包括坐标参数。
步骤103,针对所述第一管脚中任意一个目标管脚,基于所述第一管脚对应的扇出过孔的第一位置参数,以及所述阵列排布数据中所述目标管脚的第二位置参数,确定所述目标管脚周围至少一个未与所述目标管脚连接的待连接过孔。
在本申请的实施例中,可以针对全部第一管脚进行扇出,或者,选择部分第一管脚扇出。本发明实施例对此不作限定。在为第一管脚扇出时,可以针对第一管脚确定扇出过孔的位置后,在图纸文件中添加扇出过孔标识,以说明该位置具有一个扇出过孔,并在图纸文件中将扇出过孔与第一管脚通过走线连接。当然,在为第一管脚扇出时,也可以针对第一管脚确定走线的预设方向、走线的预设长度、走线的预设宽度,然后沿着走线的预设方向、走线的预设长度设置、走线的预设宽度,添加走线,在走线的一端设置扇出过孔,并将扇出过孔与走线的一端连接,将走线的另一端与第一管脚连接。本发明实施例对此不作限定。
在本申请的实施例中,可从图纸文件中确定排布数据中第一管脚中任意一个目标管脚的第二位置参数。第二位置参数是目标管脚在图纸文件中的位置。第二位置参数包括坐标参数。
在本申请的实施例中,在为第一管脚设置扇出过孔后,基于所述第一管脚对应的扇出过孔的第一位置参数,以及所述阵列排布数据中所述目标管脚的第二位置参数,确定所述目标管脚周围至少一个未与所述目标管脚连接的待连接过孔。针对第一管脚组成的阵列,阵列中的一个第一管脚与一个扇出过孔连接。针对第一管脚组成的阵列,阵列中第一管脚存在一定距离,因此,针对阵列中相邻第一管脚A和第一管脚B,当第一管脚A与扇出过孔A连接,第一管脚B与扇出过孔B连接的情况下,第一管脚B对应的扇出过孔B会设置在第一管脚A的周围。在将第一管脚A作为目标管脚的情况下,可以根据第一管脚A的第二位置参数,以及多个第一管脚对应的扇出过孔的第一位置参数,确定第一管脚A周围是否存在未与第一管脚A连接的待连接过孔。例如,对于相邻第一管脚A和第一管脚B,由于第一管脚A与扇出过孔A连接,第一管脚B与扇出过孔B连接,因此,扇出过孔B在第一管脚A周围,且扇出过孔B还未与第一管脚A连接,则确定第一管脚A周围存在扇出过孔B。
同样的,针对阵列中相邻第一管脚A和第一管脚C,可以确定第一管脚A周围存在扇出过孔C,其中,扇出过孔C与第一管脚C连接,扇出过孔C未与第一管脚A连接。
同样的,针对阵列中相邻第一管脚A和第一管脚D,可以确定第一管脚A周围存在扇出过孔D,其中,扇出过孔D与第一管脚D连接,扇出过孔D未与第一管脚A连接。
本领域的技术人员可以根据实际情况,确定第一管脚A周围未与第一管脚A连接的待连接过孔。本发明实施例对此不作限定。
步骤104,确定所述待连接过孔与所述目标管脚之间的网络关系。
在本申请的实施例中,在确定所述目标管脚周围至少一个未与所述目标管脚连接的待连接过孔后,确定所述待连接过孔与所述目标管脚之间的网络关系。所述网络关系用于指示所述待连接过孔的网络与所述目标管脚的网络是否对应。例如,在确定第一管脚A周围存在扇出过孔B、C、D后,将扇出过孔B、C、D作为待连接过孔,进而,可以确定第一管脚A与扇出过孔B、C、D的网络关系。
步骤105,根据所述网络关系,从所述待连接过孔中选择目标过孔并进行连接,得到最终封装芯片图纸文件。
在本申请的实施例中,当根据所述网络关系,从所述待连接过孔中选择目标过孔,其中,待连接过孔可以全部是目标过孔,也可以选择待连接过孔中的一部分作为目标过孔。当确定目标过孔后,将目标过孔与目标管脚通过走线连接,如图6、图7所示,其中,图7是基于图6将目标过孔与目标管脚通过走线连接后得到的。其中,走线的预设长度为S为相邻第一管脚之间的距离,走线的预设宽度范围为0.4mil-12mil。
具体的,在将目标过孔与目标管脚连接时,可以在初始封装芯片图纸文件中通过走线将目标过孔与目标管脚连接,得到最终封装芯片图纸文件。
在本申请的实施例中,步骤101-步骤105可以基于skill语言实现。
在本申请实施例中,可以预先设置一个封装图纸处理组件,然后将该封装图纸处理组件加载到所述Cadence软件中,在Cadence软件启动后,通过调用所述封装图纸处理组件执行上述步骤,所述封装图纸处理组件是基于skill语言设置的。
在本申请的实施例中,在得到最终封装芯片图纸文件后,可以将最终封装芯片图纸文件提供给芯片加工单元,以供芯片加工单元根据最终封装芯片图纸文件加工芯片。
综上所述,本发明实施例提供的芯片管脚设置方法,获取初始封装芯片图纸文件;所述图纸文件包括由多个第一管脚组成的阵列的排布数据;基于所述排布数据,确定至少部分所述第一管脚所连接扇出过孔的第一位置参数;针对所述第一管脚中任意一个目标管脚,基于所述第一管脚对应的扇出过孔的第一位置参数,以及所述阵列排布数据中所述目标管脚的第二位置参数,确定所述目标管脚周围至少一个未与所述目标管脚连接的待连接过孔;确定所述待连接过孔与所述目标管脚之间的网络关系;根据所述网络关系,从所述待连接过孔中选择目标过孔并进行连接,得到最终封装芯片图纸文件。本申请通过自动确定目标管脚周围是否还存在与目标管脚网络对应的目标过孔,并将目标过孔与目标管脚连接,从而批量连通封装芯片的管脚,避免了在PCB设计软件中人工手动连通芯片管脚容易出遗漏和出错的情况,提高了封装芯片设计效率。
图2是本发明实施例提供的另一种芯片管脚设置方法的步骤流程图,如图2所示,该方法可以包括:
步骤201,获取所述待连接过孔的网络信息与所述目标管脚的网络信息。
本步骤中,可以获取所述待连接过孔的网络信息与所述目标管脚的网络信息,具体的,可以针对初始封装芯片图纸文件中的第一管脚添加网络信息,从而可以获取第一管脚添加网络信息。同理,可以为与所述第一管脚连接扇出过孔添加网络信息,从而在确定待连接过孔后,可以确定待连接过孔后的网络信息。所述网络信息用于指示管脚或过孔的电源和地网络。
具体的,在添加网络信息时,用户可以在图纸文件中针对第一管脚、扇出过孔配置网络信息,例如,用户针对图纸文件的第一管脚进行操作,打开第一管脚的相关信息的菜单,并在第一管脚的相关信息的菜单中添加、修改网络信息,从而完成第一管脚网络信息的配置。当配置完网络信息后可以针对该第一管脚生成网络信息表,该第一管脚的网络信息表记录了第一管脚的网络信息。同样的,用户可以为该扇出过孔配置网络信息,并为该扇出过孔生成网络信息表,扇出过孔的网络信息表记录了该扇出过孔的网络信息。
当然,还可以选择其他方式,获取所述待连接过孔的网络信息与所述目标管脚的网络信息。本发明实施例对此不作限定。例如,图纸文件中已经为第一管脚、扇出过孔配置了网络信息,这时仅需要查询图纸文件中第一管脚的网络信息、扇出过孔的网络信息,从而获取所述待连接过孔的网络信息与所述目标管脚的网络信息。当图纸文件针对第一管脚、扇出过孔已经配置了网络信息,则可以查询第一管脚的网络信息表、扇出过孔的网络信息表,从而根据第一管脚的网络信息表、扇出过孔的网络信息表,获取所述待连接过孔的网络信息与所述目标管脚的网络信息。
步骤202,根据所述待连接过孔的网络信息与所述目标管脚的网络信息,确定所述待连接过孔的网络与所述目标管脚的网络的网络关系;所述网络关系用于指示所述待连接过孔的网络与所述目标管脚的网络是否对应。
在获取所述待连接过孔的网络信息与所述目标管脚的网络信息后,本步骤中,可以根据所述待连接过孔的网络信息与所述目标管脚的网络信息,确定所述待连接过孔的网络与所述目标管脚的网络的网络关系,以确定所述待连接过孔的网络与所述目标管脚的网络是否对应,该网络关系表记录了该目标管脚周围待连接过孔与目标管脚的网络关系。所述网络关系用于指示所述待连接过孔的网络与所述目标管脚的网络是否对应。若网络关系指示所述待连接过孔的网络与所述目标管脚的网络对应,则所述待连接过孔的网络与所述目标管脚的网络相同。若网络关系指示所述待连接过孔的网络与所述目标管脚的网络不对应,则所述待连接过孔的网络与所述目标管脚的网络不相同。
在本申请的实施例中,确定所述待连接过孔的网络与所述目标管脚的网络的网络关系后,还可以生成网络关系表,将网络关系表添加到芯片的相关信息中,后续在将阵列中多个目标管脚与待连接过孔中的目标过孔连接时可以根据网络关系表快速确定芯片中管脚或过孔网络关系,进而加快目标管脚与待连接过孔中的目标过孔连接的效率。
图3是本发明实施例提供的另一种芯片管脚设置方法的步骤流程图,如图3所示,该方法可以包括:
步骤301,在根据所述网络关系,确定所述待连接过孔的网络与所述目标管脚的网络对应的情况下,从所述待连接过孔中选择所述目标过孔。
在本申请的实施例中,根据网络关系,确定所述待连接过孔的网络与所述目标管脚的网络是否对应,并在确定所述待连接过孔的网络与所述目标管脚的网络对应的情况下,从所述待连接过孔中选择所述目标过孔。例如,在确定第一管脚A周围存在待连接过孔B、C、D后,可以确定第一管脚A与待连接过孔B、C、D的网络关系,若第一管脚A的网络与待连接过孔B、C、D的网络对应,从待连接过孔B、C、D中选择目标过孔。
在目标管脚与扇出过孔连接的情况下,若还将目标管脚与多个目标过孔连接,会导致目标管脚不仅需要与扇出过孔连接,还需要与多个目标过孔连接,使得目标管脚所连接的过孔过多。在实际生产芯片的过程中,管脚连接多个过孔的管脚存在焊锡太多的情况,使得焊锡溢出,导致目标管脚的焊锡面粗糙,会对芯片的焊接造成影响。因此,需要从待连接过孔中确定一定数量的目标管脚。
可选地,步骤301中,可以包括以下子步骤:
子步骤3011,确定所述待连接过孔的过孔数量。
子步骤3012,根据所述过孔数量,从待连接过孔中确定所述目标过孔。
在本申请的实施例中,可以根据过孔数量,将全部的待连接过孔都作为目标过孔,也可以选择待连接过孔中的一部分作为目标过孔。
可选地,子步骤3012中,可以包括以下子步骤:
子步骤30121,当所述过孔数量为一个时,确定所述待连接过孔为所述目标过孔。
例如,在确定第一管脚A周围存在只存在一个待连接过孔B,且该待连接过孔B的网络与第一管脚A的网络对应,则将待连接过孔B作为所述目标过孔。
子步骤30122,当所述过孔数量为至少两个时,确定至多两个所述待连接过孔为所述目标过孔。
例如,在确定第一管脚A周围存在待连接过孔B、C、D,且该待连接过孔B、C、D的网络与第一管脚A的网络都对应,则从待连接过孔B、C、D中任意选择至多两个,作为所述目标过孔。
在确定第一管脚A周围存在待连接过孔B、C,且该待连接过孔B、C的网络与第一管脚A的网络都对应,则将待连接过孔B、C过孔作为所述目标过孔。
在本申请的实施例中,需要将目标过孔与目标管脚时,确定所述待连接过孔的网络与所述目标管脚的网络对应的情况下,通过从待连接过孔中确定至多两个所述目标过孔,确保目标管脚连接的过孔不会过多,从而避免了目标管脚与多个目标过孔连接,导致芯片的焊接造成影响的情况发生。
步骤302,将所述目标过孔与所述目标管脚连接,得到所述最终封装芯片图纸文件。
在本申请的实施例中,在从所述待连接过孔中选择所述目标过孔后,可以在初始封装芯片图纸文件中通过走线将目标过孔与目标管脚连接,得到所述最终封装芯片图纸文件。
在本申请的实施例中,可以从图纸文件中芯片的中心向外,依次针对目标管脚,确定目标管脚的目标过孔,将所述目标过孔与所述目标管脚连接,得到所述最终封装芯片图纸文件。
在本申请的实施例中,在执行步骤302之前,还包括以下步骤:
步骤301A,在根据所述网络关系,确定所述待连接过孔的网络与所述目标管脚之间的网络不对应的情况下,不在所述待连接过孔中确定所述目标过孔。
若将网络不对应的待连接过孔与目标管脚连接,则会改变芯片的连接需求,从而得到错误的封装芯片图纸文件,导致无法得到需要的最终封装芯片图纸文件,甚至,导致基于错误的封装芯片图纸文件进行生产的芯片存在故障。因此,确定所述待连接过孔的网络与所述目标管脚之间的网络不对应的情况下,不在所述待连接过孔中确定所述目标过孔,确保芯片管脚设置正确。
图4是本发明实施例提供的另一种芯片管脚设置方法的步骤流程图,如图4所示,该方法可以包括:
步骤401,接收对所述初始封装芯片图纸文件中所述第一管脚所添加的第一信息。
在得到初始封装芯片图纸后,可以根据芯片的连接需要,为图纸文件中一个或多个所述第一管脚添加第一信息。具体的,用户可以根据芯片的连接需要,针对图纸文件的第一管脚进行操作,打开第一管脚的相关信息的菜单,并在第一管脚的相关信息的菜单中添加、修改第一信息。例如,当根据芯片的连接需要确定需要使用第一管脚A时,可以为第一管脚A添加第一信息,或,当根据芯片的连接需要确定无需要使用第一管脚B时,可以为第一管脚B添加第一信息,或,当根据芯片的连接需要确定无需要使用第一管脚B时,可以不对第一管脚B添加第一信息,或,当根据芯片的连接需要确定需要使用第一管脚A时,可以为将第一管脚A原本第一信息进行修改,将修改后的第一信息作为执行扇出操作的依据。
当然,可通过其他方式,接收对所述初始封装芯片图纸文件中所述第一管脚所添加的第一信息,本发明实施例对此不作限定。例如,将另一个封装芯片图纸上管脚的第一信息复制到初始封装芯片图纸对应管脚中。
步骤402,基于所述第一信息,对多个所述第一管脚执行扇出走线和所述扇出过孔的扇出操作,得到所述扇出过孔;所述第一信息用于指示是否对所述第一管脚执行扇出操作。
本步骤中,由于添加了第一信息,而所述第一信息用于指示是否对所述第一管脚执行扇出操作,因此,在对第一管脚执行扇出操作时,可以基于所述第一信息,对多个所述第一管脚执行扇出走线和所述扇出过孔的扇出操作,得到所述扇出过孔。
具体的,当该第一管脚的第一信息指示对该所述第一管脚执行扇出操作时,则对多个所述第一管脚执行扇出走线和所述扇出过孔的扇出操作时,可以根据第一信息,确定对所述第一管脚执行扇出操作。当该第一管脚的第一信息指示不对该所述第一管脚执行扇出操作时,则对多个所述第一管脚执行扇出走线和所述扇出过孔的扇出操作时,可以根据第一信息,确定不对该所述第一管脚执行扇出操作。当该第一管脚不具有对应的第一信息时,可以无需对该第一管脚执行扇出操作。
在本申请的实施例中,可以基于Fanout扇出操作对多个所述第一管脚执行扇出走线和所述扇出过孔。Fanout扇出操作是将器件的网络管脚通过线和过孔引出来,以便后续进一步对管脚进行连接。
在对多个所述第一管脚执行扇出走线和所述扇出过孔的扇出操作,得到所述扇出过孔时,可以在初始封装芯片图纸文件中添加扇出过孔并通过走线将扇出过孔与第一管脚。其中,走线的预设长度为S为相邻第一管脚之间的距离,走线的预设宽度范围为0.4mil-12mil。
在本申请的实施例中,在执行步骤402之前,可以包括以下步骤:
步骤403,在所述图纸文件中,基于芯片中心,将所述阵列划分为多个子阵列。
在本申请的实施例中,由于芯片阵列不同区域管脚的扇出方式可以不同,因此,可以在所述图纸文件中,确定芯片中心的坐标,基于芯片中心的坐标,将所述阵列划分为多个子阵列,多个子阵列包括:第一子阵列、第二子阵列、第三子阵列、第四子阵列。如图5所示。
在本申请的实施例中,在执行步骤403之后,步骤402可以包括以下步骤,如图9所示:
步骤4021,根据所述第一信息,从所述初始封装芯片图纸文件中确定所述第一管脚。
由于添加了第一信息,而所述第一信息用于指示是否对所述第一管脚执行扇出操作,因此,在对第一管脚执行扇出操作时,根据所述第一信息,从所述初始封装芯片图纸文件中确定所述第一管脚。
步骤4022,根据所述第一管脚的所述第二位置参数,确定相邻所述第一管脚之间第一距离。
第一距离为相邻所述第一管脚之间的距离。不同芯片相邻管脚之间的距离不同,因此,在确定第一管脚后,可以根据芯片的相关信息确定第一管脚的所述第二位置参数,然后根据第二位置参数确定,确定相邻所述第一管脚之间第一距离S。
步骤4023,根据所述第一距离,确定第二距离;所述第二距离为所述第一管脚与待扇出过孔之间的距离。
当对第一管脚进行扇出时,需要确定第一管脚与待扇出过孔之间的走线的第二距离则在得到第一距离S后,可以根据所述第一距离S,确定第二距离/>
步骤4024,根据所述第二位置参数,确定所述子阵列中第一管脚对应的走线的走线方向。
在本申请的实施例中,芯片阵列不同区域管脚的扇出方式可以不同,因此,需要确定第一管脚在阵列的哪个子阵列。具体的,可以根据第一管脚的第二位置参数,确定第一管脚所在子阵列,然后确定所述子阵列中第一管脚对应的走线的走线方向。
当根据第一管脚的第二位置参数,确定第一管脚在第一子阵列时,确定所述第一子阵列中第一管脚对应的走线的走线方向为135°。
当根据第一管脚的第二位置参数,确定第一管脚在第二子阵列时,确定所述第二子阵列中第一管脚对应的走线的走线方向为45°。
当根据第一管脚的第二位置参数,确定第一管脚在第三子阵列时,确定所述第三子阵列中第一管脚对应的走线的走线方向为-45°。
当根据第一管脚的第二位置参数,确定第一管脚在第四子阵列时,确定所述第四子阵列中第一管脚对应的走线的走线方向为-135°。
步骤4025,根据所述第二位置参数、所述第二距离以及所述走线方向,确定所述多个子阵列中所述第一管脚对应所述待扇出过孔的第一位置参数。
在得到第二位置参数、所述第二距离、所述走线方向后,就可以明确第一管脚扇出过孔的具体位置。
步骤4026,根据所述第一位置参数以及所述第二位置参数,针对所述第一管脚执行扇出走线和所述扇出过孔的扇出操作,得到所述扇出过孔。
在明确第一管脚扇出过孔的具体位置后,在图纸文件中针对所述第一管脚执行扇出走线和所述扇出过孔的扇出操作,得到所述扇出过孔。其中,走线的预设长度为S为第一距离,走线的预设宽度范围为0.4mil-12mil。
如图6所示,图6中是第一子阵列的第一管脚扇出后的示意图,在图6中,由于一个第一管脚无需扇出,因此,图6中只有五个第一管脚具有对应的扇出过孔。需要说明的是,图6仅是第一子阵列的第一管脚扇出后的示意图,第一子阵列可以包括更多的第一管脚、扇出过孔,例如,第一子阵列可以具有N个第一管脚、N个扇出过孔,N为不小于零的整数。
可选地,在本申请的实施例中,步骤103可以包括以下步骤:
步骤1031,根据所述第一位置参数、所述第二位置参数,确定第一坐标;所述第一坐标与所述第二位置参数之间的距离为所述第二距离。
由于芯片上的管脚排布存在规律,因此,在针对第一管脚执行完扇出操作后,可以根据所述第一位置参数、所述第二位置参数,确定第一坐标,该第一坐标是可能存在与当目标管脚已经连的扇出过孔不同的待连接过孔。例如,将第一子阵列中第一管脚A作为目标管脚A,确定目标管脚A的第二位置参数(x1,y1),目标管脚A对应扇出过孔A的第一位置参数确定坐标/>坐标/>坐标/> 其中,S为相邻所述第一管脚之间第一距离。又如,将第二子阵列中第一管脚A1作为目标管脚A1,确定目标管脚A1的第二位置参数(x2,y2),确定目标管脚A1的对应扇出过孔的第一位置参数/>确定坐标/>坐标/> 坐标/>
步骤1032,根据所述第一坐标、所述第一位置参数,确定所述待连接过孔。
当得到第一坐标后,可以根据第一坐标,全部的扇出过孔对应的第一位置参数,确定所述待连接过孔。当第一位置参数中存在坐标坐标/>/>坐标/>中的一个或多个,则说明坐标/>坐标坐标/>中一个或多个所指示的位置存在待连接过孔,将第一位置参数中第一坐标对应的扇出过孔,作为目标管脚的待连接过孔。
同理,对于其他子阵列的目标管脚也可根据上述步骤确定,目标管脚的待连接过孔。
在本申请的实施例中,坐标与目标管脚A的第二位置参数(x1,y1)及坐标/>所形成的∠BAE为135°。∠BAE是目标管脚A的走线方向。同理,可以计算得知不同子阵列中目标管脚的走线方向。
在本申请的实施例中,步骤1032,可以包括以下步骤:
步骤10321,确定所述第一位置参数是否存在所述第一坐标。
参考上述步骤1032可知,当第一位置参数中存在坐标坐标 坐标/>中的一个或多个,则说明坐标/> 坐标/>坐标/>中一个或多个所指示的位置存在待连接过孔,将第一位置参数中第一坐标对应的扇出过孔,作为目标管脚的待连接过孔。
步骤10322,若存在,将所述第一坐标对应的第一位置参数的所述扇出过孔确定为所述待连接过孔。
在本申请的实施例中,若所述第一位置参数存在所述第一坐标,则说明目标管脚周围存在扇出过孔,则将该第一坐标对应的第一位置参数的所述扇出过孔确定为所述待连接过孔。
在本申请的实施例中,第一位置参数、第二位置参数、第一距离、第二距离、网络信息、第一信息、第一坐标可以直接存储在所述图中文件中,也可缓存或存储在用于执行Cadence软件的电子设备中,当需要使用时,可以从图中文件或该电子设备的缓存或存储获取第一位置参数、第二位置参数、第一距离、第二距离、网络信息、第一信息、第一坐标。
综上所述,本申请的实施例中,接收对所述初始封装芯片图纸文件中所述第一管脚所添加的第一信息,基于所述第一信息,对多个所述第一管脚执行扇出走线和所述扇出过孔的扇出操作,得到所述扇出过孔,得到扇出过孔后,从根据目标管脚对应的扇出过孔的第一位置参数、目标管脚的第二位置参数,确定第一坐标,当全部的第一位置参数中存在第一坐标时,将所述第一坐标对应的第一位置参数的所述扇出过孔确定为所述待连接过孔。
图8是本发明实施例提供的一种芯片管脚设置装置的结构图,该装置50可以包括:
获取模块501,用于获取初始封装芯片图纸文件;所述图纸文件包括由多个第一管脚组成的阵列的排布数据;
第一位置参数确定模块502,用于基于所述排布数据,确定至少部分所述第一管脚所连接扇出过孔的第一位置参数;
过孔确定模块503,用于针对所述第一管脚中任意一个目标管脚,基于所述第一管脚对应的扇出过孔的第一位置参数,以及所述阵列排布数据中所述目标管脚的第二位置参数,确定所述目标管脚周围至少一个未与所述目标管脚连接的待连接过孔;
网络关系确定模块504,用于确定所述待连接过孔与所述目标管脚之间的网络关系;
连接单元505,用于根据所述网络关系,从所述待连接过孔中选择目标过孔并进行连接,得到最终封装芯片图纸文件。
可选地,所述网络关系确定模块,包括:
网络信息获取模块,用于获取所述待连接过孔的网络信息与所述目标管脚的网络信息;
网络关系确定子模块,用于根据所述待连接过孔的网络信息与所述目标管脚的网络信息,确定所述待连接过孔的网络与所述目标管脚的网络的网络关系;所述网络关系用于指示所述待连接过孔的网络与所述目标管脚的网络是否对应。
可选地,所述连接单元,包括:
第一目标过孔选择模块,用于在根据所述网络关系,确定所述待连接过孔的网络与所述目标管脚的网络对应的情况下,从所述待连接过孔中选择所述目标过孔。
连接子模块,用于将所述目标过孔与所述目标管脚连接,得到所述最终封装芯片图纸文件。
可选地,第一目标过孔选择模块,包括:
过孔数量确定模块,用于确定所述待连接过孔的过孔数量;
第一目标过孔选择子模块,用于根据所述过孔数量,从待连接过孔中确定所述目标过孔。
可选地,第一目标过孔选择子模块,包括:
第二目标过孔选择模块,用于当所述过孔数量为一个时,确定所述待连接过孔为所述目标过孔;
第三目标过孔选择模块,用于当所述过孔数量为至少两个时,确定至多两个所述待连接过孔为所述目标过孔。
所述连接单元,还包括:
第二目标过孔选择模块,用于在根据所述网络关系,确定所述待连接过孔的网络与所述目标管脚之间的网络不对应的情况下,不在所述待连接过孔中确定所述目标过孔。
可选地,所述装置,包括:
第一信息添加模块,用于接收对所述初始封装芯片图纸文件中所述第一管脚所添加的第一信息;
扇出模块,用于基于所述第一信息,对多个所述第一管脚执行扇出走线和所述扇出过孔的扇出操作,得到所述扇出过孔;所述第一信息用于指示是否对所述第一管脚执行扇出操作。
可选地,所述装置还包括:
子阵列划分模块,用于在所述图纸文件中,基于芯片中心,将所述阵列划分为多个子阵列;
所述扇出模块,包括:
第一管脚确定模块,用于根据所述第一信息,从所述初始封装芯片图纸文件中确定所述第一管脚;
第一距离确定模块,用于根据所述第一管脚的所述第二位置参数,确定相邻所述第一管脚之间第一距离;
第二距离确定模块,用于根据所述第一距离,确定第二距离;所述第二距离为所述第一管脚与待扇出过孔之间的距离;
走线方向确定模块,用于根据所述第二位置参数,确定所述子阵列中第一管脚对应的走线的走线方向;
第一位置参数确定子模块,用于根据所述第二位置参数、所述第二距离以及所述走线方向,确定所述多个子阵列中所述第一管脚对应所述待扇出过孔的第一位置参数;
扇出子模块,用于根据所述第一位置参数以及所述第二位置参数,针对所述第一管脚执行扇出走线和所述扇出过孔的扇出操作,得到所述扇出过孔;
所述过孔确定模块,包括:
第一过孔确定子模块,用于根据所述第一位置参数、所述第二位置参数,确定第一坐标;所述第一坐标与所述第二位置参数之间的距离为所述第二距离;
第二过孔确定子模块,根据所述第一坐标、所述第一位置参数,确定所述待连接过孔。
所述第一过孔确定子模块,包括:
第一坐标确定模块,用于确定所述第一位置参数是否存在所述第一坐标;
所述第三过孔确定子模块,用于若存在,将所述第一坐标对应的第一位置参数的所述扇出过孔确定为所述待连接过孔。
综上所述,本发明实施例提供的芯片管脚设置装置,获取初始封装芯片图纸文件;所述图纸文件包括由多个第一管脚组成的阵列的排布数据;基于所述排布数据,确定至少部分所述第一管脚所连接扇出过孔的第一位置参数;针对所述第一管脚中任意一个目标管脚,基于所述第一管脚对应的扇出过孔的第一位置参数,以及所述阵列排布数据中所述目标管脚的第二位置参数,确定所述目标管脚周围至少一个未与所述目标管脚连接的待连接过孔;确定所述待连接过孔与所述目标管脚之间的网络关系;根据所述网络关系,从所述待连接过孔中选择目标过孔并进行连接,得到最终封装芯片图纸文件。本申请通过自动确定目标管脚周围是否还存在与目标管脚网络对应的目标过孔,并将目标过孔与目标管脚连接,从而批量连通封装芯片的管脚,避免了人工手动连通芯片管脚容易出遗漏和出错的情况,提高了封装芯片设计效率。
图9据一示例性实施例示出的一种电子设备600的框图。例如,电子设备600可以是移动电话,计算机,数字广播终端,消息收发设备,游戏控制台,平板设备,医疗设备,健身设备,个人数字助理等。
参照图9,电子设备600可以包括以下一个或多个组件:处理组件602,存储器604,电源组件606,多媒体组件608,音频组件610,输入/输出(I/O)的接口612,传感器组件614,以及通信组件616。
处理组件602通常控制电子设备600的整体操作,诸如与显示,电话呼叫,数据通信,相机操作和记录操作相关联的操作。处理组件602可以包括一个或多个处理器620来执行指令,以完成上述的方法的全部或部分步骤。此外,处理组件602可以包括一个或多个模块,便于处理组件602和其他组件之间的交互。例如,处理组件602可以包括多媒体模块,以方便多媒体组件608和处理组件602之间的交互。
存储器604用于存储各种类型的数据以支持在电子设备600的操作。这些数据的示例包括用于在电子设备600上操作的任何应用程序或方法的指令,联系人数据,电话簿数据,消息,图片,多媒体等。存储器604可以由任何类型的易失性或非易失性存储设备或者它们的组合实现,如静态随机存取存储器(SRAM),电可擦除可编程只读存储器(EEPROM),可擦除可编程只读存储器(EPROM),可编程只读存储器(PROM),只读存储器(ROM),磁存储器,快闪存储器,磁盘或光盘。
电源组件606为电子设备600的各种组件提供电力。电源组件606可以包括电源管理系统,一个或多个电源,及其他与为电子设备600生成、管理和分配电力相关联的组件。
多媒体组件608包括在所述电子设备600和用户之间的提供一个输出接口的屏幕。在一些实施例中,屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板,屏幕可以被实现为触摸屏,以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的分界,而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中,多媒体组件608包括一个前置摄像头和/或后置摄像头。当电子设备600处于操作模式,如拍摄模式或多媒体模式时,前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。
音频组件610用于输出和/或输入音频信号。例如,音频组件610包括一个麦克风(MIC),当电子设备600处于操作模式,如呼叫模式、记录模式和语音识别模式时,麦克风用于接收外部音频信号。所接收的音频信号可以被进一步存储在存储器604或经由通信组件616发送。在一些实施例中,音频组件610还包括一个扬声器,用于输出音频信号。
I/O接口612为处理组件602和外围接口模块之间提供接口,上述外围接口模块可以是键盘,点击轮,按钮等。这些按钮可包括但不限于:主页按钮、音量按钮、启动按钮和锁定按钮。
传感器组件614包括一个或多个传感器,用于为电子设备600提供各个方面的状态评估。例如,传感器组件614可以检测到电子设备600的打开/关闭状态,组件的相对定位,例如所述组件为电子设备600的显示器和小键盘,传感器组件614还可以检测电子设备600或电子设备600一个组件的位置改变,用户与电子设备600接触的存在或不存在,电子设备600方位或加速/减速和电子设备600的温度变化。传感器组件614可以包括接近传感器,被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件614还可以包括光传感器,如CMOS或CCD图像传感器,用于在成像应用中使用。在一些实施例中,该传感器组件614还可以包括加速度传感器,陀螺仪传感器,磁传感器,压力传感器或温度传感器。
通信组件616用于便于电子设备600和其他设备之间有线或无线方式的通信。电子设备600可以接入基于通信标准的无线网络,如WiFi,运营商网络(如2G、3G、4G或5G),或它们的组合。在一个示例性实施例中,通信组件616经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中,所述通信组件616还包括近场通信(NFC)模块,以促进短程通信。例如,在NFC模块可基于射频识别(RFID)技术,红外数据协会(IrDA)技术,超宽带(UWB)技术,蓝牙(BT)技术和其他技术来实现。
在示例性实施例中,电子设备600可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现,用于实现本申请实施例提供的一种芯片管脚设置方法。
在示例性实施例中,还提供了一种包括指令的非临时性计算机可读存储介质,例如包括指令的存储器604,上述指令可由电子设备600的处理器620执行以完成上述方法。例如,所述非临时性存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。
图10据一示例性实施例示出的一种电子设备700的框图。例如,电子设备700可以被提供为一服务器。参照图10,电子设备700包括处理组件722,其进一步包括一个或多个处理器,以及由存储器732所代表的存储器资源,用于存储可由处理组件722的执行的指令,例如应用程序。存储器732中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外,处理组件722被配置为执行指令,以执行本申请实施例提供的一种芯片管脚设置方法。
电子设备700还可以包括一个电源组件726被配置为执行电子设备700的电源管理,一个有线或无线网络接口750被配置为将电子设备700连接到网络,和一个输入输出(I/O)接口758。电子设备700可以操作基于存储在存储器732的操作系统,例如WindowsServerTM,Mac OS XTM,UnixTM,LinuxTM,FreeBSDTM或类似。
本领域技术人员在考虑说明书及实践这里公开的申请后,将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本申请的真正范围和精神由下面的权利要求指出。
应当理解的是,本申请并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。
Claims (10)
1.一种芯片管脚设置方法,其特征在于,包括:
获取初始封装芯片图纸文件;所述图纸文件包括由多个第一管脚组成的阵列的排布数据;
基于所述排布数据,确定至少部分所述第一管脚所连接扇出过孔的第一位置参数;
针对所述第一管脚中任意一个目标管脚,基于所述第一管脚对应的扇出过孔的第一位置参数,以及所述排布数据中所述目标管脚的第二位置参数,确定所述目标管脚周围至少一个未与所述目标管脚连接的待连接过孔;
确定所述待连接过孔与所述目标管脚之间的网络关系;
根据所述网络关系,从所述待连接过孔中选择目标过孔并进行连接,得到最终封装芯片图纸文件。
2.根据权利要求1所述的方法,其特征在于,所述确定所述待连接过孔与所述目标管脚之间的网络关系,包括:
获取所述待连接过孔的网络信息与所述目标管脚的网络信息;
根据所述待连接过孔的网络信息与所述目标管脚的网络信息,确定所述待连接过孔的网络与所述目标管脚的网络的网络关系;所述网络关系用于指示所述待连接过孔的网络与所述目标管脚的网络是否对应。
3.根据权利要求2所述的方法,其特征在于,所述根据所述网络关系,从所述待连接过孔中选择目标过孔并进行连接,得到最终封装芯片图纸文件,包括:
在根据所述网络关系,确定所述待连接过孔的网络与所述目标管脚的网络对应的情况下,从所述待连接过孔中选择所述目标过孔;
将所述目标过孔与所述目标管脚连接,得到所述最终封装芯片图纸文件。
4.根据权利要求3所述的方法,其特征在于,所述从所述待连接过孔中确定目标过孔,包括:
确定所述待连接过孔的过孔数量;
根据所述过孔数量,从待连接过孔中确定所述目标过孔。
5.根据权利要求4所述的方法,其特征在于,所述根据所述过孔数量,从待连接过孔中确定所述目标过孔,包括:
当所述过孔数量为一个时,确定所述待连接过孔为所述目标过孔;
当所述过孔数量为至少两个时,确定至多两个所述待连接过孔为所述目标过孔。
6.根据权利要求3所述的方法,其特征在于,在将所述目标过孔与所述目标管脚连接,得到所述最终封装芯片图纸文件之前,所述方法还包括:
在根据所述网络关系,确定所述待连接过孔的网络与所述目标管脚之间的网络不对应的情况下,不在所述待连接过孔中确定所述目标过孔。
7.根据权利要求1所述的方法,其特征在于,在所述基于所述排布数据,确定至少部分所述第一管脚所连接扇出过孔的第一位置参数之前,所述方法还包括:
接收对所述初始封装芯片图纸文件中所述第一管脚所添加的第一信息;
基于所述第一信息,对多个所述第一管脚执行扇出走线和所述扇出过孔的扇出操作,得到所述扇出过孔;所述第一信息用于指示是否对所述第一管脚执行扇出操作。
8.根据权利要求7所述的方法,其特征在于,在所述基于所述第一信息,对多个所述第一管脚执行扇出走线和所述扇出过孔的扇出操作之前,所述方法还包括:
在所述图纸文件中,基于芯片中心,将所述阵列划分为多个子阵列;
所述基于所述第一信息,对多个所述第一管脚执行扇出走线和所述扇出过孔的扇出操作,得到所述扇出过孔,包括:
根据所述第一信息,从所述初始封装芯片图纸文件中确定所述第一管脚;
根据所述第一管脚的所述第二位置参数,确定相邻所述第一管脚之间第一距离;
根据所述第一距离,确定第二距离;所述第二距离为所述第一管脚与待扇出过孔之间的距离;
根据所述第二位置参数,确定所述子阵列中第一管脚对应的走线的走线方向;
根据所述第二位置参数、所述第二距离以及所述走线方向,确定所述多个子阵列中所述第一管脚对应所述待扇出过孔的第一位置参数;
根据所述第一位置参数以及所述第二位置参数,针对所述第一管脚执行扇出走线和所述扇出过孔的扇出操作,得到所述扇出过孔;
所述针对所述第一管脚中任意一个目标管脚,基于所述第一管脚对应的扇出过孔的第一位置参数,以及所述阵列排布数据中所述目标管脚的第二位置参数,确定所述目标管脚周围至少一个未与所述目标管脚连接的待连接过孔,包括:
根据所述第一位置参数、所述第二位置参数,确定第一坐标;所述第一坐标与所述第二位置参数之间的距离为所述第二距离;
根据所述第一坐标、所述第一位置参数,确定所述待连接过孔。
9.根据权利要求8所述的方法,其特征在于,所述根据所述第一坐标、所述第一位置参数,确定待连接过孔,包括:
确定所述第一位置参数是否存在所述第一坐标;
若存在,将所述第一坐标对应的第一位置参数的所述扇出过孔确定为所述待连接过孔。
10.一种芯片管脚设置装置,其特征在于,包括:
获取模块,用于获取初始封装芯片图纸文件;所述图纸文件包括由多个第一管脚组成的阵列的排布数据;
第一位置参数确定模块,用于基于所述排布数据,确定至少部分所述第一管脚所连接扇出过孔的第一位置参数;
过孔确定模块,用于针对所述第一管脚中任意一个目标管脚,基于所述第一管脚对应的扇出过孔的第一位置参数,以及所述排布数据中所述目标管脚的第二位置参数,确定所述目标管脚周围至少一个未与所述目标管脚连接的待连接过孔;
网络关系确定模块,用于确定所述待连接过孔与所述目标管脚之间的网络关系;
连接单元,用于根据所述网络关系,从所述待连接过孔中选择目标过孔并进行连接,得到最终封装芯片图纸文件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311482116.9A CN117634406A (zh) | 2023-11-08 | 2023-11-08 | 一种芯片管脚设置方法、装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311482116.9A CN117634406A (zh) | 2023-11-08 | 2023-11-08 | 一种芯片管脚设置方法、装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117634406A true CN117634406A (zh) | 2024-03-01 |
Family
ID=90029566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311482116.9A Pending CN117634406A (zh) | 2023-11-08 | 2023-11-08 | 一种芯片管脚设置方法、装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117634406A (zh) |
-
2023
- 2023-11-08 CN CN202311482116.9A patent/CN117634406A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109089043B (zh) | 拍摄图像预处理方法、装置、存储介质及移动终端 | |
CN112540740A (zh) | 分屏显示方法、装置、电子设备和可读存储介质 | |
CN116955044B (zh) | 处理器的缓存工作机制的测试方法、装置、设备及介质 | |
CN114071001B (zh) | 控制方法、装置、电子设备及存储介质 | |
CN112948048A (zh) | 信息处理方法、装置、电子设备及存储介质 | |
CN108550127A (zh) | 图片处理方法、装置、终端及存储介质 | |
CN117634406A (zh) | 一种芯片管脚设置方法、装置 | |
CN114268802B (zh) | 虚拟空间展示方法、装置、电子设备及存储介质 | |
CN112631695B (zh) | 一种数据校验方法、装置、电子设备及存储介质 | |
CN114047885B (zh) | 多类型数据的写入方法、装置、设备及介质 | |
CN112988822B (zh) | 数据查询方法、装置、设备、可读存储介质以及产品 | |
CN115037874A (zh) | 拍照方法、装置和电子设备 | |
CN116954597A (zh) | 表单页面的生成方法、装置、电子设备、存储介质及产品 | |
CN113869295A (zh) | 对象检测方法及装置、电子设备和存储介质 | |
CN109389547B (zh) | 图像显示方法及装置 | |
CN117391038B (zh) | 芯片版图的金属栈空间信息划分方法及芯片 | |
CN113409185B (zh) | 图像处理方法、装置、电子设备及存储介质 | |
CN113535183B (zh) | 代码处理方法、装置、电子设备及存储介质 | |
CN116385599B (zh) | 文字交互方法、装置、电子设备和存储介质 | |
CN116757151A (zh) | 一种评估方法、装置、电子设备和可读存储介质 | |
CN117093267B (zh) | 分支指令跳转地址的存储方法、装置、设备及存储介质 | |
CN112256563B (zh) | 安卓应用稳定性测试方法、装置、电子设备及存储介质 | |
CN113778385B (zh) | 组件注册方法、装置、终端及存储介质 | |
CN111159148B (zh) | 一种配置信息状态管理方法、装置、电子设备及存储介质 | |
CN107566471A (zh) | 一种远程控制方法、装置及移动终端 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |