CN117573205A - 基于simt的寄存器分配方法、装置、设备和存储介质 - Google Patents
基于simt的寄存器分配方法、装置、设备和存储介质 Download PDFInfo
- Publication number
- CN117573205A CN117573205A CN202311540272.6A CN202311540272A CN117573205A CN 117573205 A CN117573205 A CN 117573205A CN 202311540272 A CN202311540272 A CN 202311540272A CN 117573205 A CN117573205 A CN 117573205A
- Authority
- CN
- China
- Prior art keywords
- register
- register set
- target
- response
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000003860 storage Methods 0.000 title claims abstract description 30
- 230000004044 response Effects 0.000 claims abstract description 88
- 238000012545 processing Methods 0.000 claims description 44
- 238000004590 computer program Methods 0.000 claims description 16
- 230000001419 dependent effect Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/544—Buffers; Shared memory; Pipes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
本公开涉及一种基于SIMT的寄存器分配方法、装置、设备和存储介质。所述方法包括：确定目标线程组执行的目标程序的输入变量所需的寄存器的第一数量，以及所述目标程序所需的寄存器的总数量；响应于所述目标线程组满足预设的执行启动条件，向所述目标线程组分配所述第一数量对应的第一寄存器组；初始化所述第一寄存器组；响应于所述第一寄存器组初始化完成，基于所述总数量，向所述目标线程组分配所述目标程序的中间变量和输出变量对应的寄存器组。
Description
技术领域
本公开涉及计算机技术领域，尤其涉及一种基于SIMT的寄存器分配方法、装置、电子设备和存储介质。
背景技术
对GPU(Graphics Processing Unit，图形处理器)而言，任务的执行通常采用SIMT(Same Instruction Multi Threads，单指令多线程)模式。在SIMT模式中，GPU会将任务拆分为成百上千个线程，每个线程执行相同的指令，处理不同的数据。一般而言，为减少任务调度的开销，GPU核心会将多个(例如32个、64个或128个)线程组成一个线程组进行执行，其中，一个线程组中的不同线程之间共享指令，但拥有独立的寄存器资源。可同时调度的线程组的数量越多，则GPU的吞吐量越高，性能也就越好。
一个任务中的所有线程均执行相同的程序。由于GPU内部的寄存器资源有限，因此，该程序所需的寄存器资源越多，则可并行执行的线程组的数量越少。假设一个程序中，每个线程需要512B的寄存器资源，一个包含32个线程的线程组需要512×32B＝16KB的寄存器资源，那么，一个拥有128KB寄存器资源的GPU核心，最多可以同时运行8个线程组。
发明内容
本公开提供了一种基于单指令多线程SIMT的寄存器分配技术方案。
根据本公开的一方面，提供了一种基于单指令多线程SIMT的寄存器分配方法，包括：
确定目标线程组执行的目标程序的输入变量所需的寄存器的第一数量，以及所述目标程序所需的寄存器的总数量；
响应于所述目标线程组满足预设的执行启动条件，向所述目标线程组分配所述第一数量对应的第一寄存器组；
初始化所述第一寄存器组；
响应于所述第一寄存器组初始化完成，基于所述总数量，向所述目标线程组分配所述目标程序的中间变量和输出变量对应的寄存器组。
在一种可能的实现方式中，所述方法还包括：
响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，其中，所述提前释放条件至少包括数据使用完毕。
在一种可能的实现方式中，所述响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，包括：
响应于所述第一寄存器组和所述第二寄存器组中的数据使用完毕，释放所述第一寄存器组和所述第二寄存器组。
在一种可能的实现方式中，所述响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，包括：
对于所述第一寄存器组和所述第二寄存器组中的任一寄存器，响应于所述寄存器中的数据使用完毕，释放所述寄存器。
在一种可能的实现方式中，所述响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，包括：
响应于所述第一寄存器组和所述第二寄存器组中，数据使用完毕的寄存器的数量达到预设数量，释放所述数据使用完毕的寄存器，其中，所述预设数量大于1。
在一种可能的实现方式中，所述响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，包括：
响应于所述第一寄存器组中的数据使用完毕，释放所述第一寄存器组；
响应于所述第二寄存器组中的数据使用完毕，释放所述第二寄存器组。
在一种可能的实现方式中，所述方法还包括：
响应于所述目标线程组执行完毕，释放所述输出变量对应的第三寄存器组。
在一种可能的实现方式中，所述预设的执行启动条件至少包括：
所述目标线程组已解除对其他线程组的依赖，或者，所述目标线程组不依赖于其他线程组。
根据本公开的一方面，提供了一种基于单指令多线程SIMT的寄存器分配装置，包括：
第一确定模块，用于确定目标线程组执行的目标程序的输入变量所需的寄存器的第一数量，以及所述目标程序所需的寄存器的总数量；
第一分配模块，用于响应于所述目标线程组满足预设的执行启动条件，向所述目标线程组分配所述第一数量对应的第一寄存器组；
初始化模块，用于初始化所述第一寄存器组；
第二分配模块，用于响应于所述第一寄存器组初始化完成，基于所述总数量，向所述目标线程组分配所述目标程序的中间变量和输出变量对应的寄存器组。
在一种可能的实现方式中，所述装置还包括：
提前释放模块，用于响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，其中，所述提前释放条件至少包括数据使用完毕。
在一种可能的实现方式中，所述提前释放模块用于：
响应于所述第一寄存器组和所述第二寄存器组中的数据使用完毕，释放所述第一寄存器组和所述第二寄存器组。
在一种可能的实现方式中，所述提前释放模块用于：
对于所述第一寄存器组和所述第二寄存器组中的任一寄存器，响应于所述寄存器中的数据使用完毕，释放所述寄存器。
在一种可能的实现方式中，所述提前释放模块用于：
响应于所述第一寄存器组和所述第二寄存器组中，数据使用完毕的寄存器的数量达到预设数量，释放所述数据使用完毕的寄存器，其中，所述预设数量大于1。
在一种可能的实现方式中，所述提前释放模块用于：
响应于所述第一寄存器组中的数据使用完毕，释放所述第一寄存器组；
响应于所述第二寄存器组中的数据使用完毕，释放所述第二寄存器组。
在一种可能的实现方式中，所述装置还包括：
释放模块，用于响应于所述目标线程组执行完毕，释放所述输出变量对应的第三寄存器组。
在一种可能的实现方式中，所述预设的执行启动条件至少包括：
所述目标线程组已解除对其他线程组的依赖，或者，所述目标线程组不依赖于其他线程组。
根据本公开的一方面，提供了一种电子设备，包括：一个或多个处理器；用于存储可执行指令的存储器；其中，所述一个或多个处理器被配置为调用所述存储器存储的可执行指令，以执行上述方法。
根据本公开的一方面，提供了一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。
根据本公开的一方面，提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备中运行时，所述电子设备中的处理器执行上述方法。
在本公开实施例中，通过确定目标线程组执行的目标程序的输入变量所需的寄存器的第一数量，以及所述目标程序所需的寄存器的总数量，响应于所述目标线程组满足预设的执行启动条件，向所述目标线程组分配所述第一数量对应的第一寄存器组，初始化所述第一寄存器组，并响应于所述第一寄存器组初始化完成，基于所述总数量，向所述目标线程组分配所述目标程序的中间变量和输出变量对应的寄存器组，由此在向目标线程组分配寄存器时，延迟分配所述目标线程组执行的目标程序的中间变量所需的寄存器和所述目标程序的输出变量所需的寄存器，从而能够减少线程组占用寄存器的时间，提高寄存器的利用率，进而有助于提高GPU中线程组执行的并行度，即，提高GPU中并行执行的线程组的数量，提高GPU的吞吐量，提高GPU的性能。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。
根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。
图1示出本公开实施例提供的基于SIMT的寄存器分配方法的流程图。
图2示出本公开实施例提供的基于单指令多线程SIMT的寄存器分配装置的框图。
图3示出本公开实施例提供的电子设备1900的框图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
另外，为了更好地说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
相关技术中，主要通过编译器优化，减少程序所需的寄存器资源。例如，将每个线程所需的寄存器资源从512B减少至256B，那么，同时运行的线程组数量可以提高一倍。
然而，对于一些复杂的程序，编译器可优化的空间有限，且存在明显的边际效应。例如，将每个线程所需的寄存器资源优化至496B，最多可以同时执行的线程组数量依然是8，只有优化到456B以下才会提高到9个，但这对于编译器而言是十分困难的。
为了解决类似上述所述的技术问题，本公开实施例提供了一种基于SIMT的寄存器分配方法，通过确定目标线程组执行的目标程序的输入变量所需的寄存器的第一数量，以及所述目标程序所需的寄存器的总数量，响应于所述目标线程组满足预设的执行启动条件，向所述目标线程组分配所述第一数量对应的第一寄存器组，初始化所述第一寄存器组，并响应于所述第一寄存器组初始化完成，基于所述总数量，向所述目标线程组分配所述目标程序的中间变量和输出变量对应的寄存器组，由此在向目标线程组分配寄存器时，延迟分配所述目标线程组执行的目标程序的中间变量所需的寄存器和所述目标程序的输出变量所需的寄存器，从而能够减少线程组占用寄存器的时间，提高寄存器的利用率，进而有助于提高GPU中线程组执行的并行度，即，提高GPU中并行执行的线程组的数量，提高GPU的吞吐量，提高GPU的性能。
下面结合附图对本公开实施例提供的基于SIMT的寄存器分配方法进行详细的说明。
图1示出本公开实施例提供的基于SIMT的寄存器分配方法的流程图。在一种可能的实现方式中，所述基于SIMT的寄存器分配方法的执行主体可以是基于SIMT的寄存器分配装置，例如，所述基于SIMT的寄存器分配方法可以由终端设备或服务器或其它电子设备执行。其中，终端设备可以是用户设备(User Equipment，UE)、移动设备、用户终端、终端、蜂窝电话、无绳电话、个人数字助理(Personal Digital Assistant，PDA)、手持设备、计算设备、车载设备或者可穿戴设备等。在一些可能的实现方式中，所述基于SIMT的寄存器分配方法可以通过处理器调用存储器中存储的计算机可读指令的方式来实现。如图1所示，所述基于SIMT的寄存器分配方法包括步骤S11至步骤S14。
在步骤S11中，确定目标线程组执行的目标程序的输入变量所需的寄存器的第一数量，以及所述目标程序所需的寄存器的总数量。
在步骤S12中，响应于所述目标线程组满足预设的执行启动条件，向所述目标线程组分配所述第一数量对应的第一寄存器组。
在步骤S13中，初始化所述第一寄存器组。
在步骤S14中，响应于所述第一寄存器组初始化完成，基于所述总数量，向所述目标线程组分配所述目标程序的中间变量和输出变量对应的寄存器组。
本公开实施例提供基于SIMT的寄存器分配方法可以应用于GPU(GraphicsProcessing Unit，图形处理器)或者CPU(Central Processing Unit，中央处理器)等，在此不做限定。
在本公开实施例中，目标线程组可以表示待执行的任一线程组。目标程序可以表示目标线程组执行的程序。目标程序可以为任意类型的程序。例如，目标程序可以为着色器(shader)程序等，在此不做限定。
通常，程序包括输入变量(input)、中间变量(internal)和输出变量(output)。在目标程序包括输入变量、中间变量和输出变量的情况下，可以向目标线程组分配目标程序的输入变量所需的寄存器、目标程序的中间变量所需的寄存器以及目标程序的输出变量所需的寄存器。在一些应用场景中，程序可能仅包括输入变量和输出变量，不包括中间变量。在这种情况下，可以仅向目标线程组分配目标程序的输入变量所需的寄存器和目标程序的输出变量所需的寄存器，无需向目标线程组分配目标程序的中间变量所需的寄存器，换言之，目标程序的中间变量所需的寄存器的数量为0。
在本公开实施例中，在向目标线程组分配寄存器之前，可以统计目标线程组执行的目标程序的输入变量所需的寄存器的第一数量，以及所述目标程序所需的寄存器的总数量。其中，第一数量可以表示目标线程组执行的目标程序的输入变量所需的寄存器的数量，总数量可以表示目标线程组执行的目标程序的输入变量、中间变量和输出变量所需的寄存器的总数量。
在一种可能的实现方式中，在向目标线程组分配寄存器之前，可以统计目标线程组执行的目标程序的输入变量所需的寄存器的第一数量，所述目标程序的中间变量所需的寄存器的第二数量，以及所述目标程序的输出变量所需的寄存器的第三数量。其中，第一数量可以表示目标线程组执行的目标程序的输入变量所需的寄存器的数量，第二数量可以表示所述目标程序的中间变量所需的寄存器的数量，第三数量可以表示所述目标程序的输出变量所需的寄存器的数量。
在一种可能的实现方式中，编译器在汇编目标程序之后，可以统计目标线程组执行的目标程序的输入变量所需的寄存器的第一数量，所述目标程序的中间变量所需的寄存器的第二数量，以及所述目标程序的输出变量所需的寄存器的第三数量。编译器在统计出第一数量、第二数量和第三数量之后，可以将第一数量、第二数量和第三数量发送给驱动程序，以通知驱动程序。驱动程序在创建GPU任务时，可以将第一数量、第二数量和第三数量下发给GPU核处理器。GPU核处理器在执行任务时，可以先分配第一数据对应的第一寄存器组，并对第一寄存器组进行初始化。
在一个例子中，目标线程组执行的目标程序的输入变量为7个纹理坐标(texcoord0～texcoord6)，每个纹理坐标占用4个寄存器，那么，目标程序的输入变量所需的寄存器的第一数量的为7×4＝28。例如，目标程序的输入变量为：
struct PS_INPUT
{
linear float4 texcoord0:texcoord0；
linear float4 texcoord1:texcoord1；
linear float4 texcoord2:texcoord2；
linear float4 texcoord3:texcoord3；
linear float4 texcoord4:texcoord4；
linear float4 texcoord5:texcoord5；
linear float4 texcoord6:texcoord6；
}；
目标程序可以从输入的纹理坐标中采样纹理，并进行一系列计算，得到输出变量。
例如，目标程序的计算过程如下：
float4 main(PS_INPUT input):SV_Target{
float4 x＝tex2D(s1,input.texcoord0.xy+input.texcoord0.zw)；
float4 y＝tex2D(s1,input.texcoord1.xy+input.texcoord1.zw)；
float4 z＝tex2D(s1,input.texcoord2.xy+input.texcoord2.zw)；
float4 a＝tex2D(s1,input.texcoord3.xy+input.texcoord3.zw)；
float4 b＝tex2D(s1,input.texcoord4.xy+input.texcoord4.zw)；
float4 c＝tex2D(s1,input.texcoord5.xy+input.texcoord5.zw)；
float4 d＝tex2D(s1,input.texcoord6.xy+input.texcoord6.zw)；
float4 e＝x+y+z+a+b+c+d+e；
e＝e+input.texcoord0.xyzw；
e＝e/7.0；
e＝e*(e+1.0)；
e＝1.0/e；
return e+1.0；
}
其中，x、y、z、a、b、c、d为目标程序的中间变量，每个占用4个寄存器，那么，目标程序的中间变量所需的寄存器的第二数量的为7×4＝28。e为目标程序的输出变量，占用4个寄存器，即，目标程序的输出变量所需的寄存器的第三数量为4。
在本公开实施例中，在确定目标线程组执行的目标程序的输入变量所需的寄存器的第一数量之后，可以响应于目标线程组满足预设的执行启动条件，向目标线程组分配第一数量对应的第一寄存器组。其中，第一寄存器组可以表示分配给目标程序的输入变量的寄存器组。第一寄存器组中的寄存器的数量为第一数量。
在一种可能的实现方式中，所述预设的执行启动条件至少包括：所述目标线程组已解除对其他线程组的依赖，或者，所述目标线程组不依赖于其他线程组。
作为该实现方式的一个示例，所述预设的执行启动条件还可以包括：未分配的寄存器的数量大于或等于所述第一数量。在该示例中，可以响应于所述目标线程组已解除对其他线程组的依赖或者所述目标线程组不依赖于其他线程组，且未分配的寄存器的数量大于或等于所述第一数量，向所述目标线程组分配所述第一数量对应的第一寄存器组。
作为该实现方式的另一个示例，所述预设的执行启动条件可以仅包括：所述目标线程组已解除对其他线程组的依赖，或者，所述目标线程组不依赖于其他线程组。在该示例中，可以响应于所述目标线程组已解除对其他线程组的依赖或者所述目标线程组不依赖于其他线程组，向所述目标线程组分配所述第一数量对应的第一寄存器组。其中，所述向所述目标线程组分配所述第一数量对应的第一寄存器组，可以包括：判断未分配的寄存器的数量是否大于或等于所述第一数量，若是，则向所述目标线程组分配所述第一数量对应的第一寄存器组，否则等待未分配的寄存器的数量大于或等于所述第一数量之后，再向所述目标线程组分配所述第一数量对应的第一寄存器组。
在该实现方式中，通过响应于所述目标线程组满足预设的执行启动条件，向所述目标线程组分配所述第一数量对应的第一寄存器组，其中，所述预设的执行启动条件至少包括所述目标线程组已解除对其他线程组的依赖或者所述目标线程组不依赖于其他线程组，由此在目标线程组能够执行时才向目标线程组分配第一寄存器组，使分配给目标线程组的寄存器能够立即被使用，从而能够进一步提高寄存器的利用率。
在本公开实施例中，在向目标线程组分配第一数量对应的第一寄存器组之后，可以初始化第一寄存器组。其中，初始化第一寄存器组可以表示将输入变量写入第一寄存器组。
在本公开实施例中，可以响应于第一寄存器组初始化完成，根据所述总数量与所述第一数量的差值，向目标线程组分配所述目标程序的中间变量和输出变量对应的寄存器组。在一种可能的实现方式中，可以响应于第一寄存器组初始化完成，向目标线程组分配第二数量对应的第二寄存器组和第三数量对应的第三寄存器组。其中，可以响应于第一寄存器组初始化完成，检查未分配的寄存器的数量是否大于或等于第二数量与第三数量之和，若是，则可以向目标线程组分配第二数量对应的第二寄存器组和第三数量对应的第三寄存器组，否则可以等待寄存器的数量大于或等于第二数量与第三数量之和之后，再向目标线程组分配第二数量对应的第二寄存器组和第三数量对应的第三寄存器组。
其中，第二寄存器组可以表示分配给目标程序的中间变量的寄存器组。第二寄存器组中的寄存器的数量为第二数量。第三寄存器组可以表示分配给目标程序的输出变量的寄存器组。第三寄存器组中的寄存器的数量为第三数量。
在本公开实施例中，通过延迟申请目标程序的中间变量所需的寄存器和目标程序的输出变量所需的寄存器，由此能够在第一寄存器组的分配阶段和第一寄存器组的初始化阶段，忽略目标程序的中间变量和输出变量的寄存器资源需求。
在一种可能的实现方式中，可以在接口上添加input register size字段并微调任务执行的步骤，实现寄存器延迟申请的功能。
在一种可能的实现方式中，所述方法还包括：响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，其中，所述提前释放条件至少包括数据使用完毕。
在该实现方式中，在目标程序执行的过程中，第一寄存器组和/或第二寄存器组中的寄存器可以提前释放。即，第一寄存器组和/或第二寄存器组中的寄存器可以在目标程序执行结束之前释放。即，第一寄存器组和/或第二寄存器组中的寄存器可以比第三寄存器组中的寄存器更早释放。
作为该实现方式的一个示例，可以通过添加释放指令，实现寄存器的提前释放，硬件代价较小。
作为该实现方式的一个示例，可以通过编译器识别寄存器中的数据使用完毕的时机。
在该实现方式中，通过响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，其中，所述提前释放条件至少包括数据使用完毕，由此提前释放所述目标线程组执行的目标程序的输入变量所需的寄存器和/或所述目标程序的中间变量所需的寄存器，从而能够进一步减少线程组占用寄存器的时间，提高寄存器的利用率，进而有助于进一步提高GPU中并行执行的线程组的数量，令更多的线程组有机会申请到足够的寄存器，参与到并行计算中。
作为该实现方式的一个示例，所述响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，包括：响应于所述第一寄存器组和所述第二寄存器组中的数据使用完毕，释放所述第一寄存器组和所述第二寄存器组。
在该示例中，可以响应于第一寄存器组和第二寄存器组中的数据均使用完毕，释放第一寄存器组和第二寄存器组中的各个寄存器。在该示例中，第一寄存器组和第二寄存器组中的各个寄存器可以同时释放。
在一个例子中，可以通过专用指令gpr_release，实现寄存器的提前释放。语法可以为：gpr_release idx。该释放指令可以表示将编号大于或等于idx的寄存器全部释放。例如，编译器可以将寄存器r0～r3分配给变量e，在e＝x+y+z+a+b+c+d计算完成后，可以添加一条gpr_release 4指令，由此GPU核心将释放掉第一寄存器组和第二寄存器组中的寄存器r4～r59。
在该示例中，通过响应于所述第一寄存器组和所述第二寄存器组中的数据使用完毕，释放所述第一寄存器组和所述第二寄存器组，由此不仅能够减少目标线程组占用第一寄存器组和第二寄存器组中的寄存器的时间，还能够提高释放第一寄存器组和第二寄存器组中的寄存器的效率。
作为该实现方式的另一个示例，所述响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，包括：对于所述第一寄存器组和所述第二寄存器组中的任一寄存器，响应于所述寄存器中的数据使用完毕，释放所述寄存器。
在该示例中，对于第一寄存器组和第二寄存器组中的任一寄存器，可以响应于所述寄存器中的数据使用完毕，立即释放所述寄存器。在该示例中，第一寄存器组和第二寄存器组中的寄存器可以逐个释放。
在该示例中，通过对于所述第一寄存器组和所述第二寄存器组中的任一寄存器，响应于所述寄存器中的数据使用完毕，释放所述寄存器，由此能够最大程度地提高第一寄存器组和第二寄存器组中的寄存器的利用率，使第一寄存器组和第二寄存器组中的寄存器能够尽早被其他线程组使用。
作为该实现方式的另一个示例，所述响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，包括：响应于所述第一寄存器组和所述第二寄存器组中，数据使用完毕的寄存器的数量达到预设数量，释放所述数据使用完毕的寄存器，其中，所述预设数量大于1。
其中，预设数量可以为5、4、6等等，在此不做限定。
在该示例中，可以通过计数器累计第一寄存器组和第二寄存器组中数据使用完毕的寄存器的数量，并可以响应于计数器的计数值达到预设数量，释放各个数据使用完毕的寄存器。在该示例中，第一寄存器组和第二寄存器组中数据在相近的时间使用完毕的寄存器可以同时释放。
在该示例中，通过响应于所述第一寄存器组和所述第二寄存器组中，数据使用完毕的寄存器的数量达到预设数量，释放所述数据使用完毕的寄存器，其中，所述预设数量大于1，由此能够较好地权衡寄存器的利用率和释放寄存器的效率。
作为该实现方式的另一个示例，所述响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，包括：响应于所述第一寄存器组中的数据使用完毕，释放所述第一寄存器组；响应于所述第二寄存器组中的数据使用完毕，释放所述第二寄存器组。
在该示例中，可以响应于第一寄存器组中的数据均使用完毕，释放第一寄存器组中的各个寄存器；可以响应于第二寄存器组中的数据均使用完毕，释放第二寄存器组中的各个寄存器。在该示例中，第一寄存器组中的各个寄存器可以同时释放，且第二寄存器组中的各个寄存器可以同时释放。第一寄存器组中的寄存器可以与第二寄存器组中的寄存器在不同时间释放。
在该示例中，通过响应于所述第一寄存器组中的数据使用完毕，释放所述第一寄存器组，响应于所述第二寄存器组中的数据使用完毕，释放所述第二寄存器组，由此能够较好地权衡寄存器的利用率和释放寄存器的效率。
在一种可能的实现方式中，所述方法还包括：响应于所述目标线程组执行完毕，释放所述输出变量对应的第三寄存器组。在该实现方式中，通过响应于所述目标线程组执行完毕，释放所述第三寄存器组，由此使第三寄存器组中的寄存器能够被分配给其他线程组使用。
本公开实施例提供基于SIMT的寄存器分配方法还可以与传统的编译器优化寄存器资源的方案相结合，从而更有利于突破寄存器资源的限制。
本公开实施例提供基于SIMT的寄存器分配方法可以应用于GPU、任务调度、寄存器分配等技术领域，在此不做限定。
本公开实施例提供基于SIMT的寄存器分配方法可以应用于包含输入变量、中间变量和输出变量的程序，也可以应用于仅包含输入变量和输出变量的程序，因此，本公开实施例提供基于SIMT的寄存器分配的优化方案的应用范围较广。
下面通过一个具体的应用场景说明本公开实施例提供基于SIMT的寄存器分配方法。在该应用场景中，处理器为GPU，目标程序为着色器程序。
在该应用场景中，编译器在汇编着色器程序之后，可以统计着色器程序的输入变量所需的寄存器的第一数量，着色器程序的中间变量所需的寄存器的第二数量，以及着色器程序的输出变量所需的寄存器的第三数量。例如，着色器程序的输入变量包括texcoord0～texcoord6，7个输入变量分别占用4个寄存器，因此，着色器程序的输入变量所需的寄存器的第一数量为28；着色器程序的中间变量包括x、y、z、a、b、c、d，7个中间变量分别占用4个寄存器，因此，着色器程序的中间变量所需的寄存器的第二数量为28；着色器程序的输出变量包括e，占用4个及存储器，因此，着色器程序的输出变量所需的寄存器的第三数量为4。
编译器在统计出第一数量、第二数量和第三数量之后，可以将第一数量、第二数量和第三数量发送给驱动程序，以通知驱动程序。
驱动程序在创建GPU任务时，可以将第一数量、第二数量和第三数量下发给GPU核处理器。GPU核处理器在执行任务时，可以先分配第一数量对应的第一寄存器组，并对第一寄存器组进行初始化。GPU核处理器可以响应于第一寄存器组初始化完毕，分配第二数量对应的第二寄存器组和第三数量对应的第三寄存器组。由此，可以实现寄存器的延迟申请。可以通过计数器累计第一寄存器组和第二寄存器组中数据使用完毕的寄存器的数量，并可以响应于计数器的计数值达到预设数量，释放各个数据使用完毕的寄存器。由此，可以实现寄存器的提前释放。可以响应于着色器程序执行完毕，释放第三寄存器组。
在该应用场景中，寄存器的延迟申请与提前释放相结合，可以大幅减少寄存器资源的需求，令更多的线程组有机会申请到足够的寄存器，参与到并行计算中。
下面以目标线程组执行的目标程序的输入变量所需的寄存器的第一数量为28、目标程序的中间变量所需的寄存器的第二数量为28、目标程序的输出变量所需的寄存器的第三数量为4为例，对相关技术与本公开实施例在目标线程组执行目标程序时各个步骤所需的寄存器的数量进行比较。
相关技术中，在目标线程组执行目标程序时，各个步骤所需的寄存器的数量如下：
| 步骤 | 寄存器数量 |
| 寄存器分配 | 第一数量+第二数量+第三数量＝60 |
| 初始化第一寄存器组 | 第一数量+第二数量+第三数量＝60 |
| 目标程序执行 | 第一数量+第二数量+第三数量＝60 |
| 执行结束，释放寄存器 | 0 |
在本公开实施例的一种实现方式中，在目标线程组执行目标程序时，各个步骤所需的寄存器的数量如下：
本公开实施例的该种实现方式与相关技术中相比，通过延迟申请目标程序的中间变量所需的寄存器和目标程序的输出变量所需的寄存器，并提前释放目标程序的输入变量对应的寄存器，由此能够减少占用寄存器的时间。
可以理解，本公开提及的上述各个方法实施例，在不违背原理逻辑的情况下，均可以彼此相互结合形成结合后的实施例，限于篇幅，本公开不再赘述。本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
本公开实施例还提供了一种基于SIMT的寄存器分配方法，包括：确定目标线程组执行的目标程序所需的寄存器的总数量；基于所述总数量，向所述目标线程组分配寄存器组；响应于所述目标程序的输入变量第一寄存器组和/或所述目标程序的中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，其中，所述提前释放条件至少包括数据使用完毕。
在一种可能的实现方式中，所述确定目标线程组执行的目标程序所需的寄存器的总数量，包括：确定目标线程组执行的目标程序的输入变量所需的寄存器的第一数量，所述目标程序的中间变量所需的寄存器的第二数量，以及所述目标程序的输出变量所需的寄存器的第三数量；所述基于所述总数量，向所述目标线程组分配寄存器组，包括：向所述目标线程组分配所述第一数量对应的第一寄存器组、所述第二数量对应的第二寄存器组和所述第三数量对应的第三寄存器组。
在一种可能的实现方式中，所述向所述目标线程组分配所述第一数量对应的第一寄存器组、所述目标线程组分配所述第二数量对应的第二寄存器组和所述第三数量对应的第三寄存器组，包括：响应于所述目标线程组满足预设的执行启动条件，向所述目标线程组分配所述第一数量对应的第一寄存器组；初始化所述第一寄存器组；响应于所述第一寄存器组初始化完成，向所述目标线程组分配所述第二数量对应的第二寄存器组和所述第三数量对应的第三寄存器组。
在一种可能的实现方式中，所述预设的执行启动条件至少包括：所述目标线程组已解除对其他线程组的依赖，或者，所述目标线程组不依赖于其他线程组。
在一种可能的实现方式中，所述响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，包括：响应于所述第一寄存器组和所述第二寄存器组中的数据使用完毕，释放所述第一寄存器组和所述第二寄存器组。
在一种可能的实现方式中，所述响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，包括：对于所述第一寄存器组和所述第二寄存器组中的任一寄存器，响应于所述寄存器中的数据使用完毕，释放所述寄存器。
在一种可能的实现方式中，所述响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，包括：响应于所述第一寄存器组和所述第二寄存器组中，数据使用完毕的寄存器的数量达到预设数量，释放所述数据使用完毕的寄存器，其中，所述预设数量大于1。
在一种可能的实现方式中，所述响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，包括：响应于所述第一寄存器组中的数据使用完毕，释放所述第一寄存器组；响应于所述第二寄存器组中的数据使用完毕，释放所述第二寄存器组。
在一种可能的实现方式中，所述方法还包括：响应于所述目标线程组执行完毕，释放所述目标程序的输出变量对应的第三寄存器组。
此外，本公开还提供了基于单指令多线程SIMT的寄存器分配装置、电子设备、计算机可读存储介质、计算机程序产品，上述均可用来实现本公开提供的任一种基于单指令多线程SIMT的寄存器分配方法，相应技术方案和技术效果可参见方法部分的相应记载，不再赘述。
图2示出本公开实施例提供的基于单指令多线程SIMT的寄存器分配装置的框图。如图2所示，所述基于单指令多线程SIMT的寄存器分配装置包括：
第一确定模块21，用于确定目标线程组执行的目标程序的输入变量所需的寄存器的第一数量，以及所述目标程序所需的寄存器的总数量；
第一分配模块22，用于响应于所述目标线程组满足预设的执行启动条件，向所述目标线程组分配所述第一数量对应的第一寄存器组；
初始化模块23，用于初始化所述第一寄存器组；
第二分配模块24，用于响应于所述第一寄存器组初始化完成，基于所述总数量，向所述目标线程组分配所述目标程序的中间变量和输出变量对应的寄存器组。
在一种可能的实现方式中，所述装置还包括：
提前释放模块，用于响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，其中，所述提前释放条件至少包括数据使用完毕。
在一种可能的实现方式中，所述提前释放模块用于：
响应于所述第一寄存器组和所述第二寄存器组中的数据使用完毕，释放所述第一寄存器组和所述第二寄存器组。
在一种可能的实现方式中，所述提前释放模块用于：
对于所述第一寄存器组和所述第二寄存器组中的任一寄存器，响应于所述寄存器中的数据使用完毕，释放所述寄存器。
在一种可能的实现方式中，所述提前释放模块用于：
响应于所述第一寄存器组和所述第二寄存器组中，数据使用完毕的寄存器的数量达到预设数量，释放所述数据使用完毕的寄存器，其中，所述预设数量大于1。
在一种可能的实现方式中，所述提前释放模块用于：
响应于所述第一寄存器组中的数据使用完毕，释放所述第一寄存器组；
响应于所述第二寄存器组中的数据使用完毕，释放所述第二寄存器组。
在一种可能的实现方式中，所述装置还包括：
释放模块，用于响应于所述目标线程组执行完毕，释放所述输出变量对应的第三寄存器组。
在一种可能的实现方式中，所述预设的执行启动条件至少包括：
所述目标线程组已解除对其他线程组的依赖，或者，所述目标线程组不依赖于其他线程组。
本公开实施例还提供了一种基于单指令多线程SIMT的寄存器分配装置，包括：
第二确定模块，用于确定目标线程组执行的目标程序所需的寄存器的总数量；
分配模块，用于基于所述总数量，向所述目标线程组分配寄存器组；
提前释放模块，用于响应于所述目标程序的输入变量第一寄存器组和/或所述目标程序的中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，其中，所述提前释放条件至少包括数据使用完毕。
在一种可能的实现方式中，所述第二确定模块用于：确定目标线程组执行的目标程序的输入变量所需的寄存器的第一数量，所述目标程序的中间变量所需的寄存器的第二数量，以及所述目标程序的输出变量所需的寄存器的第三数量；所述基于所述总数量，向所述目标线程组分配寄存器组，包括：向所述目标线程组分配所述第一数量对应的第一寄存器组、所述第二数量对应的第二寄存器组和所述第三数量对应的第三寄存器组。
在一种可能的实现方式中，所述分配模块用于：响应于所述目标线程组满足预设的执行启动条件，向所述目标线程组分配所述第一数量对应的第一寄存器组；初始化所述第一寄存器组；响应于所述第一寄存器组初始化完成，向所述目标线程组分配所述第二数量对应的第二寄存器组和所述第三数量对应的第三寄存器组。
在一种可能的实现方式中，所述预设的执行启动条件至少包括：所述目标线程组已解除对其他线程组的依赖，或者，所述目标线程组不依赖于其他线程组。
在一种可能的实现方式中，所述提前释放模块用于：响应于所述第一寄存器组和所述第二寄存器组中的数据使用完毕，释放所述第一寄存器组和所述第二寄存器组。
在一种可能的实现方式中，所述提前释放模块用于：对于所述第一寄存器组和所述第二寄存器组中的任一寄存器，响应于所述寄存器中的数据使用完毕，释放所述寄存器。
在一种可能的实现方式中，所述提前释放模块用于：响应于所述第一寄存器组和所述第二寄存器组中，数据使用完毕的寄存器的数量达到预设数量，释放所述数据使用完毕的寄存器，其中，所述预设数量大于1。
在一种可能的实现方式中，所述提前释放模块用于：响应于所述第一寄存器组中的数据使用完毕，释放所述第一寄存器组；响应于所述第二寄存器组中的数据使用完毕，释放所述第二寄存器组。
在一种可能的实现方式中，所述装置还包括：释放模块，用于响应于所述目标线程组执行完毕，释放所述目标程序的输出变量对应的第三寄存器组。
在一些实施例中，本公开实施例提供的装置具有的功能或包含的模块可以用于执行上文方法实施例描述的方法，其具体实现和技术效果可以参照上文方法实施例的描述，为了简洁，这里不再赘述。
本公开实施例还提供一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。其中，所述计算机可读存储介质可以是非易失性计算机可读存储介质，或者可以是易失性计算机可读存储介质。
本公开实施例还提出一种计算机程序，包括计算机可读代码，当所述计算机可读代码在电子设备中运行时，所述电子设备中的处理器执行上述方法。
本公开实施例还提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备中运行时，所述电子设备中的处理器执行上述方法。
本公开实施例还提供一种电子设备，包括：一个或多个处理器；用于存储可执行指令的存储器；其中，所述一个或多个处理器被配置为调用所述存储器存储的可执行指令，以执行上述方法。
电子设备可以被提供为终端、服务器或其它形态的设备。
图3示出本公开实施例提供的电子设备1900的框图。例如，电子设备1900可以被提供为一服务器或一终端。参照图3，电子设备1900包括处理组件1922，其进一步包括一个或多个处理器，以及由存储器1932所代表的存储器资源，用于存储可由处理组件1922的执行的指令，例如应用程序。存储器1932中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外，处理组件1922被配置为执行指令，以执行上述方法。
电子设备1900还可以包括一个电源组件1926被配置为执行电子设备1900的电源管理，一个有线或无线网络接口1950被配置为将电子设备1900连接到网络，和一个输入/输出接口1958(I/O接口)。电子设备1900可以操作基于存储在存储器1932的操作系统，例如微软服务器操作系统(Windows ServerTM)，苹果公司推出的基于图形用户界面操作系统(MacOS XTM)，多用户多进程的计算机操作系统(UnixTM),自由和开放原代码的类Unix操作系统(LinuxTM)，开放原代码的类Unix操作系统(FreeBSDTM)或类似。
在示例性实施例中，还提供了一种非易失性计算机可读存储介质，例如包括计算机程序指令的存储器1932，上述计算机程序指令可由电子设备1900的处理组件1922执行以完成上述方法。
本公开可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
该计算机程序产品可以具体通过硬件、软件或其结合的方式实现。在一个可选实施例中，所述计算机程序产品具体体现为计算机存储介质，在另一个可选实施例中，计算机程序产品具体体现为软件产品，例如软件开发包(Software Development Kit，SDK)等等。
上文对各个实施例的描述倾向于强调各个实施例之间的不同之处，其相同或相似之处可以互相参考，为了简洁，本文不再赘述。
若本公开实施例的技术方案涉及个人信息，应用本公开实施例的技术方案的产品在处理个人信息前，已明确告知个人信息处理规则，并取得个人自主同意。若本公开实施例的技术方案涉及敏感个人信息，应用本公开实施例的技术方案的产品在处理敏感个人信息前，已取得个人单独同意，并且同时满足“明示同意”的要求。例如，在摄像头等个人信息采集装置处，设置明确显著的标识告知已进入个人信息采集范围，将会对个人信息进行采集，若个人自愿进入采集范围即视为同意对其个人信息进行采集；或者在个人信息处理的装置上，利用明显的标识/信息告知个人信息处理规则的情况下，通过弹窗信息或请个人自行上传其个人信息等方式获得个人授权；其中，个人信息处理规则可包括个人信息处理者、个人信息处理目的、处理方式以及处理的个人信息种类等信息。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (11)
1.一种基于单指令多线程SIMT的寄存器分配方法，其特征在于，包括：
确定目标线程组执行的目标程序的输入变量所需的寄存器的第一数量，以及所述目标程序所需的寄存器的总数量；
响应于所述目标线程组满足预设的执行启动条件，向所述目标线程组分配所述第一数量对应的第一寄存器组；
初始化所述第一寄存器组；
响应于所述第一寄存器组初始化完成，基于所述总数量，向所述目标线程组分配所述目标程序的中间变量和输出变量对应的寄存器组。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，其中，所述提前释放条件至少包括数据使用完毕。
3.根据权利要求2所述的方法，其特征在于，所述响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，包括：
响应于所述第一寄存器组和所述第二寄存器组中的数据使用完毕，释放所述第一寄存器组和所述第二寄存器组。
4.根据权利要求2所述的方法，其特征在于，所述响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，包括：
对于所述第一寄存器组和所述第二寄存器组中的任一寄存器，响应于所述寄存器中的数据使用完毕，释放所述寄存器。
5.根据权利要求2所述的方法，其特征在于，所述响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，包括：
响应于所述第一寄存器组和所述第二寄存器组中，数据使用完毕的寄存器的数量达到预设数量，释放所述数据使用完毕的寄存器，其中，所述预设数量大于1。
6.根据权利要求2所述的方法，其特征在于，所述响应于所述第一寄存器组和/或所述中间变量对应的第二寄存器组满足预设的提前释放条件，对所述第一寄存器组和/或所述第二寄存器组进行释放处理，包括：
响应于所述第一寄存器组中的数据使用完毕，释放所述第一寄存器组；
响应于所述第二寄存器组中的数据使用完毕，释放所述第二寄存器组。
7.根据权利要求1至6中任意一项所述的方法，其特征在于，所述方法还包括：
响应于所述目标线程组执行完毕，释放所述输出变量对应的第三寄存器组。
8.根据权利要求1至6中任意一项所述的方法，其特征在于，所述预设的执行启动条件至少包括：
所述目标线程组已解除对其他线程组的依赖，或者，所述目标线程组不依赖于其他线程组。
9.一种基于单指令多线程SIMT的寄存器分配装置，其特征在于，包括：
第一确定模块，用于确定目标线程组执行的目标程序的输入变量所需的寄存器的第一数量，以及所述目标程序所需的寄存器的总数量；
第一分配模块，用于响应于所述目标线程组满足预设的执行启动条件，向所述目标线程组分配所述第一数量对应的第一寄存器组；
初始化模块，用于初始化所述第一寄存器组；
第二分配模块，用于响应于所述第一寄存器组初始化完成，基于所述总数量，向所述目标线程组分配所述目标程序的中间变量和输出变量对应的寄存器组。
10.一种电子设备，其特征在于，包括：
一个或多个处理器；
用于存储可执行指令的存储器；
其中，所述一个或多个处理器被配置为调用所述存储器存储的可执行指令，以执行权利要求1至8中任意一项所述的方法。
11.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，所述计算机程序指令被处理器执行时实现权利要求1至8中任意一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311540272.6A CN117573205A (zh) | 2023-11-17 | 2023-11-17 | 基于simt的寄存器分配方法、装置、设备和存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311540272.6A CN117573205A (zh) | 2023-11-17 | 2023-11-17 | 基于simt的寄存器分配方法、装置、设备和存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117573205A true CN117573205A (zh) | 2024-02-20 |
Family
ID=89893003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311540272.6A Pending CN117573205A (zh) | 2023-11-17 | 2023-11-17 | 基于simt的寄存器分配方法、装置、设备和存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117573205A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05204660A (ja) * | 1992-01-27 | 1993-08-13 | Hitachi Ltd | コンパイラ最適化方式 |
| US20170139707A1 (en) * | 2015-11-16 | 2017-05-18 | Samsung Electronics Co., Ltd. | Method and device for register management |
| US20170371653A1 (en) * | 2016-06-23 | 2017-12-28 | Advanced Micro Devices, Inc. | System and method for scheduling instructions in a multithread simd architecture with a fixed number of registers |
| CN108364251A (zh) * | 2017-01-26 | 2018-08-03 | 超威半导体公司 | 具有通用寄存器资源管理的矢量处理器 |
| US20220092725A1 (en) * | 2020-09-24 | 2022-03-24 | Advanced Micro Devices, Inc. | Register compaction with early release |
| US20220291908A1 (en) * | 2021-03-15 | 2022-09-15 | Fujitsu Limited | Information processing apparatus, computer-readable recording medium storing compiling program, and compiling method |
| US20230088743A1 (en) * | 2021-09-22 | 2023-03-23 | Intel Corporation | Gathering payload from arbitrary registers for send messages in a graphics environment |
-
2023
- 2023-11-17 CN CN202311540272.6A patent/CN117573205A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05204660A (ja) * | 1992-01-27 | 1993-08-13 | Hitachi Ltd | コンパイラ最適化方式 |
| US20170139707A1 (en) * | 2015-11-16 | 2017-05-18 | Samsung Electronics Co., Ltd. | Method and device for register management |
| US20170371653A1 (en) * | 2016-06-23 | 2017-12-28 | Advanced Micro Devices, Inc. | System and method for scheduling instructions in a multithread simd architecture with a fixed number of registers |
| CN108364251A (zh) * | 2017-01-26 | 2018-08-03 | 超威半导体公司 | 具有通用寄存器资源管理的矢量处理器 |
| US20220092725A1 (en) * | 2020-09-24 | 2022-03-24 | Advanced Micro Devices, Inc. | Register compaction with early release |
| US20220291908A1 (en) * | 2021-03-15 | 2022-09-15 | Fujitsu Limited | Information processing apparatus, computer-readable recording medium storing compiling program, and compiling method |
| US20230088743A1 (en) * | 2021-09-22 | 2023-03-23 | Intel Corporation | Gathering payload from arbitrary registers for send messages in a graphics environment |
Non-Patent Citations (2)
| Title |
|---|
| 岳峰;庞建民;赵荣彩;: "一种基于分区域优先级的寄存器分配算法", 电子与信息学报, no. 12, 15 December 2013 (2013-12-15), pages 215 - 220 * |
| 杨化斌: "OpenSceneGraph 3.0三维视景仿真技术开发详解", 31 July 2012, 国防工业出版社, pages: 374 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI614682B (zh) | 計算設備和相應計算方法 | |
| US9501318B2 (en) | Scheduling and execution of tasks based on resource availability | |
| US10162683B2 (en) | Weighted stealing of resources | |
| US11687771B2 (en) | Platform for concurrent execution of GPU operations | |
| CN115988217B (zh) | 一种虚拟化视频编解码系统、电子设备和存储介质 | |
| CN112181657B (zh) | 视频处理方法、装置、电子设备及存储介质 | |
| US11347563B2 (en) | Computing system and method for operating computing system | |
| TW202246977A (zh) | 一種任務調度方法、任務調度裝置、電腦設備、電腦可讀儲存媒介和電腦程式產品 | |
| US9471387B2 (en) | Scheduling in job execution | |
| CN116582438B (zh) | 一种虚拟化视频编解码系统及方法、电子设备和存储介质 | |
| CN116320469B (zh) | 一种虚拟化视频编解码系统及方法、电子设备和存储介质 | |
| CN112905317A (zh) | 快速可重构信号处理异构平台下任务调度方法和系统 | |
| CN115729715B (zh) | 用于gpu系统的负载分配方法、装置、设备和介质 | |
| CN117573205A (zh) | 基于simt的寄存器分配方法、装置、设备和存储介质 | |
| CN115775199B (zh) | 数据处理方法和装置、电子设备和计算机可读存储介质 | |
| CN116662009A (zh) | Gpu资源分配方法、装置、电子设备和存储介质 | |
| CN112463218B (zh) | 指令发射控制方法及电路、数据处理方法及电路 | |
| CN117157620A (zh) | 多加速器计算调度 | |
| CN109062702B (zh) | 一种计算资源分配方法、相关装置及可读存储介质 | |
| CN117389512B (zh) | 一种算术逻辑单元alu系统、电子设备和存储介质 | |
| CN116152043B (zh) | 一种基于图像处理的内存管理方法及装置、电子设备 | |
| CN116580145B (zh) | 一种用于处理web3D场景的方法和装置 | |
| CN116360858B (zh) | 数据的处理方法、图形处理器、电子设备及存储介质 | |
| López‐Albelda et al. | Heuristics for concurrent task scheduling on GPUs | |
| CN116302476A (zh) | 一种确定算力节点的方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |