CN117550546A - 芯片制备方法及芯片 - Google Patents
芯片制备方法及芯片 Download PDFInfo
- Publication number
- CN117550546A CN117550546A CN202311459598.6A CN202311459598A CN117550546A CN 117550546 A CN117550546 A CN 117550546A CN 202311459598 A CN202311459598 A CN 202311459598A CN 117550546 A CN117550546 A CN 117550546A
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- cover plate
- substrate
- boss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 106
- 238000005530 etching Methods 0.000 claims abstract description 29
- 230000009471 action Effects 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims description 77
- 229910052751 metal Inorganic materials 0.000 claims description 77
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 17
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000004806 packaging method and process Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 326
- 235000012431 wafers Nutrition 0.000 description 140
- 239000011241 protective layer Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910018459 Al—Ge Inorganic materials 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
- B81B7/0051—Packages or encapsulation for reducing stress inside of the package structure between the package lid and the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00325—Processes for packaging MEMS devices for reducing stress inside of the package structure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00523—Etching material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
Abstract
本申请涉及一种芯片制备方法，包括步骤：将盖板层与所述器件层键合；对所述器件层进行刻蚀，以在所述器件层上形成弹性结构；对所述盖板层进行刻蚀，以将部分所述第一绝缘层去除，使得所述盖板层的盖板晶圆部分暴露；将所述器件层背离所述盖板层的一侧与衬底层键合，所述器件层能够通过所述衬底层接地，且所述弹性结构能够在所述衬底层的作用下与暴露的所述盖板晶圆相抵接。弹性结构在衬底层的作用下与暴露的盖板晶圆相抵接，从而实现盖板晶圆通过器件层和衬底层接地。如此，无需在盖板晶圆上额外打线，从而避免增加封装厚度，不会产生额外的应力问题，保证芯片的性能。本申请还涉及一种芯片。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种芯片制备方法及芯片。
背景技术
MEMS(Micro-Electro Mechanical System，微机电系统)技术是将传感器结构和相应的电子线路集成在一个小的壳体内。相比于传统加工方法制造的传感器，MEMS传感器以集成电路工艺和微机械加工工艺为基础进行制作，具有体积小，重量轻、成本低、功耗低、可靠性好、易集成、过载能力强和可批量生产等优点，在军民两用方面有着广泛的应用前景。
MEMS传感器中的盖板除了起到气密性封装腔体的作用，还应起到掩蔽外部电磁干扰的作用，故需要将盖板进行接地。目前常用的盖板接地方法是在封装后，通过额外的顶部/外部打线将盖板与接地电极连接，但该方法引出的打线由于上拉弧线部分有一定高度，封装厚度会增加，且可能在此过程中会产生额外的应力问题，最终影响MEMS传感器的性能。
发明内容
基于此，有必要针对现有的MEMS传感器中盖板通过打线接地导致封装厚度增加，以及产生额外应力的问题，提供一种实现盖板接地且不会增加封装厚度，产生额外应力，避免影响传感器的性能的芯片制备方法及芯片。
一种芯片制备方法，包括步骤：
S110，提供盖板层、器件层及衬底层，所述盖板层包括盖板晶圆及形成于所述盖板晶圆一侧的第一绝缘层；
S120，将所述盖板层与所述器件层键合，且所述第一绝缘层位于所述盖板晶圆和所述器件层之间；
S130，对所述器件层进行刻蚀，以在所述器件层上形成弹性结构和功能结构；
S140，对所述第一绝缘层进行刻蚀，以将部分所述第一绝缘层去除，使得所述盖板晶圆朝向所述器件层的一侧部分暴露；
S150，将所述器件层背离所述盖板层的一侧与所述衬底层键合，所述器件层能够通过所述衬底层接地，且所述弹性结构能够在所述衬底层的作用下朝所述盖板层移动，直至所述弹性结构与暴露的所述盖板晶圆相抵接。
在其中一个实施例中，所述芯片制备方法还包括步骤：
S210，对所述盖板晶圆进行刻蚀，以在所述盖板晶圆的一侧形成间隔排布的第一空腔和第二空腔；
S220，对所述盖板晶圆进行镀膜，以在所述盖板晶圆开设有所述第一空腔和所述第二空腔的一侧表面形成所述第一绝缘层；
在所述步骤S130中，对所述器件层进行刻蚀形成的所述弹性结构的位置及数量与所述第一空腔的位置及数量相对应，对所述器件层进行刻蚀形成的所述功能结构的位置及数量与所述第二空腔的位置及数量相对应。
在其中一个实施例中，在所述步骤S130中，对所述器件层进行刻蚀形成的所述弹性结构具有第一通槽，所述第一通槽贯穿所述器件层，且所述第一通槽与所述第一空腔相对应；
在步骤S140中，气态氢氟酸通过所述第一通槽和所述第一空腔对所述第一绝缘层进行刻蚀。
在其中一个实施例中，所述芯片制备方法还包括步骤：
S310，对器件晶圆进行刻蚀，以在所述器件晶圆的一侧形成第一凸台及多个第二凸台；
S320，对所述器件晶圆进行镀膜，以在所述第二凸台表面形成第一金属层，所述器件晶圆和所述第一金属层构成所述器件层；
在步骤S120中，所述第一绝缘层与所述器件晶圆背离所述第一凸台和所述第二凸台的一侧键合；
在步骤S130中，对所述器件晶圆进行刻蚀，以在所述器件晶圆上形成所述弹性结构和所述功能结构，所述第一凸台位于所述弹性结构上，所述功能结构位于所述第二凸台之间；
在步骤S150中，所述第一金属层与所述衬底层键合，且所述第一凸台能够与所述衬底层相抵接。
在其中一个实施例中，所述芯片制备方法还包括步骤：
S410，对衬底晶圆的一侧进行镀膜，以形成第二金属层；
S420，对所述第二金属层进行刻蚀，以将所述第二金属层分割成多个电极；
S430，对部分所述电极进行镀膜，以在其表面形成抵接层，所述衬底晶圆、多个所述电极及所述抵接层构成所述衬底层；
在步骤S150中，所述第一金属层与部分暴露的所述电极键合，且所述弹性结构通过所述第一凸台与所述抵接层相抵接，以在所述抵接层的作用下朝所述盖板晶圆移动。
在其中一个实施例中，多个所述电极包括接地电极；
在步骤S430中，对所述衬底晶圆上与所述弹性结构相对应的所述接地电极进行镀膜，以在所述接地电极表面形成所述抵接层；
所述第一绝缘层和所述第一金属层的厚度之和小于或等于所述抵接层的厚度；
在步骤S150中，所述第一金属层与暴露的所述接地电极键合。
在其中一个实施例中，
在步骤S320中，对所述器件晶圆进行镀膜，以在所述第二凸台表面形成第一金属层的同时，在所述第一凸台表面也形成第一金属层；
多个所述电极包括接地电极；
在步骤S430中，对所述衬底晶圆上与所述弹性结构相对应的所述接地电极进行镀膜，以在所述接地电极表面形成所述抵接层；
所述第一绝缘层的厚度小于或等于所述抵接层的厚度；
在步骤S150中，所述第一金属层与暴露的所述接地电极键合。
一种芯片，包括：
盖板层，包括盖板晶圆及第一绝缘层，所述盖板晶圆的一侧表面包括第一区域及第二区域，所述第一绝缘层覆设于所述第一区域；
器件层，与所述盖板层固定连接，且所述第一绝缘层位于所述盖板晶圆和所述器件层之间，所述器件层上形成有弹性结构和功能结构；及
衬底层，与所述器件层背离所述盖板层的一侧固定连接，以使所述器件层通过所述衬底层接地，且所述弹性结构能够在所述衬底层的作用下与所述第二区域相抵接。
在其中一个实施例中，所述第二区域间隔开设有第一空腔及第二空腔，所述弹性结构抵接于所述第二区域的所述第一空腔处，所述功能结构与所述第二空腔对应设置，所述弹性结构上开设有第一通槽，所述第一通槽与所述盖板晶圆上的所述第二区域的所述第一空腔相对应。
在其中一个实施例中，所述器件层包括器件晶圆及第一金属层，所述弹性结构和所述器件结构形成于所述器件晶圆，所述器件晶圆的一侧间隔形成有第一凸台和多个第二凸台，所述第一凸台位于所述弹性结构上，所述第一金属层形成于所述第二凸台的表面，所述第一绝缘层与所述器件晶圆背离所述第一凸台和所述第二凸台的一侧固定连接，所述第一金属层与所述衬底层固定连接，所述第一凸台与所述衬底层相抵接，以使所述弹性结构在所述衬底层的作用下与所述第二区域相抵接，所述功能结构位于相邻的两个所述第二凸台之间。
在其中一个实施例中，所述衬底层包括衬底晶圆、抵接层以及多个电极，多个所述电极间隔布设于所述衬底晶圆的一侧，所述抵接层设置于部分所述电极的表面，所述第一金属层与部分暴露的所述电极固定连接，所述第一凸台与所述抵接层相抵接，所述第一绝缘层和所述第一金属层的厚度之和小于或等于所述抵接层的厚度。
在其中一个实施例中，所述衬底层包括衬底晶圆、抵接层以及多个电极，多个所述电极间隔布设于所述衬底晶圆的一侧，所述抵接层设置于部分所述电极的表面，所述第二凸台上的第一金属层与部分暴露的所述电极固定连接，所述第一凸台上也设置有所述第一金属层并与所述抵接层相抵接，所述第一绝缘层的厚度小于或等于所述抵接层的厚度。
采用上述的芯片制备方法及芯片，通过对器件晶圆进行刻蚀在器件层上形成弹性结构，对第一绝缘层进行部分刻蚀去除，使得盖板晶圆朝向器件层的一侧部分暴露出来，从而可以使得弹性结构在衬底层的作用下与暴露的盖板晶圆相抵接，实现盖板晶圆通过器件层和衬底层接地。如此，无需在盖板晶圆上额外打线，从而避免增加封装厚度，也不会产生额外的应力问题，保证芯片的性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例提供的芯片制备方法的总流程示意图；
图2为图1所示的芯片制备方法中盖板层的制备流程示意图；
图3为图1所示的芯片制备方法中器件层的制备流程示意图；
图4为图1所示的芯片制备方法中衬底层的制备流程示意图；
图5为图1所示的芯片制备方法中步骤S110中的盖板层的结构示意图；
图6为图1所示的芯片制备方法中步骤S110中的器件层的结构示意图；
图7为图1所示的芯片制备方法中步骤S120中盖板层与器件层键合后的结构示意图；
图8为图1所示的芯片制备方法中经过步骤S130和步骤S140后的结构示意图；
图9为图1所示的芯片制备方法中步骤S110中衬底层的结构示意图；
图10为图1所示的芯片制备方法中步骤S150中的过程结构示意图；
图11为图1所示的芯片制备方法中经过步骤S150后的芯片结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
如图1所示，在一个实施例中，本申请提供一种芯片制备方法，包括步骤：
S110，提供盖板层100(请参阅图5)、器件层200(请参阅图6)及衬底层300(请参阅图9)，盖板层100包括盖板晶圆110及形成于盖板晶圆110一侧的第一绝缘层120。
S120，如图7所示，将盖板层100与器件层200键合，且第一绝缘层120位于盖板晶圆110和器件层200之间。
S130，同时参阅图7和图8，对器件层200进行刻蚀，以在器件层200上形成弹性结构211和功能结构212。
S140，请继续参阅图8，对第一绝缘层120进行刻蚀，以将部分第一绝缘层120去除，使得盖板晶圆110朝向器件层200的一侧部分暴露。
S150，如图10及图11所示，将器件层200背离盖板层100的一侧与衬底层300键合，器件层200能够通过衬底层300接地，且弹性结构211能够在衬底层300的作用下朝盖板层100移动，直至弹性结构211与暴露的盖板晶圆110相抵接，从而实现盖板晶圆110通过器件层200及衬底层300接地。
需要说明的是，本实施例中，芯片为MEMS传感器，例如，可以是MEMS加速度传感器、MEMS陀螺仪、MEMS惯性测量单元(IMU)。当然，在其他实施例中，芯片也可以是其他产品，在此不作限制。相应地，功能结构212可以用于检测加速度和/或角速度。
可以理解的是，对于步骤S120-步骤S140的操作顺序不作具体限制，只要确保在进行步骤S150之前，盖板层100与器件层200已经完成键合，器件层200上已经通过刻蚀形成弹性结构211和功能结构212，以及第一绝缘层120已经完成刻蚀使得盖板晶圆110部分暴露即可。另外，针对步骤S130，刻蚀器件层200形成弹性结构211和功能结构212可以同时进行，也可以先后进行，此处不作具体限制。
采用上述的芯片制备方法，通过对器件层200进行刻蚀在器件层200上形成弹性结构211，对第一绝缘层120进行部分刻蚀去除，使得盖板晶圆110朝向器件层200的一侧部分暴露出来，从而可以使得弹性结构211在衬底层300的作用下与暴露的盖板晶圆110相抵接，实现盖板晶圆110通过器件层200和衬底层300接地。如此，无需在盖板晶圆110上额外打线，从而避免增加封装厚度，也不会产生额外的应力问题，保证芯片的性能。
下面对该芯片制备方法的步骤进行进一步地说明：
请参阅图2及图5，在一个实施例中，芯片制备方法还包括盖板层100的制备步骤：
S210，对盖板晶圆110进行刻蚀，以在盖板晶圆110的一侧形成第一空腔111和第二空腔112。
S220，对盖板晶圆110进行镀膜，以在盖板晶圆110开设有第一空腔111和第二空腔112的一侧表面形成第一绝缘层120。
结合盖板层100的制备步骤，需要说明的是，如图8所示，在步骤S130中，对器件层200进行刻蚀，以在器件层200上形成弹性结构211和功能结构212，弹性结构211的位置及数量与第一空腔111的位置及数量相对应，功能结构212的位置及数量与第二空腔112的位置及数量相对应。具体地，在盖板晶圆110的两端均形成有第一空腔111，在两个第一空腔111之间间隔形成有两个第二空腔112。相应地，在器件层200的两端均形成有弹性结构211，在两个弹性结构211之间间隔形成有两个功能结构212。功能结构212为可动结构，第二空腔112为功能结构212提供向上运动的活动空间。
另外，如图8所示，在步骤S140中，对第一绝缘层120进行刻蚀，能够通过第一空腔111使得盖板晶圆110和弹性结构211之间的第一绝缘层120充分去除。这样，不仅使得盖板晶圆110与弹性结构211相对的部分暴露，还使得弹性结构211得以释放，可以相对器件层200移动，从而在步骤S150中，弹性结构211能够在衬底层300的作用下朝盖板层100移动，直至与暴露的盖板晶圆110相抵接，并且，盖板晶圆110为硅晶圆，由此，盖板晶圆110能够通过器件层200及衬底层300接地。
请参阅图3及图6，在一个实施例中，芯片制备方法还包括器件层200的制备步骤：
S310，对器件晶圆210进行刻蚀，以在器件晶圆210的一侧形成第一凸台213及多个第二凸台214。
S320，对器件晶圆210进行镀膜，以在第二凸台214表面形成第一金属层220。
上述的器件晶圆210与第一金属层220构成器件层200。
结合器件层200的制备步骤，可以理解的是：
如图7所示，在步骤S120中，第一绝缘层120与器件晶圆210背离第一凸台213和第二凸台214的一侧键合。具体地，第一绝缘层120为SiO2，器件晶圆210为硅晶圆，在步骤S120中，盖板层100与器件层200通过第一绝缘层120和器件晶圆210熔融键合。
如图8所示，在步骤S130中，对器件晶圆210进行刻蚀，以在器件晶圆210上形成弹性结构211和功能结构212，而且第一凸台213位于弹性结构211上，功能结构212位于相邻的两个第二凸台214之间。
具体地，对器件晶圆210的两端进行刻蚀，以在器件晶圆210的两端均形成第一凸台213，并在两个第一凸台213之间形成三个间隔设置的第二凸台214。在步骤S130中，对器件晶圆210进行刻蚀形成弹性结构211和功能结构212，并且，第一凸台213位于对应的弹性结构211上，相邻两个第二凸台214之间设置一个功能结构212。
需要解释的是，弹性结构211属于器件晶圆210的一部分，且与器件晶圆210的其他部分连接。
如图10及图11所示，在步骤S150中，将器件层200背离盖板层100的一侧与衬底层300键合，即为将第一金属层220与衬底层300键合，第一凸台213能够与衬底层300相抵接，以使得弹性结构211能够在衬底层300的作用下与暴露的盖板晶圆110相抵接，盖板晶圆110依次通过弹性结构211、器件晶圆210的其他部分、第一金属层220以及衬底层300接地。另外，功能结构212为可动结构，相邻的第二凸台214和衬底层300之间构成第三空腔，功能结构212还与第三空腔相对应，第三空腔为功能结构212提供向下运动的活动空间。
在其他实施例中，步骤S320中，也可以在第二凸台214表面形成第一金属层220的同时，在第一凸台213的表面也形成第一金属层220，以增加第一凸台213突出器件晶圆210的高度，从而确保第一凸台213上的第一金属层220与衬底层300抵接后，弹性结构211能够在衬底层300的作用下与暴露的盖板晶圆110相抵接。
请参阅图4及图9，在一个实施例中，芯片制备方法还包括衬底层300的制备步骤：
S410，对衬底晶圆310的一侧进行镀膜，以形成第二金属层。
S420，对第二金属层进行刻蚀，以将第二金属层分割成多个电极。
可选地，多个电极包括接地电极321以及感应电极322。
S430，对部分电极进行镀膜，以在其表面形成抵接层。
上述的衬底晶圆310、多个电极以及抵接层构成衬底层300。
结合衬底层300的制备步骤，可以理解的是：
在步骤S150中，利用第一金属层220和第二金属层使得器件层200与衬底层300键合，具体地，器件层200的第一金属层220与部分暴露的电极键合。且弹性结构211与抵接层相抵接，由于抵接层的设置增加了对应电极的高度，所以在抵接层的作用下，弹性结构211朝盖板晶圆110移动，直至与暴露的盖板晶圆110相抵接。
由此可知，步骤S430中，需要对与弹性结构211相对应的电极表面进行镀膜。进一步地，对衬底晶圆310上与弹性结构211相对应的接地电极321进行镀膜。具体地，对位于衬底晶圆310两端的接地电极321进行镀膜。
在一个实施例中，抵接层包括第二绝缘层330以及防护层340。具体地，对衬底晶圆310上与弹性结构211相对应的接地电极321进行镀膜，以在其表面依次形成第二绝缘层330及防护层340。
可选地，衬底晶圆310为硅晶圆，第二绝缘层330为SiO2，防护层340为Si3N4。
具体来说，在步骤S430中，对衬底晶圆310两端的接地电极321进行镀膜之后，两端的接地电极321被第二绝缘层330及防护层340所覆盖，而感应电极322以及其他的接地电极321则处于暴露的状态。步骤S150中器件层200的第二凸台214上的第一金属层220与暴露的电极中的相对应的接地电极321键合。如此，可使得器件层200与衬底层300键合的同时，器件层200通过接地电极321实现接地，从而在弹性结构211与盖板晶圆110相抵接后，实现盖板晶圆110的接地。
结合器件层200的制备步骤，可以确定的是，器件层200中第二凸台214上的第一金属层220与暴露且相对应的接地电极321键合。
同时需要说明的是，第一金属层220为Ge，第二金属层为Al，即接地电极321为Al，即，器件层200和衬底层300采用Al-Ge键合。
为了使得盖板晶圆110通过弹性结构211稳定接地，在一个实施例中，弹性结构211与盖板晶圆110相抵接后与盖板晶圆110键合。由于Al-Ge键合的环境温度约为430℃，Si-Si键合的环境温度约420℃。因此，第一金属层220与接地电极321的键合，以及盖板晶圆110与弹性结构211之间的键合，可以在同一工艺窗口下进行。
综上所述，可以毫无疑义地确定，在步骤S150中，对第一金属层220与接地电极321键合的过程中，盖板晶圆110与弹性结构211也实现了键合，从而确保盖板晶圆110能够通过器件层200与接地电极321电连接。
当然，在其他实施例中，第一金属层220以及接地电极321也可以是其他的材质，只要能够实现各自功能即可，例如第一金属层220与接地电极321键合后要实现器件晶圆210与接地电极321的电连接，其他在此不作限制。
另外，功能结构212与衬底层300中的感应电极322相对应，以实现功能结构212对应的功能，例如测量加速度、角速度等。
在步骤S130中，对器件晶圆210进行刻蚀形成的弹性结构211上具有第一通槽215。第一通槽215贯穿器件晶圆210，且第一通槽215与盖板晶圆110的第一空腔111相对应。
在步骤S140中，采用气态氢氟酸(VHF)对第一绝缘层120进行刻蚀。VHF能够通过第一通槽215、第一空腔111与盖板层100上的第一绝缘层120接触，然后将其部分去除。
需要解释的是，VHF在刻蚀过程中，在第一通槽215的引导下，可以将竖直方向上通过第一通槽215暴露的第一绝缘层120刻蚀干净，但是，在水平方向上，在没有流动空间的情况下，流动受限，只能沿水平方向刻蚀掉几微米厚度的第一绝缘层120。这样，一方面会影响弹性结构211的释放，从而影响弹性结构211的移动性能；另一方面，影响盖板晶圆110和弹性结构211的电连接，从而影响盖板晶圆110接地。通过设置第一空腔111，在VHF沿水平方向刻蚀掉第一通槽215附近几微米的第一绝缘层120后，第一空腔111与第一通槽215连通，VHF流入第一空腔111，第一空腔111为VHF提供水平方向的流动空间，充分刻蚀弹性结构211和盖板晶圆110之间的第一绝缘层120，使得弹性结构211得以释放，并且使得盖板晶圆110暴露的面积满足接地要求。
在一个实施例中，第一绝缘层120和第一金属层220的厚度之和小于或等于抵接层的厚度，具体地，第一绝缘层120和第一金属层220的厚度之和小于或等于第二绝缘层330和防护层340的厚度之和，以保证在步骤S150中，第一凸台213与防护层340相抵接后，弹性结构211能够在防护层340的作用下与盖板晶圆110相抵接。
需要解释的是，本实施例中，第一绝缘层120的厚度是指其与器件晶圆210键合后的厚度，第一金属层220的厚度是指其与接地电极321键合前的厚度。
另外，在步骤S310中，器件晶圆210刻蚀后形成第一凸台213和第二凸台214，第一凸台213的作用是用于与抵接层相抵接，而第一凸台213和第二凸台214的凸起高度相同，抵接层的设置增加了高度差，从而能够确保弹性结构211在抵接层的作用下与盖板晶圆110相抵接。
当然，在其他实施例中，当第一凸台213的表面也形成第一金属层220时，第一凸台213和第二凸台214表面的第一金属层220厚度相同。因此，只需要第一绝缘层120的厚度小于或等于抵接层的厚度，具体地，第一绝缘层120的厚度小于或等于第二绝缘层330和防护层340的厚度之和，即可确保弹性结构211在防护层340的作用下与盖板晶圆110相抵接。
结合图10和图11对本实施例中步骤S150进行说明：
在步骤S150中，先将器件层200靠近衬底层300，直至第一凸台213与防护层340相抵接；然后继续施加压力至器件层200，直至第二凸台214表面的第一金属层220与接地电极321相抵接。同时，在该过程中，由于弹性结构211具有弹性，能够相对器件晶圆210的其他位置摆动，故弹性结构211能够在防护层340的推动下朝盖板层100移动，直至弹性结构211与盖板晶圆110相抵接。
需要进一步解释的是，由于第二金属层为Al，即接地电极321为Al。由于Al的材质较软，能够起到一定的缓冲作用，避免第一凸台213与防护层340刚性接触，从而避免在施加压力给器件层200时将弹性结构211压断。
请参阅图11，基于上述的芯片制备方法，本申请还提供一种芯片10，包括盖板层100、器件层200及衬底层300。
请结合参阅图8，盖板层100包括盖板晶圆110及第一绝缘层120。盖板晶圆110的一侧表面包括第一区域及第二区域。第一绝缘层120覆设于第一区域，第二区域处于暴露状态。
盖板层100与器件层200固定连接，且第一绝缘层120位于盖板晶圆110和器件层200之间。
器件层200上形成有弹性结构211和功能结构212。
衬底层300与器件层200背离盖板层100的一侧固定连接，以使器件层200通过衬底层300接地。同时，弹性结构211能够在衬底层300的作用下与第二区域相抵接，从而实现盖板晶圆110通过器件层200和衬底层300接地。
结合上文可以理解的是，第二区域即上文中去除第一绝缘层120的区域。
采用上述的芯片，器件层200中的弹性结构211在衬底层300的作用下与盖板晶圆110相抵接，而器件层200通过衬底层300接地，从而间接实现盖板晶圆110通过器件层200及衬底层300接地。如此，无需在盖板晶圆110上额外打线，从而避免增加封装厚度，不会产生额外的应力问题，保证芯片的性能。
在一个实施例中，第二区域间隔开设有第一空腔111及第二空腔112，弹性结构211抵接于第二区域的第一空腔111处，功能结构212与第二空腔112对应设置。
需要解释的是，第一空腔111、第二空腔112的作用在上文中已进行描述，在此不作赘述。同时，后文中对应结构的作用在上文中已进行描述的，可参考上文的描述，在此不作重复描述。
具体到图8所示实施例中，盖板晶圆110的两端均开设有第一空腔111，对应器件层200的两端也均形成有弹性结构211，以分别抵接于盖板晶圆110两端的第一空腔111处。在两个第一空腔111之间间隔形成有两个第二空腔112，对应器件层200在两个弹性结构211之间间隔形成有两个功能结构212，两个功能结构212与两个第二空腔112对应设置。
请结合参阅图6至图8，在一个实施例中，器件层200包括器件晶圆210及第一金属层220。弹性结构211、功能结构212形成于器件晶圆210。器件晶圆210背离盖板层100的一侧还间隔形成有第一凸台213和多个第二凸台214。第一凸台213位于弹性结构211上，且第一凸台213与衬底层300相抵接，以使弹性结构211在衬底层300的作用下与第二区域相抵接。第一金属层220形成于第二凸台214的表面，且第一金属层220与衬底层300固定连接。功能结构212位于相邻的两个第二凸台214之间。第一绝缘层120与器件晶圆210背离第一凸台213和第二凸台214的一侧固定连接。
进一步地，器件晶圆210的两端均形成有第一凸台213，且两个第一凸台213分别位于两个弹性结构211上。
进一步地，器件晶圆210在两个第一凸台213之间形成有三个第二凸台214，相邻的两个第二凸台214与衬底层300之间构成第三空腔，功能结构212与第三空腔相对应。
在一个实施例中，弹性结构211上开设有第一通槽215。第一通槽215与盖板晶圆110上第二区域的第一空腔111相对应。
请参阅图9至图11，在一个实施例中，衬底层300包括衬底晶圆310、抵接层及多个电极。多个电极间隔布设于衬底晶圆310的一侧，抵接层设置于部分电极的表面，抵接层与弹性结构211相抵接，器件层200与部分暴露的电极固定连接。
进一步地，抵接层包括第二绝缘层330和防护层340，第二绝缘层330设置于部分电极的表面，防护层340设置于第二绝缘层330的表面，防护层340与弹性结构211相抵接，器件层200与部分暴露的电极固定连接。
在一个实施例中，多个电极包括接地电极321以及感应电极322。抵接层设置于衬底晶圆310上与弹性结构211相对应的接地电极321的表面，第一凸台213与抵接层相抵接，第一金属层220与暴露的接地电极321固定连接，从而实现器件层200和衬底层300的固定连接，和器件层200以及盖板晶圆110的接地，功能结构212与感应电极322相对应，以实现功能结构212对应的功能，例如测量加速度、角速度。
进一步地，第一绝缘层120和第一金属层220的厚度之和小于或等于抵接层的厚度，具体地，第一绝缘层120和第一金属层220的厚度之和小于或等于第二绝缘层330和防护层340的厚度之和。
在其他实施例中，当第一凸台213的表面也形成第一金属层220时，第一绝缘层120的厚度小于或等于抵接层的厚度，具体地，第一绝缘层120的厚度小于或等于第二绝缘层330和防护层340的厚度之和。
在其中一个实施例中，第一绝缘层120为SiO2，器件晶圆210为硅晶圆，盖板层100与器件层200通过第一绝缘层120和器件晶圆210的熔融键合后固定连接。
在其中一个实施例中，第一金属层220为Ge，第二金属层为Al，器件层200与衬底层300通过第一金属层220和接地电极321的Al-Ge键合后固定连接。
进一步地，盖板晶圆110和器件晶圆210均为硅晶圆，在器件层200与衬底层300通过第一金属层220和接地电极321的Al-Ge键合后固定连接的同时，盖板晶圆110和弹性结构211通过Si-Si键合后固定连接。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (12)
1.一种芯片制备方法，其特征在于，包括步骤：
S110，提供盖板层、器件层及衬底层，所述盖板层包括盖板晶圆及形成于所述盖板晶圆一侧的第一绝缘层；
S120，将所述盖板层与所述器件层键合，且所述第一绝缘层位于所述盖板晶圆和所述器件层之间；
S130，对所述器件层进行刻蚀，以在所述器件层上形成弹性结构和功能结构；
S140，对所述第一绝缘层进行刻蚀，以将部分所述第一绝缘层去除，使得所述盖板晶圆朝向所述器件层的一侧部分暴露；
S150，将所述器件层背离所述盖板层的一侧与所述衬底层键合，所述器件层能够通过所述衬底层接地，且所述弹性结构能够在所述衬底层的作用下朝所述盖板层移动，直至所述弹性结构与暴露的所述盖板晶圆相抵接。
2.根据权利要求1所述的芯片制备方法，其特征在于，所述芯片制备方法还包括步骤：
S210，对所述盖板晶圆进行刻蚀，以在所述盖板晶圆的一侧形成间隔排布的第一空腔和第二空腔；
S220，对所述盖板晶圆进行镀膜，以在所述盖板晶圆开设有所述第一空腔和所述第二空腔的一侧表面形成所述第一绝缘层；
在所述步骤S130中，对所述器件层进行刻蚀形成的所述弹性结构的位置及数量与所述第一空腔的位置及数量相对应，对所述器件层进行刻蚀形成的所述功能结构的位置及数量与所述第二空腔的位置及数量相对应。
3.根据权利要求2所述的芯片制备方法，其特征在于，在所述步骤S130中，对所述器件层进行刻蚀形成的所述弹性结构具有第一通槽，所述第一通槽贯穿所述器件层，且所述第一通槽与所述第一空腔相对应；
在步骤S140中，气态氢氟酸通过所述第一通槽和所述第一空腔对所述第一绝缘层进行刻蚀。
4.根据权利要求1所述的芯片制备方法，其特征在于，所述芯片制备方法还包括步骤：
S310，对器件晶圆进行刻蚀，以在所述器件晶圆的一侧形成第一凸台及多个第二凸台；
S320，对所述器件晶圆进行镀膜，以在所述第二凸台表面形成第一金属层，所述器件晶圆和所述第一金属层构成所述器件层；
在步骤S120中，所述第一绝缘层与所述器件晶圆背离所述第一凸台和所述第二凸台的一侧键合；
在步骤S130中，对所述器件晶圆进行刻蚀，以在所述器件晶圆上形成所述弹性结构和所述功能结构，所述第一凸台位于所述弹性结构上，所述功能结构位于所述第二凸台之间；
在步骤S150中，所述第一金属层与所述衬底层键合，且所述第一凸台能够与所述衬底层相抵接。
5.根据权利要求4所述的芯片制备方法，其特征在于，所述芯片制备方法还包括步骤：
S410，对衬底晶圆的一侧进行镀膜，以形成第二金属层；
S420，对所述第二金属层进行刻蚀，以将所述第二金属层分割成多个电极；
S430，对部分所述电极进行镀膜，以在其表面形成抵接层，所述衬底晶圆、多个所述电极及所述抵接层构成所述衬底层；
在步骤S150中，所述第一金属层与部分暴露的所述电极键合，且所述弹性结构通过所述第一凸台与所述抵接层相抵接，以在所述抵接层的作用下朝所述盖板晶圆移动。
6.根据权利要求5所述的芯片制备方法，其特征在于，多个所述电极包括接地电极；
在步骤S430中，对所述衬底晶圆上与所述弹性结构相对应的所述接地电极进行镀膜，以在所述接地电极表面形成所述抵接层；
所述第一绝缘层和所述第一金属层的厚度之和小于或等于所述抵接层的厚度；
在步骤S150中，所述第一金属层与暴露的所述接地电极键合。
7.根据权利要求5所述的芯片制备方法，其特征在于，
在步骤S320中，对所述器件晶圆进行镀膜，以在所述第二凸台表面形成第一金属层的同时，在所述第一凸台表面也形成第一金属层；
多个所述电极包括接地电极；
在步骤S430中，对所述衬底晶圆上与所述弹性结构相对应的所述接地电极进行镀膜，以在所述接地电极表面形成所述抵接层；
所述第一绝缘层的厚度小于或等于所述抵接层的厚度；
在步骤S150中，所述第一金属层与暴露的所述接地电极键合。
8.一种芯片，其特征在于，包括：
盖板层，包括盖板晶圆及第一绝缘层，所述盖板晶圆的一侧表面包括第一区域及第二区域，所述第一绝缘层覆设于所述第一区域；
器件层，与所述盖板层固定连接，且所述第一绝缘层位于所述盖板晶圆和所述器件层之间，所述器件层上形成有弹性结构和功能结构；及
衬底层，与所述器件层背离所述盖板层的一侧固定连接，以使所述器件层通过所述衬底层接地，且所述弹性结构能够在所述衬底层的作用下与所述第二区域相抵接。
9.根据权利要求8所述的芯片，其特征在于，所述第二区域间隔开设有第一空腔及第二空腔，所述弹性结构抵接于所述第二区域的所述第一空腔处，所述功能结构与所述第二空腔对应设置，所述弹性结构上开设有第一通槽，所述第一通槽与所述盖板晶圆上的所述第二区域的所述第一空腔相对应。
10.根据权利要求8所述的芯片，其特征在于，所述器件层包括器件晶圆及第一金属层，所述弹性结构和所述器件结构形成于所述器件晶圆，所述器件晶圆的一侧间隔形成有第一凸台和多个第二凸台，所述第一凸台位于所述弹性结构上，所述第一金属层形成于所述第二凸台的表面，所述第一绝缘层与所述器件晶圆背离所述第一凸台和所述第二凸台的一侧固定连接，所述第一金属层与所述衬底层固定连接，所述第一凸台与所述衬底层相抵接，以使所述弹性结构在所述衬底层的作用下与所述第二区域相抵接，所述功能结构位于相邻的两个所述第二凸台之间。
11.根据权利要求10所述的芯片，其特征在于，所述衬底层包括衬底晶圆、抵接层以及多个电极，多个所述电极间隔布设于所述衬底晶圆的一侧，所述抵接层设置于部分所述电极的表面，所述第一金属层与部分暴露的所述电极固定连接，所述第一凸台与所述抵接层相抵接，所述第一绝缘层和所述第一金属层的厚度之和小于或等于所述抵接层的厚度。
12.根据权利要求10所述的芯片，其特征在于，所述衬底层包括衬底晶圆、抵接层以及多个电极，多个所述电极间隔布设于所述衬底晶圆的一侧，所述抵接层设置于部分所述电极的表面，所述第二凸台上的第一金属层与部分暴露的所述电极固定连接，所述第一凸台上也设置有所述第一金属层并与所述抵接层相抵接，所述第一绝缘层的厚度小于或等于所述抵接层的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311459598.6A CN117550546A (zh) | 2023-11-03 | 2023-11-03 | 芯片制备方法及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311459598.6A CN117550546A (zh) | 2023-11-03 | 2023-11-03 | 芯片制备方法及芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117550546A true CN117550546A (zh) | 2024-02-13 |
Family
ID=89815757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311459598.6A Pending CN117550546A (zh) | 2023-11-03 | 2023-11-03 | 芯片制备方法及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117550546A (zh) |
-
2023
- 2023-11-03 CN CN202311459598.6A patent/CN117550546A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8186221B2 (en) | Vertically integrated MEMS acceleration transducer | |
| US5801313A (en) | Capacitive sensor | |
| US10131538B2 (en) | Mechanically isolated MEMS device | |
| US7327003B2 (en) | Sensor system | |
| US9046546B2 (en) | Sensor device and related fabrication methods | |
| US9476903B2 (en) | Accelerometer and its fabrication technique | |
| CN105776122A (zh) | 具多重气密空腔的微机电装置及其制作方法 | |
| US9170271B2 (en) | Accelerometer and its fabrication technique | |
| US8850891B2 (en) | Micromechanical component and manufacturing method for a micromechanical component | |
| US8240205B2 (en) | Mechanical quantity sensor and method of manufacturing the same | |
| EP0881651A1 (en) | Threshold microswitch and a manufacturing method thereof | |
| US20150054101A1 (en) | Micromechanical component and method for manufacturing a micromechanical component | |
| US20160209344A1 (en) | Complex sensor and method of manufacturing the same | |
| US20040182158A1 (en) | Physical quantity sensor having beam | |
| CN117585634A (zh) | 传感器制备方法及传感器 | |
| US20080028856A1 (en) | Capacitive accelerating sensor bonding silicon substrate and glass substrate | |
| CN221522142U (zh) | 芯片 | |
| CN117550546A (zh) | 芯片制备方法及芯片 | |
| US8329491B2 (en) | Mechanical quantity sensor and method of manufacturing the same | |
| US9146254B2 (en) | Dynamic sensor | |
| US8181522B2 (en) | Capacitive acceleration sensor having a movable mass and a spring element | |
| US10191078B2 (en) | Acceleration sensor | |
| US20100237039A1 (en) | Method of accurately spacing z-axis electrode | |
| CN111315681B (zh) | 具有遮盖的键合框的微机械设备 | |
| US11802889B2 (en) | Inertial sensor and inertial measurement device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |