CN117545340A - 一种mim电容结构、制作方法及半导体器件 - Google Patents

一种mim电容结构、制作方法及半导体器件 Download PDF

Info

Publication number
CN117545340A
CN117545340A CN202311644271.6A CN202311644271A CN117545340A CN 117545340 A CN117545340 A CN 117545340A CN 202311644271 A CN202311644271 A CN 202311644271A CN 117545340 A CN117545340 A CN 117545340A
Authority
CN
China
Prior art keywords
layer
metal electrode
electrode
tin
mim capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311644271.6A
Other languages
English (en)
Inventor
姚业旺
吕游
彭雄
张帆
田野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co ltd
Original Assignee
Yuexin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuexin Semiconductor Technology Co ltd filed Critical Yuexin Semiconductor Technology Co ltd
Priority to CN202311644271.6A priority Critical patent/CN117545340A/zh
Publication of CN117545340A publication Critical patent/CN117545340A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种MIM电容结构、制作方法及半导体器件,MIM电容结构包括:衬底;TiN电极,形成在衬底上;介电层,形成在TiN电极上;第一金属电极,形成在介电层的部分表面,以使介电层的表面形成一暴露区;隔离层,覆盖第一金属电极和暴露区;第一导通孔,贯穿所述隔离层,并延申至所述第一金属电极的内部;第二导通孔,贯穿所述隔离层和所述介电层,并延申至所述TiN电极的内部;第二金属电极,形成在所述隔离层上,并与所述第一导通孔连接;第三金属电极,形成在所述隔离层上,并与所述第二导通孔连接。本申请可以更精确地控制介电层的厚度,使MIM电容结构的容值更稳定,从而可以提高不同器件的MIM电容结构的容值均匀性。

Description

一种MIM电容结构、制作方法及半导体器件
技术领域
本申请涉及半导体制造技术领域,具体涉及一种MIM电容结构、制作方法及半导体器件。
背景技术
MIM(Metal-Insulator-Metal,金属-绝缘体-金属)电容作为半导体器件中的重要组成部分,具有较高的Q值和线性度、较小的损耗、较高的耐受电压以及低的ESR等优点,可以用于过滤电路中的噪声和干扰信号,提高信号的稳定性和可靠性。
现有的MIM电容结构结构,是在Mn层金属层和M(n-1)层金属层(材质为铝)之间添加一层导电层,并且该导电层与M(n-1)层金属层之间设有介电层,导电层与M(n-1)层金属层分别作为MIM电容结构的上极板和下极板。
该结构方案的MIM电容结构,不同产品的容值常常会出现较大的波动,即MIM电容结构的容值均匀性较差。
发明内容
针对上述技术问题,本申请提供一种MIM电容结构、制作方法及半导体器件,可以改善现有的MIM电容结构的容值常常会出现较大的波动、容值均匀性较差的问题。
为解决上述技术问题,第一方面,本申请实施例提供一种MIM电容结构,包括:
衬底;
TiN电极,形成在所述衬底上;
介电层,形成在所述TiN电极上;
第一金属电极,形成在所述介电层的部分表面,以使所述介电层的表面形成一暴露区;
隔离层,覆盖所述第一金属电极和所述暴露区;
第一导通孔,贯穿所述隔离层,并延申至所述第一金属电极的内部;
第二导通孔,贯穿所述隔离层和所述介电层,并延申至所述TiN电极的内部;
第二金属电极,形成在所述隔离层上,并与所述第一导通孔连接;
第三金属电极,形成在所述隔离层上,并与所述第二导通孔连接。
可选的,所述介电层的材料为氮化硅/或氮氧化硅。
可选的,所述第一金属电极、第二金属电极和第三金属电极的材料为铝。
可选的,所述隔离层的材料为二氧化硅。
可选的,所述TiN电极的厚度为所述第一金属电极的厚度的1/6~1/4。
可选的,所述TiN电极的厚度为
第二方面,本申请实施例提供一种MIM电容结构的制作方法,包括:
在衬底上依次制作TiN导电层和绝缘介质层,并对所述绝缘介质层进行刻蚀以形成介电层;
在所述介电层和露出的所述TiN导电层制作第一金属层;
对所述第一金属层和所述TiN导电层进行刻蚀,以形成第一金属电极和TiN电极,并使所述介电层的表面形成一暴露区;
制作隔离层,所述隔离层覆盖所述第一金属电极和所述暴露区;
制作第一导通孔和第二导通孔,所述第一导通孔贯穿所述隔离层并延申至所述第一金属电极的内部,所述第二导通孔贯穿所述隔离层和所述介电层并延申至所述TiN导电层的内部;
在所述隔离层上制作第二金属电极和第三金属电极,所述第二金属电极与所述第一导通孔连接,所述第三金属电极与所述第二导通孔连接。
可选的,所述制作第一导通孔和第二导通孔,具体包括:
刻蚀第一通孔和第二通孔,所述第一通孔贯穿所述隔离层并延申至所述第一金属电极的内部,所述第二通孔贯穿所述隔离层和所述介电层并延申至所述TiN电极的内部;
在所述隔离层上沉积导电材料层,并且所述导电材料层将所述第一通孔和所述第二通孔填满;
对所述导电材料层进行平坦化,以在所述第一通孔中形成第一连接部和在所述第二通孔中形成第二连接部。
可选的,所述TiN导电层的厚度为所述第一金属层的厚度的1/6~1/4。
第三方面,本申请实施例提供一种半导体器件,包括如上各实施例所述的MIM电容结构,以及形成在所述衬底内的器件层。
如上所述本申请的MIM电容结构,下电极板为TiN电极,介电层是形成在TiN电极的表面。由于TiN的熔点为2930℃,远远高于Al的熔点(660℃),TiN电极沉积时晶粒长大需要更高的温度,因此不会出现异常长大导致表面起伏不平的问题。由于TiN电极的表面更加平整,因而介电层的厚度更均匀,可以更精确地控制介电层的厚度,从而可以使MIM电容结构的容值更稳定,提高了不同器件的MIM电容结构的容值均匀性。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。为了更清楚地说明本申请实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是相关技术的一种半导体器件中包含的MIM电容结构的结构示意图;
图2是图1的MIM电容结构的显微镜照片;
图3是图2中A部分的SEM图片;
图4是本申请实施例提供的一种半导体器件中包含的MIM电容结构的结构示意图;
图5是本申请实施例提供的一种MIM电容结构的制作方法的流程示意图;
图6是本申请实施例提供的一种第一导通孔和第二导通孔的制作方法的流程示意图;
图7a-7h是本申请实施例提供的一种MIM电容结构的制作方法各步骤所对应的产品结构示意图。
本申请目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。通过上述附图,已示出本申请明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围,而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素,此外,本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义,也可能具有不同含义,其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解,尽管在本文可能采用术语第一、第二、第三等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本文范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。取决于语境,在本文中所使用的,单数形式“一”、“一个”和“该”旨在也包括复数形式,除非上下文中有相反的指示。
应当理解的是,术语“顶”、“底”、“上”、“下”、“竖直”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
如上所述,现有方案的MIM电容结构,不同产品的容值常常会出现较大的波动,MIM电容结构的容值均匀性较差。申请人对此进行了分析。
请参阅图1,图1是相关技术的一种半导体器件中包含的MIM电容结构的结构示意图,半导体器件包括Mn层金属层10a和M(n-1)层金属层20a,材质均为铝,两层金属层之间添加一层导电层30a,并且导电层30a与M(n-1)层金属层20a之间设有介电层40a,导电层30a与M(n-1)层金属层20a分别作为MIM电容结构的上极板和下极板,并通过通孔(VIA)引出,形成平行板电容器。
由电容的计算公式可知,MIM电容结构的容值由上下极板的面积、介质层40a的介电常数和厚度决定。由于介质层40a的厚度较薄,对M(n-1)层金属层20a的表面粗糙度极其敏感。请参阅图2和图3,图2是图1的MIM电容结构的显微镜照片,图3是图2中A部分的SEM图片,从图中可以看出,M(n-1)层金属层20a沉积后,其表面比较粗糙,这是由于M(n-1)层金属层20a沉积结晶过程中不同晶格的差异导致的,M(n-1)层金属层20a表面的起伏不平会导致介电层40a的高度不均,从而影响MIM电容结构容值的均匀性。基于此,本申请提供了一种MIM电容结构、制作方法及半导体器件。
请参阅图4,图4是本申请实施例提供的一种半导体器件中包含的MIM电容结构的结构示意图,该MIM电容结构可以包括:衬底700、TiN电极10、介电层20、第一金属电极30、隔离层40、第一导通孔51、第二导通孔52、第二金属电极61和第三金属电极62。
TiN电极10形成在衬底700上,介电层20形成在TiN电极10上,第一金属电极30形成在介电层20的部分表面,以使介电层20的表面形成一暴露区21,即第一金属电极30的面积要小于TiN电极10的面积以及介电层20的面积,第一金属电极30可以是M(n-1)层金属层;隔离层40覆盖第一金属电极30和暴露区21;第一导通孔51贯穿隔离层40,并延申至第一金属电极30的内部;第二导通孔52贯穿隔离层40和介电层20,并延申至TiN电极10的内部;第二金属电极61形成在隔离层40上,并与第一导通孔51连接;第三金属电极62形成在隔离层40上,并与第二导通孔52连接,第二金属电极61和第三金属电极62可以是Mn层金属层。
本申请实施例的MIM电容结构,下电极板为TiN电极10,介电层20是形成在TiN电极10的表面。由于TiN的熔点为2930℃,远远高于Al的熔点(660℃),TiN电极10沉积时晶粒长大需要更高的温度,因此不会出现异常长大导致表面起伏不平的问题。由于TiN电极10的表面更加平整,因而介电层20的厚度更均匀,可以更精确地控制介电层20的厚度,从而可以使MIM电容结构的容值更稳定,提高了不同器件的MIM电容结构的容值均匀性。
在一个实施例中,TiN电极10的厚度为第一金属电极30的厚度的1/6~1/4。MIM电容结构的下电极板越厚,晶粒生长导致的表面不平整问题就越严重,本实施例中,TiN电极10只有传统MIM电容结构的下电极板厚度的1/6~1/4,可以进一步提高TiN电极10的表面的平整性,从而可以更好地控制介电层20的厚度。
作为一个示例,TiN电极10的厚度可以是例如,TiN电极10的厚度为第一金属电极30的厚度可以是/> 等等。
介电层20的材料可以选用一些氧化物,比如氧化铝(Al2O3)、氧化钛(TiO2)、氧化锆(ZrO2)、氧化锂(Li2O)、氧化钾(K2O)、氧化钠(Na2O)、氧化铟(In2O3)、氧化钇(Y2O3)、锆酸钙(CaZrO3)等等。优选的,介电层20的材料采用高k介质材料,从而可以提高MIM电容结构的容值。作为一个示例,介电层20的材料可以是氮化硅、氮氧化硅、氮化铝等氮化物,其厚度可以根据MIM电容的容值需求进行选择。
在一些实施例中,第一金属电极30、第二金属电极61和第三金属电极62所选用的金属材料可以是钽、钼、钛、铬、钽、钨、铝、铌、铜、钕、钪等金属材料,或以该金属材料为主要成分的合金材料形成,也可以是单层金属材料结构或者叠层金属材料结构。
作为一个示例,隔离层40的材料可以是二氧化硅(SiO2),例如,可以由正硅酸乙酯通过化学气相沉积法制作,可以快速形成较厚的隔离层40。
请参阅图5,图5是本申请实施例提供的一种MIM电容结构的制作方法的流程示意图,该制作方法可以包括S110-S160,请同时参阅图7a-7h。
S110、在衬底上依次制作TiN导电层和绝缘介质层,并对绝缘介质层进行刻蚀以形成介电层。
衬底700内可以预先形成各功能层,比如对于mos结构,可以预先形成各掺杂区,例如源区、漏区、沟道等等,并对应形成相应的源极、漏极和栅极。最后可以在衬底上制作互连层。
请参阅图7a,由于半导体器件的类型及各功能层的结构设置不属于本申请的创新之处,因此图中只画出了与MIM电容结构有关联的结构,比如互连层。制作MIM电容结构时,可以首先在衬底700的顶面依次沉积TiN导电层100和绝缘介质层200。绝缘介质层200可以选择氮化硅。
可以进一步通过刻蚀的方式形成介电层20。例如,请参阅图7b,可以先在绝缘介质层200上制作PR层(Photoresist,光刻胶)801作为阻挡材料,然后采用干刻的方式对绝缘介质层200进行刻蚀以形成介电层20,然后去除PR层801。
S120、在介电层和露出的TiN导电层制作第一金属层。
请参阅图7c,介电层20制作完成后,可以在绝缘介质层200上制作第一金属层300。例如,可以采用原子沉积工艺在衬底的整个表面形成厚度均一的第一金属层300。第一金属层300的材料可以是铝。
作为一个示例,TiN导电层100的厚度可以是第一金属层300的厚度的1/6~1/4。
S130、对第一金属层进行刻蚀,以形成第一金属电极和TiN电极,并使介电层的表面形成一暴露区。
比如,请参阅图7d,可以在第一金属层300制作PR层802,然后对第一金属层300和TiN导电层100进行刻蚀,以形成第一金属电极30和TiN电极10,同时在介电层20的表面形成一暴露区21。图中右侧部分为半导体器件的互连层,只是作为一个示例,并不构成对本申请保护范围的限定。最后可以去除PR层802。
S140、制作隔离层,隔离层覆盖第一金属电极和所述暴露区。
比如,请参阅图7e,可以在衬底700的整个顶面制作隔离层40,隔离层40覆盖第一金属电极30和暴露区21。隔离层40可以由正硅酸乙酯通过化学气相沉积法制作,可以快速形成较厚的隔离层40。
S150、制作第一导通孔和第二导通孔,第一导通孔贯穿隔离层并延申至第一金属层的内部,第二导通孔贯穿隔离层和绝缘介质层并延申至TiN导电层的内部。
请参阅图6,图6是本申请实施例提供的一种第一导通孔和第二导通孔的制作方法的流程示意图,该制作流程可以包括S151-S153。
S151、刻蚀第一通孔和第二通孔,第一通孔贯穿隔离层并延申至第一金属电极的内部,第二通孔贯穿隔离层和介电层并延申至TiN电极的内部。
比如,请参阅图7f,可以先在隔离层40的顶面制作PR层803,然后通过等离子体刻蚀的方法,在隔离层40上刻蚀第一通孔511和第二通孔521,第一通孔511贯穿隔离层40并延申至第一金属电极30的内部,第二通孔521贯穿隔离层40和介电层20并延申至TiN电极10的内部。刻蚀完成后,可以去除PR层803。
S152、在隔离层上沉积导电材料层,并且导电材料层将第一通孔和第二通孔填满。
比如,请参阅图7g,可以在隔离层40上沉积导电材料层500,并且导电材料层500将第一通孔511和第二通孔521填满。作为一个示例,导电材料层500可以是金属钨形成。
S153、对导电材料层进行平坦化,以在第一通孔中形成第一连接部和在第二通孔中形成第二连接部。
比如,请参阅图7h,可以进一步对导电材料层500进行平坦化,以在第一通孔511中形成第一连接部512和在第二通孔521中形成第二连接部522。
S160、在隔离层上制作第二金属电极和第三金属电极,第二金属电极与第一导通孔连接,第三金属电极与第二导通孔连接。
比如,请参阅图4,可以先在衬底的整个表面形成一金属层,然后在该金属层上制作PR层,再对该金属层进行刻蚀,从而可以形成第二金属电极61和第三金属电极62,第二金属电极61与第一导通孔51连接,第三金属电极62与第二导通孔52连接。
本申请实施例的MIM电容结构的制作方法,由于是先制作TiN电极10,再在TiN电极10上制作介电层20。TiN电极10沉积时晶粒长大需要更高的温度,因此不会出现异常长大导致表面起伏不平的问题。由于TiN电极10的表面更加平整,因而介电层20的厚度更均匀,可以更精确地控制介电层20的厚度,从而可以使MIM电容结构的容值更稳定,提高了不同器件的MIM电容结构的容值均匀性。
本申请实施例还提供一种半导体器件,包括如上各实施例所述的MIM电容结构,以及形成在所述衬底内的器件层。器件层的结构可以是MOS类型,本申请实施例不作特别限定。
以上对本申请所提供的一种MIM电容结构、制作方法及半导体器件进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述。需要说明的是,在本申请中,对各个实施例的描述都各有侧重,某个实施例中没有详述或记载的部分,可以参见其它实施例的相关描述。
以上仅为本申请的优选实施例,并非因此限制本申请的专利范围,本申请技术方案的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,只要这些技术特征的组合不存在矛盾,均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种MIM电容结构,其特征在于,包括:
衬底;
TiN电极,形成在所述衬底上;
介电层,形成在所述TiN电极上;
第一金属电极,形成在所述介电层的部分表面,以使所述介电层的表面形成一暴露区;
隔离层,覆盖所述第一金属电极和所述暴露区;
第一导通孔,贯穿所述隔离层,并延申至所述第一金属电极的内部;
第二导通孔,贯穿所述隔离层和所述介电层,并延申至所述TiN电极的内部;
第二金属电极,形成在所述隔离层上,并与所述第一导通孔连接;
第三金属电极,形成在所述隔离层上,并与所述第二导通孔连接。
2.根据权利要求1所述的MIM电容结构,其特征在于,所述介电层的材料为氮化硅/或氮氧化硅。
3.根据权利要求1所述的MIM电容结构,其特征在于,所述第一金属电极、第二金属电极和第三金属电极的材料为铝。
4.根据权利要求1所述的MIM电容结构,其特征在于,所述隔离层的材料为二氧化硅。
5.根据权利要求1所述的MIM电容结构,其特征在于,所述TiN电极的厚度为所述第一金属电极的厚度的1/6~1/4。
6.根据权利要求5所述的MIM电容结构,其特征在于,所述TiN电极的厚度为
7.一种MIM电容结构的制作方法,其特征在于,包括:
在衬底上依次制作TiN导电层和绝缘介质层,并对所述绝缘介质层进行刻蚀以形成介电层;
在所述介电层和露出的所述TiN导电层制作第一金属层;
对所述第一金属层和所述TiN导电层进行刻蚀,以形成第一金属电极和TiN电极,并使所述介电层的表面形成一暴露区;
制作隔离层,所述隔离层覆盖所述第一金属电极和所述暴露区;
制作第一导通孔和第二导通孔,所述第一导通孔贯穿所述隔离层并延申至所述第一金属电极的内部,所述第二导通孔贯穿所述隔离层和所述介电层并延申至所述TiN导电层的内部;
在所述隔离层上制作第二金属电极和第三金属电极,所述第二金属电极与所述第一导通孔连接,所述第三金属电极与所述第二导通孔连接。
8.根据权利要求7所述的制作方法,其特征在于,所述制作第一导通孔和第二导通孔,具体包括:
刻蚀第一通孔和第二通孔,所述第一通孔贯穿所述隔离层并延申至所述第一金属电极的内部,所述第二通孔贯穿所述隔离层和所述介电层并延申至所述TiN电极的内部;
在所述隔离层上沉积导电材料层,并且所述导电材料层将所述第一通孔和所述第二通孔填满;
对所述导电材料层进行平坦化,以在所述第一通孔中形成第一连接部和在所述第二通孔中形成第二连接部。
9.根据权利要求7所述的制作方法,其特征在于,所述TiN导电层的厚度为所述第一金属层的厚度的1/6~1/4。
10.一种半导体器件,其特征在于,包括权利要求1-7任一项所述的MIM电容结构,以及形成在所述衬底内的器件层。
CN202311644271.6A 2023-11-30 2023-11-30 一种mim电容结构、制作方法及半导体器件 Pending CN117545340A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311644271.6A CN117545340A (zh) 2023-11-30 2023-11-30 一种mim电容结构、制作方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311644271.6A CN117545340A (zh) 2023-11-30 2023-11-30 一种mim电容结构、制作方法及半导体器件

Publications (1)

Publication Number Publication Date
CN117545340A true CN117545340A (zh) 2024-02-09

Family

ID=89793714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311644271.6A Pending CN117545340A (zh) 2023-11-30 2023-11-30 一种mim电容结构、制作方法及半导体器件

Country Status (1)

Country Link
CN (1) CN117545340A (zh)

Similar Documents

Publication Publication Date Title
KR100873542B1 (ko) 반도체 다이 내 전압 의존도가 낮은 고밀도 합성 mim커패시터
US20190189357A1 (en) Methods of Incorporating Leaker Devices into Capacitor Configurations to Reduce Cell Disturb
US10115527B2 (en) Thin film dielectric stack
CN1113401C (zh) 集成电路中的电容器及其制造方法
CN102569250B (zh) 高密度电容器及其电极引出方法
US9887083B2 (en) Methods of forming capacitors
US20100182730A1 (en) Ferroelectric varactor with improved tuning range
US20050001212A1 (en) Semiconductor device and manufacturing method thereof
JP2017204630A (ja) 薄膜キャパシター及びその製造方法
CN111199954A (zh) 金属层-绝缘层-金属层电容器的制作方法、存储器单元
JP2011040621A (ja) 半導体装置の設計方法および半導体装置の製造方法
US20060125048A1 (en) Integrated semiconductor device and method of manufacturing the same
CN117545340A (zh) 一种mim电容结构、制作方法及半导体器件
US9269761B2 (en) Metal-insulator-metal capacitor
US9142607B2 (en) Metal-insulator-metal capacitor
US9450042B2 (en) Integrated circuits with metal-insulator-metal (MIM) capacitors and methods for fabricating same
CN205992528U (zh) 一种mom电容器结构
CN117878105A (zh) 一种mim电容结构及形成方法
CN100432293C (zh) 低温沉积金属的方法
US7067921B2 (en) Method for fabricating a metal-insulator-metal capacitor in a semiconductor device
KR100741880B1 (ko) 금속-절연체-금속 커패시터의 제조방법
KR100831254B1 (ko) 반도체 소자의 엠아이엠 및 그 형성 방법
TWI434305B (zh) 電容器及其製作方法
KR100354991B1 (ko) 복층형 Ba(Zr,Ti)O₃ 박막을 이용한 MLCC의제조방법
CN117650130A (zh) 一种mim电容制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination