CN117539429A - 真随机数发生器、芯片及电子器件 - Google Patents
真随机数发生器、芯片及电子器件 Download PDFInfo
- Publication number
- CN117539429A CN117539429A CN202311553719.3A CN202311553719A CN117539429A CN 117539429 A CN117539429 A CN 117539429A CN 202311553719 A CN202311553719 A CN 202311553719A CN 117539429 A CN117539429 A CN 117539429A
- Authority
- CN
- China
- Prior art keywords
- circuit
- random number
- output
- number generator
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims description 39
- 230000010355 oscillation Effects 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 23
- 230000001965 increasing effect Effects 0.000 description 17
- 230000002708 enhancing effect Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 238000013528 artificial neural network Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本申请提供一种真随机数发生器、芯片及电子器件，包括：第一目标振荡器；第一噪声源电路，包括工作于饱和区的第一偏置电路、工作于亚阈值区的第一偏置电路、工作于线性区的第一偏置电路中的至少之一；所述第一噪声源电路的信号输出端与第一目标振荡器的输入端连接，以向所述第一目标振荡器输出第一噪声信号；所述第一噪声信号根据各所述第一偏置电路产生的偏置信号得到。本申请实施例的方案可以提高真随机发生器的随机性。
Description
技术领域
本申请涉及集成电路技术领域，具体而言，涉及一种真随机数发生器、芯片及电子器件。
背景技术
随着加密的要求越来越高，传统的伪随机数已经越来越难保证信息传输的安全性。伪随机数产生的信号有规律可循，而真随机数发生器则利用了器件的物理噪声特性，随机特性相比于伪随机数发生器更好，因此，真随机数发生器在集成电路中被越来越广泛的使用。
传统真随机数发生器采用简单的环形振荡器产生的频率作为随机源，由于环形振荡器的输出频率的抖动很小，其随机性往往不高，很难满足大型高性能、高可靠性SOC(System on Chip，系统级芯片)系统对安全加密的需求。
发明内容
本申请实施例的目的在于提供一种真随机数发生器、芯片及电子器件，用以缓解传统真随机数发生器存在的随机性不够的问题。
本申请实施例提供了一种真随机数发生器，包括：第一目标振荡器；第一噪声源电路，包括工作于饱和区的第一偏置电路、工作于亚阈值区的第一偏置电路、工作于线性区的第一偏置电路中的至少之一；所述第一噪声源电路的信号输出端与第一目标振荡器的输入端连接，以向所述第一目标振荡器输出第一噪声信号；所述第一噪声信号根据各所述第一偏置电路产生的偏置信号得到。
在上述实现方式中，通过设置第一偏置电路来产生偏置信号(偏置电流和/或偏置电压)，从而引入了电流噪声和/或电压噪声，并将电流噪声和/或电压噪声叠加到了第一目标振荡器上，从而增强了第一目标振荡器的振荡频率的抖动。当第一目标振荡器的输出信号抖动加强后，输出的数据的随机性也就得以加强，从而缓解了传统真随机数发生器存在的随机性不够的问题。
进一步地，所述的真随机数发生器包括第一振荡器和第二振荡器，且所述第二振荡器的振荡频率与所述第一振荡器的振荡频率不同；所述第一目标振荡器为所述第一振荡器和所述第二振荡器中的一者；所述的真随机数发生器还包括采样模块，所述采样模块的数据输入端与所述第一振荡器的输出信号端连接，所述采样模块的时钟端与所述第二振荡器的输出信号端连接，所述采样模块用于根据所述第二振荡器的输出信号对所述第一振荡器的输出信号进行采样并输出。
在上述实现方式中，通过设置第一偏置电路来产生偏置信号(偏置电流和/或偏置电压)，从而引入了电流噪声和/或电压噪声，并将电流噪声和/或电压噪声叠加到了第一振荡器或第二振荡器上，从而增强了第一振荡器或第二振荡器的振荡频率的抖动。如果是第一振荡器的振荡频率的抖动加强，那么由于采样模块是对第一振荡器的输出信号进行的采样，因此当第一振荡器的输出信号抖动加强后，采样得到的数据的随机性也就得以加强，从而缓解了传统真随机数发生器存在的随机性不够的问题。如果是第二振荡器的振荡频率的抖动加强，由于采样模块是基于第二振荡器的输出信号对第一振荡器的输出信号进行采样的，那么当第二振荡器的输出信号抖动加强后，触发采样模块进行采样的时间点随机性就得以加强，而采样模块进行采样的时间点随机性加强后，其采样得到的数据的随机性也就得以加强，从而也缓解了传统真随机数发生器存在的随机性不够的问题。也即，无论是第一振荡器作为了第一目标振荡器，还是第二振荡器作为了第一目标振荡器，通过本申请实施例的上述实现方式，均可以提高真随机发生器的随机性，从而满足大型高性能、高可靠性SOC系统对安全加密的需求。
进一步地，所述第一噪声源电路还包括：至少一个第一乘法器，所述第一噪声源电路中的第一乘法器的数量与所述第一噪声源电路中第一偏置电路的数量一致，且每一个所述第一乘法器的输入端与对应的一个所述第一偏置电路的输出端连接；第一系数输出电路，与所述第一乘法器的输入端连接，用于向所述第一乘法器提供加权系数；所述第一乘法器的输出端被配置为与所述第一目标振荡器的输入端连接。
在上述实现方式中，通过配置加权系数来与偏置信号相乘，这样就可以通过调整加权系数的值来实现个更为灵活的偏置信号的输出，从而使得第一噪声信号的随机性更强，从而增大第一目标振荡器的抖动。
进一步地，所述第一噪声源电路中包括至少两个所述第一偏置电路和至少两个所述第一乘法器；所述第一噪声源电路还包括第一加法器；所述第一加法器的输入端分别与各所述第一乘法器的输出端连接；所述第一加法器的输出端被配置为与所述第一目标振荡器的输入端连接。
在上述实现方式中，通过第一加法器可以将多个通过加权系数处理过的不同偏置电路的偏置信号叠加起来，从而使得最终输出的第一噪声信号的随机性更强，增大第一目标振荡器的抖动。
进一步地，所述第一系数输出电路包括：第一随机数发生器，所述第一随机数发生器的输出端与所述第一乘法器的输入端连接；其中，所述第一随机数发生器输出的值为所述加权系数。
在上述实现方式中，通过配置第一随机数发生器从而随机地生成加权系数，这就使得通过加权系数处理过的偏置信号的随机性更大，进而使得第一噪声信号的随机性更强，增大第一目标振荡器的抖动。
进一步地，所述第一随机数发生器为移位寄存器；所述移位寄存器内记录有随机数序列；所述第一系数输出电路还包括：第一取值电路，与所述移位寄存器的输出端连接，并与所述第一乘法器的输入端连接，用于从所述移位寄存器中取值并输出给所述第一乘法器。
在上述实现方式中，通过采用移位寄存器来存储随机数序列，从而可以很简单地实现伪随机数的输出，减小第一系数输出电路的面积和功耗，进而减小整个真随机数发送器的面积和功耗。
进一步地，所述第一噪声源电路中包括至少两个所述第一偏置电路；所述第一噪声源电路还包括第一加法器；所述第一加法器的输入端分别与各所述第一偏置电路的输出端连接；所述第一加法器的输出端被配置为与所述第一目标振荡器的输入端连接。
在上述实现方式中，通过第一加法器可以将多个不同偏置电路的偏置信号叠加起来，从而使得最终输出的第一噪声信号的随机性叠加了多个不同偏置电路的偏置信号的随机性，随机性更强，进而增大了第一目标振荡器的抖动。
进一步地，所述第一噪声源电路包括第一驱动电路；所述第一驱动电路的输入端与所述第一偏置电路的输出端连接，且所述第一驱动电路的输出端为所述第一噪声源电路的信号输出端。
在上述实现方式中，通过设置第一驱动电路，可以对第一偏置电路的偏置信号进行放大，从而使得输出的第一噪声信号可以满足第一目标振荡器的驱动要求，提高真随机数发生器的可靠性。
进一步地，所述第一噪声源电路包括第一驱动电路；所述第一驱动电路的输入端与所述第一乘法器的输出端连接，且所述第一驱动电路的输出端为所述第一噪声源电路的信号输出端。
在上述实现方式中，通过设置第一驱动电路，可以对经过加权系统处理后的第一偏置电路的偏置信号进行放大，从而使得输出的第一噪声信号可以满足第一目标振荡器的驱动要求，提高真随机数发生器的可靠性。
进一步地，所述第一噪声源电路包括第一驱动电路；所述第一驱动电路的输入端与所述第一加法器的输出端连接，且所述第一驱动电路的输出端为所述第一噪声源电路的信号输出端。
在上述实现方式中，通过设置第一驱动电路，可以对经过第一加法器叠加处理后的第一偏置电路的偏置信号进行放大，从而使得输出的第一噪声信号可以满足第一目标振荡器的驱动要求，提高真随机数发生器的可靠性。
进一步地，所述第一驱动电路为多个，且各所述第一驱动电路具有不同的信号放大能力；所述第一噪声源电路还包括第一驱动选择电路，分别与各所述第一驱动电路连接，用于控制各所述第一驱动电路的导通。
在上述实现方式中，通过设置具有不同的信号放大能力的多个第一驱动电路和第一驱动选择电路，就可以通过第一驱动选择电路控制第一噪声信号的驱动能力，进而控制第一目标振荡器的振荡频率的斜率，从而进一步增强真随机数发生器的随机性。
进一步地，所述真随机数发生器还包括：第二噪声源电路，包括工作于饱和区的第二偏置电路、工作于阈值区的第二偏置电路、工作于线性区的第二偏置电路中的至少之一；所述第二噪声源电路的信号输出端与第二目标振荡器的输入端连接，以向所述第二目标振荡器输出第二噪声信号；其中：所述第二目标振荡器为所述第一振荡器和所述第二振荡器中除所述第一目标振荡器外的另一者；所述第二噪声信号根据各所述第二偏置电路产生的偏置信号得到。
在上述实现方式中，第一振荡器和第二振荡器均会叠加电流噪声和/或电压噪声。而如前文所述，无论是第一振荡器叠加了电流噪声和/或电压噪声，还是第二振荡器叠加了电流噪声和/或电压噪声，均可以提高真随机发生器的随机性。那么当第一振荡器和第二振荡器均会叠加电流噪声和/或电压噪声后，则可以进一步地提高真随机发生器的随机性，从而满足大型高性能、高可靠性SOC系统对安全加密的需求。
进一步地，所述第二噪声源电路还包括：至少一个第二乘法器，所述第二噪声源电路中的第二乘法器的数量与所述第二噪声源电路中第二偏置电路的数量一致，且每一个所述第二乘法器的输入端与对应的一个所述第二偏置电路的输出端连接；第二系数输出电路，与所述第二乘法器的输入端连接，用于向所述第二乘法器提供加权系数；所述第二乘法器的输出端被配置为与所述第二目标振荡器的输入端连接。
在上述实现方式中，通过配置加权系数来与第二偏置电路输出的偏置信号相乘，这样就可以通过调整加权系数的值来实现个更为灵活的偏置信号的输出，从而使得第二噪声信号的随机性更强，从而增大第二目标振荡器的抖动。
进一步地，所述第二噪声源电路中包括至少两个所述第二偏置电路和至少两个所述第二乘法器；所述第二噪声源电路还包括第二加法器；所述第二加法器的输入端分别与各所述第二乘法器的输出端连接；所述第二加法器的输出端被配置为与所述第二目标振荡器的输入端连接。
在上述实现方式中，通过第二加法器可以将多个通过加权系数处理过的不同偏置电路的偏置信号叠加起来，从而使得最终输出的第二噪声信号的随机性更强，增大第二目标振荡器的抖动。
进一步地，所述第二系数输出电路包括：第二随机数发生器，所述第二随机数发生器的输出端与所述第二乘法器的输入端连接；其中，所述第二随机数发生器输出的值为所述加权系数。
在上述实现方式中，通过第二加法器可以将多个通过加权系数处理过的不同偏置电路的偏置信号叠加起来，从而使得最终输出的第二噪声信号的随机性更强，增大第二目标振荡器的抖动。
进一步地，所述第二随机数发生器为移位寄存器；所述移位寄存器内记录有随机数序列；所述第二系数输出电路还包括：第二取值电路，与所述第二系数输出电路中的所述移位寄存器的输出端连接，并与所述第二乘法器的输入端连接，用于从所述第二系数输出电路的所述移位寄存器中取值并输出给所述第二乘法器。
在上述实现方式中，通过采用移位寄存器来存储随机数序列，从而可以很简单地实现伪随机数的输出，减小第二系数输出电路的面积和功耗，进而减小整个真随机数发送器的面积和功耗。
进一步地，所述第二噪声源电路中包括至少两个所述第二偏置电路；所述第二噪声源电路还包括第二加法器；所述第二加法器的输入端分别与各所述第二偏置电路的输出端连接；所述第二加法器的输出端被配置为与所述第二目标振荡器的输入端连接。
在上述实现方式中，通过第二加法器可以将多个不同偏置电路的偏置信号叠加起来，从而使得最终输出的第二噪声信号的随机性叠加了多个不同偏置电路的偏置信号的随机性，随机性更强，进而增大了第二目标振荡器的抖动。
进一步地，所述第二噪声源电路包括第二驱动电路；所述第二驱动电路的输入端与所述第二偏置电路的输出端连接，且所述第二驱动电路的输出端为所述第二噪声源电路的信号输出端。
在上述实现方式中，通过设置第二驱动电路，可以对第二偏置电路的偏置信号进行放大，从而使得输出的第二噪声信号可以满足第二目标振荡器的驱动要求，提高真随机数发生器的可靠性。
进一步地，所述第二噪声源电路包括第二驱动电路；所述第二驱动电路的输入端与所述第二乘法器的输出端连接，且所述第二驱动电路的输出端为所述第二噪声源电路的信号输出端。
在上述实现方式中，通过设置第二驱动电路，可以对经过加权系统处理后的第二偏置电路的偏置信号进行放大，从而使得输出的第二噪声信号可以满足第二目标振荡器的驱动要求，提高真随机数发生器的可靠性。
进一步地，所述第二噪声源电路包括第二驱动电路；所述第二驱动电路的输入端与所述第二加法器的输出端连接，且所述第二驱动电路的输出端为所述第二噪声源电路的信号输出端。
在上述实现方式中，通过设置第二驱动电路，可以对经过第二加法器叠加处理后的第二偏置电路的偏置信号进行放大，从而使得输出的第二噪声信号可以满足第二目标振荡器的驱动要求，提高真随机数发生器的可靠性。
进一步地，所述第二驱动电路为多个，且各所述第二驱动电路具有不同的信号放大能力；所述第二噪声源电路还包括第二驱动选择电路，分别与各所述第二驱动电路连接，用于控制各所述第二驱动电路的导通。
在上述实现方式中，通过设置具有不同的信号放大能力的多个第二驱动电路和第一驱动选择电路，就可以通过第二驱动选择电路控制第二噪声信号的驱动能力，进而控制第二目标振荡器的振荡频率的斜率，从而进一步增强真随机数发生器的随机性。
本申请实施例还提供了一种芯片，包括前述任一种的真随机数发生器。
本申请实施例中还提供了一种电子器件，包括前述的芯片。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种第一目标振荡器直接输出随机数的真随机数发生器的基本结构示意图；
图2为本申请实施例提供的一种第一振荡器作为第一目标振荡器时的真随机数发生器的基本结构示意图；
图3为本申请实施例提供的一种第二振荡器作为第一目标振荡器时的真随机数发生器的基本结构示意图；
图4为本申请实施例在图1的基础上提供的一种设置有第一乘法器的真随机数发生器的结构示意图；
图5为本申请实施例在图1的基础上提供的一种更具体的设置有第一乘法器的真随机数发生器的结构示意图；
图6为本申请实施例在图4的基础上提供的一种设置有第一加法器的真随机数发生器的结构示意图；
图7为本申请实施例在图5的基础上提供的一种设置有第一加法器的真随机数发生器的结构示意图；
图8为本申请实施例在图1的基础上提供的一种设置有第一加法器的真随机数发生器的结构示意图；
图9为本申请实施例在图1的基础上提供的一种设置有第一驱动电路的真随机数发生器的结构示意图；
图10为本申请实施例在图4的基础上提供的一种设置有第一驱动电路的真随机数发生器的结构示意图；
图11为本申请实施例在图8的基础上提供的一种设置有第一驱动电路的真随机数发生器的结构示意图；
图12为本申请实施例提供的一种设置有第一驱动选择电路的真随机数发生器的结构示意图；
图13为本申请实施例提供的一种同时设置有第一噪声源电路和第二噪声源电路的真随机数发生器的结构示意图；
图14为本申请实施例在图13的基础上提供的一种设置有第二乘法器的真随机数发生器的结构示意图；
图15为本申请实施例在图13的基础上提供的一种更具体的设置有第二乘法器的真随机数发生器的结构示意图；
图16为本申请实施例在图14的基础上提供的一种设置有第二加法器的真随机数发生器的结构示意图；
图17为本申请实施例在图15的基础上提供的一种设置有第二加法器的真随机数发生器的结构示意图；
图18为本申请实施例在图13的基础上提供的一种设置有第二加法器的真随机数发生器的结构示意图；
图19为本申请实施例在图13的基础上提供的一种设置有第二驱动电路的真随机数发生器的结构示意图；
图20为本申请实施例在图14的基础上提供的一种设置有第二驱动电路的真随机数发生器的结构示意图；
图21为本申请实施例在图18的基础上提供的一种设置有第二驱动电路的真随机数发生器的结构示意图；
图22为本申请实施例提供的一种设置有第二驱动选择电路的真随机数发生器的结构示意图；
图23至图25为本申请实施例提供的三种具体的真随机数发生器的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
为了缓解传统真随机数发生器中，因为振荡器的输出频率的抖动很小，导致真随机数发生器的随机性不够的问题，本申请实施例中提供了一种新的真随机数发生器，可参见图1和图2所示，包括第一目标振荡器和第一噪声源电路，且第一噪声源电路的信号输出端与第一目标振荡器的输入端连接，以向第一目标振荡器输出第一噪声信号。
其中，图1示出了单一振荡器输出随机数的结构。此时仅具有一个振荡器，即第一目标振荡器。第一目标振荡器的输出端输出的输出信号即为随机数。由于第一目标振荡器的输出信号具有抖动，且经过第一噪声源电路的第一噪声信号的叠加，使得抖动更加明显，从而使得第一目标振荡器输出端输出的输出信号具有更强的抖动，从而随机性更强。
而参见图2所示，图2示出了通过两个振荡器进行随机数采样的电路结构，包括：第一振荡器、第二振荡器、采样模块和第一噪声源电路，且第二振荡器的振荡频率与第一振荡器的振荡频率不同。
其中，第一目标振荡器为第一振荡器和第二振荡器中的一者(图2中示出了与第一振荡器连接的情况，除此之外也可以是与第二振荡器连接的，例如图3所示)。第一噪声信号是根据各第一偏置电路产生的偏置信号得到的信号。
采样模块的数据输入端与第一振荡器的输出信号端连接，采样模块的时钟端与第二振荡器的输出信号端连接，从而采样模块根据第二振荡器的输出信号对第一振荡器的输出信号进行采样并输出。
可以理解，由于采样模块的时钟端与第二振荡器的输出信号端连接，采样模块是受第二振荡器的输出信号的上升沿或下降沿触发，对第一振荡器的输出信号进行采样，那么当第二振荡器的振荡频率与第一振荡器的振荡频率不同时，采样结果的随机性才高。
可选的，在本申请实施例中，第二振荡器的振荡频率可以低于与第一振荡器的振荡频率，以便于采样模块采样得到随机数。
可选的，在本申请实施例中，采样模块可以采用但不限于D触发器实现。
可选的，在本申请实施例中，第一振荡器和第二振荡器可以为但不限于环形振荡器、张弛振荡器、电流控制振荡器、电压控制振荡器等。其中，第一振荡器和第二振荡器的类型可以相同，也可以不同。
在本申请实施例中，第一噪声源电路包括工作于饱和区的第一偏置电路、工作于亚阈值区的第一偏置电路、工作于线性区的第一偏置电路中的至少之一。
其中：第一偏置电路产生的偏置信号可以是偏置电流和/或偏置电压。
这样，对于图1所示的方案，通过设置第一偏置电路来产生偏置信号(偏置电流和/或偏置电压)，从而引入了电流噪声和/或电压噪声，并将电流噪声和/或电压噪声叠加到了第一目标振荡器上，从而增强了第一目标振荡器的振荡频率的抖动。当第一目标振荡器的输出信号抖动加强后，采样得到的数据的随机性也就得以加强，从而缓解了传统真随机数发生器存在的随机性不够的问题。对于图2所示的方案，通过设置第一偏置电路来产生偏置信号(偏置电流和/或偏置电压)，从而引入了电流噪声和/或电压噪声，并将电流噪声和/或电压噪声叠加到了第一振荡器或第二振荡器上，从而增强了第一振荡器或第二振荡器的振荡频率的抖动。如果是第一振荡器的振荡频率的抖动加强，那么由于采样模块是对第一振荡器的输出信号进行的采样，因此当第一振荡器的输出信号抖动加强后，采样得到的数据的随机性也就得以加强，从而缓解了传统真随机数发生器存在的随机性不够的问题。如果是第二振荡器的振荡频率的抖动加强，由于采样模块是基于第二振荡器的输出信号对第一振荡器的输出信号进行采样的，那么当第二振荡器的输出信号抖动加强后，触发采样模块进行采样的时间点随机性就得以加强，而采样模块进行采样的时间点随机性加强后，其采样得到的数据的随机性也就得以加强，从而也缓解了传统真随机数发生器存在的随机性不够的问题。也即，无论是第一振荡器作为了第一目标振荡器，还是第二振荡器作为了第一目标振荡器，通过本申请实施例的上述实现方式，均可以提高真随机发生器的随机性，从而满足大型高性能、高可靠性SOC系统对安全加密的需求。
可以理解，图2示出的是第一噪声源电路与第一振荡器连接的情况，此外，第一噪声源电路也可以是与第二振荡器，而不与第一振荡器连接连接。
可以理解，在本申请实施例中，工作于饱和区的第一偏置电路是指具有晶体管且使得晶体管工作于饱和区的电路；工作于亚阈值区的第一偏置电路是指具有晶体管且使得晶体管工作于亚阈值区的电路；工作于线性区的第一偏置电路指具有晶体管且使得晶体管工作于线性区的电路。
在本申请实施例中，以上三种类型的第一偏置电路可以仅包括一种，也可以包括两种或者三种。而每一种第一偏置电路的数量可以仅有一个，也可以有多个，对此本申请实施例不做限制。
在本申请实施例的一些可行实施方式中，第一噪声源电路还可以包括至少一个第一乘法器和第一系数输出电路，例如图4所示。第一噪声源电路中的第一乘法器的数量与第一噪声源电路中第一偏置电路的数量一致，且每一个第一乘法器的输入端与对应的一个第一偏置电路的输出端连接。第一系数输出电路与第一乘法器的输入端连接，用于向第一乘法器提供加权系数。其中，第一乘法器的输出端被配置为与第一目标振荡器的输入端连接。这样，通过配置加权系数来与偏置信号相乘，这样就可以通过调整加权系数的值来实现个更为灵活的偏置信号的输出，从而使得第一噪声信号的随机性更强，从而增大第一目标振荡器的抖动。
在一些可选实施方式中，第一系数输出电路可以包括寄存器和第一取值电路。在寄存器内可以设置固定的加权系数值供第一取值电路取用，从而输出至乘法器，与该乘法器所连接的第一偏置电路所输出的偏置信号相乘。
在另一些可选实施方式中，第一系数输出电路可以包括第一随机数发生器，第一随机数发生器的输出端与第一乘法器的输入端连接；其中，第一随机数发生器输出的值为加权系数。这样，通过配置第一随机数发生器从而随机地生成加权系数，这就使得通过加权系数处理过的偏置信号的随机性更大，进而使得第一噪声信号的随机性更强，增大第一目标振荡器的抖动。
可选的，第一随机数发生器可以采用各类真随机数发生器或伪随机数发生器来实现，对此本申请实施例不作不限制。
示例性的，第一随机数发生器可以采用传统的真随机数发生器来实现。
又示例性的，可参见图5所示，第一随机数发生器可以采用记录有随机数序列的移位寄存器来实现，其内的随机数序列可以是由工程师或者机器写入的随机序列。第一系数输出电路还可以包括：第一取值电路，与移位寄存器的输出端连接，并与所述第一乘法器的输入端连接，用于从移位寄存器中取值并输出给第一乘法器。这样，通过采用移位寄存器来存储随机数序列，从而可以很简单地实现伪随机数的输出，减小第一系数输出电路的面积和功耗，进而减小整个真随机数发送器的面积和功耗。
可选的，在本申请实施例所提供的真随机数发生器工作的过程中，第一随机数发生器可以持续输出随机数，从而使得第一目标振荡器的振荡频率不断变化，从而增强第一目标振荡器的抖动，进一步提高真随机数发生器的随机性。
当然，在另一些可选实施方式中，在真随机数发生器的每一次工作过程中，第一随机数发生器可以在启动时输出一次随机数后即不再持续输出随机数。
在上述可行实施方式中，可选的，如图6或图7所示，在第一噪声源电路中包括至少两个第一偏置电路和至少两个第一乘法器的情况下，第一噪声源电路还可以包括第一加法器。其中，第一加法器的输入端分别与各第一乘法器的输出端连接，第一加法器的输出端被配置为与第一目标振荡器的输入端连接。这样，通过第一加法器可以将多个通过加权系数处理过的不同偏置电路的偏置信号叠加起来，从而使得最终输出的第一噪声信号的随机性更强，增大第一目标振荡器的抖动。
可以理解，以上是设置有乘法器的情况，对于未设置乘法器的情况，在存在多个第一偏置电路的情况下，可选的，可参见图8所示，第一噪声源电路还可以包括第一加法器，从而第一加法器的输入端分别与各第一偏置电路的输出端连接，第一加法器的输出端则可以被配置为与第一目标振荡器的输入端连接。从而通过第一加法器的将多个不同偏置电路的偏置信号叠加起来，从而使得最终输出的第一噪声信号的随机性叠加了多个不同偏置电路的偏置信号的随机性，随机性更强，进而增大了第一目标振荡器的抖动。
在本申请实施例的一些可行实施方式中，第一噪声源电路还可以包括第一驱动电路，例如图9所示，第一驱动电路的输入端与第一偏置电路的输出端连接，且第一驱动电路的输出端为第一噪声源电路的信号输出端。
可以理解，第一驱动电路是指可以将输入的电压或输入的电流进行放大，从而使得后端电路可以正常工作的电路。在本申请实施例中，通过设置第一驱动电路，可以对第一偏置电路的偏置信号进行放大，从而使得输出的第一噪声信号可以满足第一目标振荡器的驱动要求，提高真随机数发生器的可靠性。
可选的，如图10所示，在具有第一乘法器的情况下，第一驱动电路的输入端与第一乘法器的输出端连接，且第一驱动电路的输出端为第一噪声源电路的信号输出端。
可选的，如图11所示，在具有第一加法器的情况下，第一驱动电路的输入端与所述第一加法器的输出端连接，且所述第一驱动电路的输出端为所述第一噪声源电路的信号输出端。
可选的，如图12所示，第一驱动电路可以为多个，且各第一驱动电路具有不同的信号放大能力。而第一噪声源电路还可以包括第一驱动选择电路，第一驱动选择电路分别与各第一驱动电路连接，用于控制各第一驱动电路的导通。这样，就可以通过第一驱动选择电路控制第一噪声信号的驱动能力，进而控制第一目标振荡器的振荡频率的斜率，从而进一步增强真随机数发生器的随机性。
示例性的，第一驱动选择电路可以采用但不限于多路选通器。
在本申请实施例中，如图13所示，真随机数发生器还可以包括第二噪声源电路。第二噪声源电路包括工作于饱和区的第二偏置电路、工作于阈值区的第二偏置电路、工作于线性区的第二偏置电路中的至少之一。第二噪声源电路的信号输出端与第二目标振荡器的输入端连接，以向第二目标振荡器输出第二噪声信号。
其中：第二目标振荡器为第一振荡器和第二振荡器中除第一目标振荡器外的另一者。第二噪声信号根据各第二偏置电路产生的偏置信号得到。
这样，第一振荡器和第二振荡器均会叠加电流噪声和/或电压噪声。而如前文所述，无论是第一振荡器叠加了电流噪声和/或电压噪声，还是第二振荡器叠加了电流噪声和/或电压噪声，均可以提高真随机发生器的随机性。那么当第一振荡器和第二振荡器均会叠加电流噪声和/或电压噪声后，则可以进一步地提高真随机发生器的随机性，从而满足大型高性能、高可靠性SOC系统对安全加密的需求。
在本申请实施例中，工作于饱和区的第二偏置电路是指具有晶体管且使得晶体管工作于饱和区的电路；工作于阈值区的第二偏置电路是指具有晶体管且使得晶体管工作于阈值区的电路；工作于线性区的第二偏置电路指具有晶体管且使得晶体管工作于线性区的电路。
在本申请实施例中，以上三种类型的第二偏置电路可以仅包括一种，也可以包括两种或者三种。而每一种第二偏置电路的数量可以仅有一个，也可以有多个，对此本申请实施例不做限制。
可以理解，与前述第一噪声源电路类似的，第二噪声源电路可以具有与第一噪声源电路类似的结构。具体而言：
在本申请实施例的一些可行实施方式中，第二噪声源电路还可以包括至少一个第二乘法器和第二系数输出电路，例如图14所示。第二噪声源电路中的第二乘法器的数量与第二噪声源电路中第二偏置电路的数量一致，且每一个第二乘法器的输入端与对应的一个第二偏置电路的输出端连接。第二系数输出电路与第二乘法器的输入端连接，用于向第二乘法器提供加权系数。其中，第二乘法器的输出端被配置为与第二目标振荡器的输入端连接。这样，通过配置加权系数来与偏置信号相乘，这样就可以通过调整加权系数的值来实现个更为灵活的偏置信号的输出，从而使得第二噪声信号的随机性更强，从而增大第二目标振荡器的抖动。
在一些可选实施方式中，第二系数输出电路可以包括寄存器和第二取值电路。在寄存器内可以设置固定的加权系数值供第二取值电路取用，从而输出至乘法器，与该乘法器所连接的第二偏置电路所输出的偏置信号相乘。
在另一些可选实施方式中，第二系数输出电路可以包括第二随机数发生器，第二随机数发生器的输出端与第二乘法器的输入端连接；其中，第二随机数发生器输出的值为加权系数。这样，通过配置第二随机数发生器从而随机地生成加权系数，这就使得通过加权系数处理过的偏置信号的随机性更大，进而使得第二噪声信号的随机性更强，增大第二目标振荡器的抖动。
可选的，第二随机数发生器可以采用各类真随机数发生器或伪随机数发生器来实现，对此本申请实施例不作不限制。
示例性的，第二随机数发生器可以采用传统的真随机数发生器来实现。
又示例性的，可参见图15所示，第二随机数发生器可以采用记录有随机数序列的移位寄存器来实现，其内的随机数序列可以是由工程师或者机器写入的随机序列。第二系数输出电路还可以包括：第二取值电路，与移位寄存器的输出端连接，并与所述第二乘法器的输入端连接，用于从移位寄存器中取值并输出给第二乘法器。这样，通过采用移位寄存器来存储随机数序列，从而可以很简单地实现伪随机数的输出，减小第二系数输出电路的面积和功耗，进而减小整个真随机数发送器的面积和功耗。
可选的，在本申请实施例所提供的真随机数发生器工作的过程中，第二随机数发生器可以持续输出随机数，从而使得第二目标振荡器的振荡频率不断变化，从而增强第二目标振荡器的抖动，进一步提高真随机数发生器的随机性。
在另一些可选实施方式中，在真随机数发生器的每一次工作过程中，第二随机数发生器也可以仅在启动时输出一次随机数后，即不再持续输出随机数。
在上述可行实施方式中，可选的，如图16或图17所示，在第二噪声源电路中包括至少两个第二偏置电路和至少两个第二乘法器的情况下，第二噪声源电路还可以包括第二加法器。其中，第二加法器的输入端分别与各第二乘法器的输出端连接，第二加法器的输出端被配置为与第二目标振荡器的输入端连接。这样，通过第二加法器可以将多个通过加权系数处理过的不同偏置电路的偏置信号叠加起来，从而使得最终输出的第二噪声信号的随机性更强，增大第二目标振荡器的抖动。
可以理解，以上是设置有乘法器的情况，对于未设置乘法器的情况，在存在多个第二偏置电路的情况下，可选的，可参见图18所示，第二噪声源电路还可以包括第二加法器，从而第二加法器的输入端分别与各第二偏置电路的输出端连接，第二加法器的输出端则可以被配置为与第二目标振荡器的输入端连接。从而通过第二加法器的将多个不同偏置电路的偏置信号叠加起来，从而使得最终输出的第二噪声信号的随机性叠加了多个不同偏置电路的偏置信号的随机性，随机性更强，进而增大了第二目标振荡器的抖动。
在本申请实施例的一些可行实施方式中，第二噪声源电路还可以包括第二驱动电路，例如图19所示，第二驱动电路的输入端与第二偏置电路的输出端连接，且第二驱动电路的输出端为第二噪声源电路的信号输出端。
可以理解，第二驱动电路是指可以将输入的电压或输入的电流进行放大，从而使得后端电路可以正常工作的电路。在本申请实施例中，通过设置第二驱动电路，可以对第二偏置电路的偏置信号进行放大，从而使得输出的第二噪声信号可以满足第二目标振荡器的驱动要求，提高真随机数发生器的可靠性。
可选的，如图20所示，在具有第二乘法器的情况下，第二驱动电路的输入端与第二乘法器的输出端连接，且第二驱动电路的输出端为第二噪声源电路的信号输出端。
可选的，如图21所示，在具有第二加法器的情况下，第二驱动电路的输入端与所述第二加法器的输出端连接，且所述第二驱动电路的输出端为所述第二噪声源电路的信号输出端。
可选的，如图22所示，第二驱动电路可以为多个，且各第二驱动电路具有不同的信号放大能力。而第二噪声源电路还可以包括第二驱动选择电路，第二驱动选择电路分别与各第二驱动电路连接，用于控制各第二驱动电路的导通。这样，就可以通过第二驱动选择电路控制第二噪声信号的驱动能力，进而控制第二目标振荡器的振荡频率的斜率，从而进一步增强真随机数发生器的随机性。
示例性的，第二驱动选择电路也可以采用但不限于多路选通器。
可选的，在本申请实施例中，在采样模块的输出端后还可以连接一些后处理模块，后处理模块可以被配置为获取采样模块输出得到的采样信号，并整合成序列进行输出。
在本申请实施例中，第一乘法器和第二乘法器可以采用传统的乘法电路实现，也可以采用诸如系数累加器电路等可以实现乘法功能的电路实现，对此本申请实施例不作限制。
下面，为了便于理解本申请实施例的方案，以图23所示的结构为例，对本申请实施例的方案做示例性说明：
如图23所示，当真随机数发生器工作时：
工作于饱和区的第一偏置电路A1、工作于亚阈值区的第一偏置电路A2、工作于线性区的第一偏置电路A3工作，第一取值电路从移位寄存器A中取出随机数a1、b1和c1，通过个第一乘法器和第一加法器进行如下计算：
fosc1＝a1*f1_1(x)+b1*f2_1(y)+c1*f3_1(z)
其中，f1_1(x)为A1的输出信号，f2_1(y)为A2的输出信号，f3_1(z)为A3的输出信号，fosc1为第一加法器的输出信号。
第一驱动选择电路根据预先配置的控制信号选通一路第一驱动电路，对fosc1进行放大后输入第一振荡器中。
工作于饱和区的第二偏置电路B1、工作于阈值区的第二偏置电路B2、工作于线性区的第二偏置电路B3工作，第二取值电路从移位寄存器B中取出随机数a2、b2和c2，通过个第二乘法器和第二加法器进行如下计算：
fosc2＝a2*f1_2(x)+b2*f2_2(y)+c2*f3_2(z)
其中，f1_2(x)为B1的输出信号，f2_2(y)为B2的输出信号，f3_2(z)为B3的输出信号，fosc2为第二加法器的输出信号。
第二驱动选择电路根据预先配置的控制信号选通一路第二驱动电路，对fosc2进行放大后输入第二振荡器中。
其中，系数a1、b1、c1、a2、b2、c2可调(可在真随机数发生器工作过程中不断持续输出，从而持续输出变化的fosc1和fosc2)。
作为采样模块的D触发器基于第二振荡器的输出信号对第一振荡器的输出信号进行采样并输出。
可选的，在本申请实施例中，在采样模块的输出端后还可以连接一个或多个D触发器，例如图24所示。在采样模块的输出端后仅连接一个D触发器时，可以将采样模块(图中的第一个D触发器)的输出端与D触发器的时钟端CLK连接，并将D触发器的反向数据输出端QB与D触发器的数据输入端D连接。在采样模块的输出端后连接多个D触发器时，第一个D触发器的时钟端CLK与采样模块的输出端连接，后续每一个D触发器的时钟端CLK与前一个D触发器的输出端Q连接，每一个D触发器的反向数据输出端QB与D触发器的数据输入端D连接，例如图25所示。这样，可以对采样模块输出的随机数进行2分频或者多分频，以适用于各种系统与应用场景。
基于同一发明构思，本申请实施例还提供了一种芯片，包括前述的真随机数发生器。
本申请实施例中提供的芯片可以是仅封装有随机数序列发生器的随机数发生芯片，或者，也可以是CPU(Central Processing Unit，中央处理器)芯片、GPU(GraphicsProcessing Unit，图形处理器)芯片、NPU(Neural-network Processing Unit，嵌入式神经网络处理器)芯片等，但不作为限制。
基于同一发明构思，本申请还提供一种电子器件，该电子器件包括上述的芯片。
其中，该电子器件可以是CPU板卡、显卡、专用集成电路、控制器等可以结合到大型电子设备内的小型电子器件。此外，该电子器件也可以是诸如手机、电脑、服务器等可以直接提供服务的电子设备。
可以理解，当电子器件为诸如手机、电脑、服务器等可以直接提供服务的电子设备时，电子器件内除了可以具有前述芯片外，还可以具有诸如存储器、通信总线等器件，以配合芯片完成复杂的工作，或提供复杂的服务。其中，存储器可以是RAM(Random AccessMemory，随机存取存储器)、ROM(Read-Only Memory，只读存储器)、闪存、硬盘等，但不作为限制。通信总线可以是USB(Universal Serial Bus，通用串行总线)、CAN(Controller AreaNetwork，控制器局域网络)总线等，但不作为限制。
以上所描述的实施例仅仅是示意性的，所显示或讨论的相互之间的连接可以是通过一些接口，或单元进行直接或间接的电性连接。
再者，在本申请各个实施例中的各特征可以在不冲突的情况下进行组合，得到新的实施例。
在本文中，诸如第一、第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
在本文中，多个是指两个或两个以上。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (23)
1.一种真随机数发生器，其特征在于，包括：
第一目标振荡器；
第一噪声源电路，包括工作于饱和区的第一偏置电路、工作于亚阈值区的第一偏置电路、工作于线性区的第一偏置电路中的至少之一；所述第一噪声源电路的信号输出端与第一目标振荡器的输入端连接，以向所述第一目标振荡器输出第一噪声信号；所述第一噪声信号根据各所述第一偏置电路产生的偏置信号得到。
2.如权利要求1所述的真随机数发生器，其特征在于，包括第一振荡器和第二振荡器，且所述第二振荡器的振荡频率与所述第一振荡器的振荡频率不同；所述第一目标振荡器为所述第一振荡器和所述第二振荡器中的一者；
所述的真随机数发生器还包括采样模块，所述采样模块的数据输入端与所述第一振荡器的输出信号端连接，所述采样模块的时钟端与所述第二振荡器的输出信号端连接，所述采样模块用于根据所述第二振荡器的输出信号对所述第一振荡器的输出信号进行采样并输出。
3.如权利要求2所述的真随机数发生器，其特征在于，所述第一噪声源电路还包括：
至少一个第一乘法器，所述第一噪声源电路中的第一乘法器的数量与所述第一噪声源电路中第一偏置电路的数量一致，且每一个所述第一乘法器的输入端与对应的一个所述第一偏置电路的输出端连接；
第一系数输出电路，与所述第一乘法器的输入端连接，用于向所述第一乘法器提供加权系数；
所述第一乘法器的输出端被配置为与所述第一目标振荡器的输入端连接。
4.如权利要求3所述的真随机数发生器，其特征在于，所述第一噪声源电路中包括至少两个所述第一偏置电路和至少两个所述第一乘法器；
所述第一噪声源电路还包括第一加法器；
所述第一加法器的输入端分别与各所述第一乘法器的输出端连接；
所述第一加法器的输出端被配置为与所述第一目标振荡器的输入端连接。
5.如权利要求3所述的真随机数发生器，其特征在于，所述第一系数输出电路包括：第一随机数发生器，所述第一随机数发生器的输出端与所述第一乘法器的输入端连接；其中，所述第一随机数发生器输出的值为所述加权系数。
6.如权利要求5所述的真随机数发生器，其特征在于，所述第一随机数发生器为移位寄存器；所述移位寄存器内记录有随机数序列；
所述第一系数输出电路还包括：第一取值电路，与所述移位寄存器的输出端连接，并与所述第一乘法器的输入端连接，用于从所述移位寄存器中取值并输出给所述第一乘法器。
7.如权利要求1所述的真随机数发生器，其特征在于，所述第一噪声源电路中包括至少两个所述第一偏置电路；
所述第一噪声源电路还包括第一加法器；
所述第一加法器的输入端分别与各所述第一偏置电路的输出端连接；
所述第一加法器的输出端被配置为与所述第一目标振荡器的输入端连接。
8.如权利要求1所述的真随机数发生器，其特征在于，所述第一噪声源电路包括第一驱动电路；
所述第一驱动电路的输入端与所述第一偏置电路的输出端连接，且所述第一驱动电路的输出端为所述第一噪声源电路的信号输出端。
9.如权利要求3、5、6任一项所述的真随机数发生器，其特征在于，所述第一噪声源电路包括第一驱动电路；
所述第一驱动电路的输入端与所述第一乘法器的输出端连接，且所述第一驱动电路的输出端为所述第一噪声源电路的信号输出端。
10.如权利要求4或7所述的真随机数发生器，其特征在于，所述第一噪声源电路包括第一驱动电路；
所述第一驱动电路的输入端与所述第一加法器的输出端连接，且所述第一驱动电路的输出端为所述第一噪声源电路的信号输出端。
11.如权利要求8-10任一项所述的真随机数发生器，其特征在于，
所述第一驱动电路为多个，且各所述第一驱动电路具有不同的信号放大能力；
所述第一噪声源电路还包括第一驱动选择电路，分别与各所述第一驱动电路连接，用于控制各所述第一驱动电路的导通。
12.如权利要求2-6、9-11任一项所述的真随机数发生器，其特征在于，所述真随机数发生器还包括：
第二噪声源电路，包括工作于饱和区的第二偏置电路、工作于阈值区的第二偏置电路、工作于线性区的第二偏置电路中的至少之一；所述第二噪声源电路的信号输出端与第二目标振荡器的输入端连接，以向所述第二目标振荡器输出第二噪声信号；
其中：所述第二目标振荡器为所述第一振荡器和所述第二振荡器中除所述第一目标振荡器外的另一者；所述第二噪声信号根据各所述第二偏置电路产生的偏置信号得到。
13.如权利要求12所述的真随机数发生器，其特征在于，所述第二噪声源电路还包括：
至少一个第二乘法器，所述第二噪声源电路中的第二乘法器的数量与所述第二噪声源电路中第二偏置电路的数量一致，且每一个所述第二乘法器的输入端与对应的一个所述第二偏置电路的输出端连接；
第二系数输出电路，与所述第二乘法器的输入端连接，用于向所述第二乘法器提供加权系数；
所述第二乘法器的输出端被配置为与所述第二目标振荡器的输入端连接。
14.如权利要求13所述的真随机数发生器，其特征在于，所述第二噪声源电路中包括至少两个所述第二偏置电路和至少两个所述第二乘法器；
所述第二噪声源电路还包括第二加法器；
所述第二加法器的输入端分别与各所述第二乘法器的输出端连接；
所述第二加法器的输出端被配置为与所述第二目标振荡器的输入端连接。
15.如权利要求13所述的真随机数发生器，其特征在于，所述第二系数输出电路包括：第二随机数发生器，所述第二随机数发生器的输出端与所述第二乘法器的输入端连接；其中，所述第二随机数发生器输出的值为所述加权系数。
16.如权利要求15所述的真随机数发生器，其特征在于，所述第二随机数发生器为移位寄存器；所述移位寄存器内记录有随机数序列；
所述第二系数输出电路还包括：第二取值电路，与所述第二系数输出电路中的所述移位寄存器的输出端连接，并与所述第二乘法器的输入端连接，用于从所述第二系数输出电路的所述移位寄存器中取值并输出给所述第二乘法器。
17.如权利要求12所述的真随机数发生器，其特征在于，所述第二噪声源电路中包括至少两个所述第二偏置电路；
所述第二噪声源电路还包括第二加法器；
所述第二加法器的输入端分别与各所述第二偏置电路的输出端连接；
所述第二加法器的输出端被配置为与所述第二目标振荡器的输入端连接。
18.如权利要求12所述的真随机数发生器，其特征在于，所述第二噪声源电路包括第二驱动电路；
所述第二驱动电路的输入端与所述第二偏置电路的输出端连接，且所述第二驱动电路的输出端为所述第二噪声源电路的信号输出端。
19.如权利要求13、15、16任一项所述的真随机数发生器，其特征在于，所述第二噪声源电路包括第二驱动电路；
所述第二驱动电路的输入端与所述第二乘法器的输出端连接，且所述第二驱动电路的输出端为所述第二噪声源电路的信号输出端。
20.如权利要求14或17所述的真随机数发生器，其特征在于，所述第二噪声源电路包括第二驱动电路；
所述第二驱动电路的输入端与所述第二加法器的输出端连接，且所述第二驱动电路的输出端为所述第二噪声源电路的信号输出端。
21.如权利要求18-20任一项所述的真随机数发生器，其特征在于，
所述第二驱动电路为多个，且各所述第二驱动电路具有不同的信号放大能力；
所述第二噪声源电路还包括第二驱动选择电路，分别与各所述第二驱动电路连接，用于控制各所述第二驱动电路的导通。
22.一种芯片，其特征在于，包括如权利要求1-21任一项所述的真随机数发生器。
23.一种电子器件，其特征在于，包括如权利要求22所述的芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311553719.3A CN117539429B (zh) | 2023-11-21 | 2023-11-21 | 真随机数发生器、芯片及电子器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311553719.3A CN117539429B (zh) | 2023-11-21 | 2023-11-21 | 真随机数发生器、芯片及电子器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117539429A true CN117539429A (zh) | 2024-02-09 |
| CN117539429B CN117539429B (zh) | 2024-07-12 |
Family
ID=89787783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311553719.3A Active CN117539429B (zh) | 2023-11-21 | 2023-11-21 | 真随机数发生器、芯片及电子器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117539429B (zh) |
Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188289B1 (en) * | 1998-08-17 | 2001-02-13 | Samsung Electronics Co., Ltd. | Wide range voltage controlled oscillator employing two current units |
| US20030037079A1 (en) * | 2001-08-15 | 2003-02-20 | Wilber Scott A. | True random number generator and entropy calculation device and method |
| JP2005044090A (ja) * | 2003-07-28 | 2005-02-17 | Renesas Technology Corp | 乱数発生装置 |
| US20060186957A1 (en) * | 2003-03-26 | 2006-08-24 | Sven Mattison | Noise generator |
| CN1949708A (zh) * | 2006-11-10 | 2007-04-18 | 华为技术有限公司 | 随机数发生装置、方法及对应的数据交互系统 |
| US20100005128A1 (en) * | 2006-08-03 | 2010-01-07 | Salih Ergun | Random numbers generation using continuous-time chaos |
| US20100146025A1 (en) * | 2007-05-22 | 2010-06-10 | Scientific & Technological Research Council Of Turkey (Tubitak) | Method and hardware for generating random numbers using dual oscillator architecture and continuous-time chaos |
| CN102662625A (zh) * | 2012-04-06 | 2012-09-12 | 国网电力科学研究院 | 一种真随机数发生器及其实现方法 |
| CN102693119A (zh) * | 2012-05-02 | 2012-09-26 | 深圳市芯海科技有限公司 | 一种真随机数产生电路及信息安全芯片 |
| CN104598198A (zh) * | 2013-10-30 | 2015-05-06 | 国民技术股份有限公司 | 一种真随机数发生器 |
| CN104702213A (zh) * | 2014-08-27 | 2015-06-10 | 北京中电华大电子设计有限责任公司 | 一种利用自偏置电路扰动输出频率的振荡器电路 |
| US20190103877A1 (en) * | 2017-10-02 | 2019-04-04 | Raytheon Company | Digital analog dither adjustment |
| CN109783061A (zh) * | 2019-01-16 | 2019-05-21 | 宁波大学 | 一种利用振荡器采样的真随机数发生器 |
| CN110764734A (zh) * | 2019-10-28 | 2020-02-07 | 太原理工大学 | 一种真随机数产生高斯白噪声的装置及方法 |
| US20200125332A1 (en) * | 2017-09-27 | 2020-04-23 | Ut-Battelle, Llc | Quantum random number generator |
| US20200233644A1 (en) * | 2019-01-23 | 2020-07-23 | International Business Machines Corporation | True random number generator |
| US20210141608A1 (en) * | 2016-02-24 | 2021-05-13 | Agency For Science, Technology And Research | True random number generator and system comprising the same |
| US20210365242A1 (en) * | 2017-08-08 | 2021-11-25 | Politechnika Warszawska | Random number generator |
| WO2021232255A1 (zh) * | 2020-05-19 | 2021-11-25 | 深圳市汇顶科技股份有限公司 | 真随机数发生器及电子设备 |
-
2023
- 2023-11-21 CN CN202311553719.3A patent/CN117539429B/zh active Active
Patent Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188289B1 (en) * | 1998-08-17 | 2001-02-13 | Samsung Electronics Co., Ltd. | Wide range voltage controlled oscillator employing two current units |
| US20030037079A1 (en) * | 2001-08-15 | 2003-02-20 | Wilber Scott A. | True random number generator and entropy calculation device and method |
| US20060186957A1 (en) * | 2003-03-26 | 2006-08-24 | Sven Mattison | Noise generator |
| JP2005044090A (ja) * | 2003-07-28 | 2005-02-17 | Renesas Technology Corp | 乱数発生装置 |
| US20100005128A1 (en) * | 2006-08-03 | 2010-01-07 | Salih Ergun | Random numbers generation using continuous-time chaos |
| CN1949708A (zh) * | 2006-11-10 | 2007-04-18 | 华为技术有限公司 | 随机数发生装置、方法及对应的数据交互系统 |
| US20100146025A1 (en) * | 2007-05-22 | 2010-06-10 | Scientific & Technological Research Council Of Turkey (Tubitak) | Method and hardware for generating random numbers using dual oscillator architecture and continuous-time chaos |
| CN102662625A (zh) * | 2012-04-06 | 2012-09-12 | 国网电力科学研究院 | 一种真随机数发生器及其实现方法 |
| CN102693119A (zh) * | 2012-05-02 | 2012-09-26 | 深圳市芯海科技有限公司 | 一种真随机数产生电路及信息安全芯片 |
| CN104598198A (zh) * | 2013-10-30 | 2015-05-06 | 国民技术股份有限公司 | 一种真随机数发生器 |
| CN104702213A (zh) * | 2014-08-27 | 2015-06-10 | 北京中电华大电子设计有限责任公司 | 一种利用自偏置电路扰动输出频率的振荡器电路 |
| US20210141608A1 (en) * | 2016-02-24 | 2021-05-13 | Agency For Science, Technology And Research | True random number generator and system comprising the same |
| US20210365242A1 (en) * | 2017-08-08 | 2021-11-25 | Politechnika Warszawska | Random number generator |
| US20200125332A1 (en) * | 2017-09-27 | 2020-04-23 | Ut-Battelle, Llc | Quantum random number generator |
| US20190103877A1 (en) * | 2017-10-02 | 2019-04-04 | Raytheon Company | Digital analog dither adjustment |
| CN109783061A (zh) * | 2019-01-16 | 2019-05-21 | 宁波大学 | 一种利用振荡器采样的真随机数发生器 |
| US20200233644A1 (en) * | 2019-01-23 | 2020-07-23 | International Business Machines Corporation | True random number generator |
| CN110764734A (zh) * | 2019-10-28 | 2020-02-07 | 太原理工大学 | 一种真随机数产生高斯白噪声的装置及方法 |
| WO2021232255A1 (zh) * | 2020-05-19 | 2021-11-25 | 深圳市汇顶科技股份有限公司 | 真随机数发生器及电子设备 |
Non-Patent Citations (4)
| Title |
|---|
| 吴燕雯, 戎蒙恬, 诸悦, 朱甫臣: "一种基于噪声的真随机数发生器的ASIC设计与实现", 微电子学, no. 02, 20 April 2005 (2005-04-20), pages 110 - 113 * |
| 邓焕;金荣华;陈俊;谢磊;曾晓洋;郭亚炜;: "基于振荡器的高性能真随机数发生器", 固体电子学研究与进展, no. 03, 25 August 2007 (2007-08-25), pages 111 - 116 * |
| 金杰;罗敏;宫月红;: "一种基于热噪声的真随机数发生器的设计与实现", 微电子学与计算机, no. 10, 5 October 2015 (2015-10-05), pages 13 - 17 * |
| 鲁迎春: "一种基于环形振荡器的轻量级高效率的真随机数发生器", 《电子测量与仪器学报》, vol. 35, no. 3, 15 March 2021 (2021-03-15), pages 115 - 122 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117539429B (zh) | 2024-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Azzaz et al. | A new auto-switched chaotic system and its FPGA implementation | |
| EP2260376B1 (en) | Digital random number generator based on digitally-controlled oscillators | |
| EP2796988B1 (en) | Random number generator | |
| Ditto et al. | Chaogates: Morphing logic gates that exploit dynamical patterns | |
| US8285767B2 (en) | Apparatus and method for generating a random number | |
| Callegari et al. | First direct implementation of a true random source on programmable hardware | |
| Sayed et al. | Two-dimensional rotation of chaotic attractors: Demonstrative examples and FPGA realization | |
| US9830130B2 (en) | Random number generator | |
| Yang et al. | A high speed pseudo-random bit generator driven by 2D-discrete hyperchaos | |
| Fujieda | On the feasibility of TERO-based true random number generator on Xilinx FPGAs | |
| Kaedi et al. | Low‐complexity and differential power analysis (DPA)‐resistant two‐folded power‐aware Rivest–Shamir–Adleman (RSA) security schema implementation for IoT‐connected devices | |
| CN115133910A (zh) | 动态d触发器、数据运算单元、芯片、算力板及计算设备 | |
| CN117539429B (zh) | 真随机数发生器、芯片及电子器件 | |
| De Micco et al. | FPGA implementation of a chaotic oscillator using RK4 method | |
| Zacharias et al. | Chaotic ring oscillator based true random number generator implementations in fpga | |
| Beirami et al. | Fundamental performance limits of chaotic-map random number generators | |
| Gomez et al. | Low‐cost TRNG IPs | |
| TW200400463A (en) | Random number generator | |
| CN111782179A (zh) | 一种真随机数发生器 | |
| Shisha et al. | Efficient Hardware Implementation for IoT Security System | |
| Della Sala et al. | On Enhancing the Throughput of the Latched Ring Oscillator TRNG on FPGA | |
| Cutitaru | IDPAL–a partially-adiabatic energy-efficient logic family: Theory and applications to secure computing | |
| CN113472325B (zh) | 一种时钟多路复用器及电子设备 | |
| Tran et al. | Dynamic Gold Code-Based Chaotic Clock for Cryptographic Designs to Counter Power Analysis Attacks | |
| Sujitha et al. | Analysis of an Efficient Linear Congruential Generator Architecture for Digital Applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |