CN117539394A - 基于逻辑卷的闪存阵列去重存储方法、装置、设备和介质 - Google Patents
基于逻辑卷的闪存阵列去重存储方法、装置、设备和介质 Download PDFInfo
- Publication number
- CN117539394A CN117539394A CN202311522901.2A CN202311522901A CN117539394A CN 117539394 A CN117539394 A CN 117539394A CN 202311522901 A CN202311522901 A CN 202311522901A CN 117539394 A CN117539394 A CN 117539394A
- Authority
- CN
- China
- Prior art keywords
- array
- flash memory
- address information
- address
- memory array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 232
- 238000000034 method Methods 0.000 title claims abstract description 58
- 238000003491 array Methods 0.000 claims description 60
- 238000004590 computer program Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 238000013507 mapping Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 206010040844 Skin exfoliation Diseases 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000035618 desquamation Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005299 abrasion Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
- G06F3/0641—De-duplication techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0608—Saving storage space on storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0662—Virtualisation aspects
- G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本发明实施例公开了一种基于逻辑卷的闪存阵列去重存储方法、装置、设备和介质。其中,该方法包括:确定与逻辑卷对应的闪存阵列的资源信息;其中,所述资源信息包括空闲阵列地址信息以及去重块大小;根据所述去重块大小对所述空闲阵列地址信息进行对齐,得到对齐空闲阵列地址信息;基于所述对齐空闲阵列地址信息在对应的闪存阵列上进行去重存储。本技术方案,在创建逻辑卷时引入对应闪存阵列的去重块信息,解决了数据块对齐问题,能够有效提升闪存阵列的去重率,减少物理空间占用。
Description
技术领域
本发明涉及数据存储技术领域,尤其涉及一种基于逻辑卷的闪存阵列去重存储方法、装置、设备和介质。
背景技术
随着固态驱动器和非易失性存储器的发展,以及固态硬盘的成本降低,闪存阵列在存储系统中占比越来越高。在线去重特性作为闪存阵列的重要特性,不仅节省了闪存阵列的物理空间,还避免了由于数据写入导致固态硬盘寿命磨损的问题。其中,在线去重特性是指在数据进入闪存阵列之前,从数据中删除冗余部分。
在实际应用中,经常会出现一个情况,当多份同样的数据写入同一个闪存阵列中时,若闪存阵列的去重块大小为4K,去重率会很高;若同一个闪存阵列的去重块大小为8K或16K时,去重率会下降的非常低。其根源是数据块的对齐问题,因为上层应用下发的数据的首地址未与原重复数据的首地址对齐,导致定长切分后的数据块并不是重复的数据块。
针对数据块对齐问题,目前一般是使用特定软件检查存储设备物理块对齐情况,并对上层应用(如文件系统等)进行重新配置,比如分区的对齐地址、文件系统逻辑块的大小。由于闪存阵列与文件系统之间经过了物理空间的虚拟化及块设备注册等,导致仅配置上层应用可能达不到目的。
发明内容
本发明提供了一种基于逻辑卷的闪存阵列去重存储方法、装置、设备和介质,在创建逻辑卷时引入对应闪存阵列的去重块信息,解决了数据块对齐问题,能够有效提升闪存阵列的去重率,减少物理空间占用。
根据本发明的一方面,提供了一种基于逻辑卷的闪存阵列去重存储方法,所述方法包括:
确定与逻辑卷对应的闪存阵列的资源信息;其中,所述资源信息包括空闲阵列地址信息以及去重块大小;
根据所述去重块大小对所述空闲阵列地址信息进行对齐,得到对齐空闲阵列地址信息;
基于所述对齐空闲阵列地址信息在对应的闪存阵列上进行去重存储。
根据本发明的另一方面,提供了一种基于逻辑卷的闪存阵列去重存储装置,包括:
闪存阵列资源确定模块,用于确定与逻辑卷对应的闪存阵列的资源信息;其中,所述资源信息包括空闲阵列地址信息以及去重块大小;
空闲阵列地址对齐模块,用于根据所述去重块大小对所述空闲阵列地址信息进行对齐,得到对齐空闲阵列地址信息;
闪存阵列去重存储模块,用于基于所述对齐空闲阵列地址信息在对应的闪存阵列上进行去重存储。
根据本发明的另一方面,提供了一种电子设备,所述电子设备包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的计算机程序,所述计算机程序被所述至少一个处理器执行,以使所述至少一个处理器能够执行本发明任一实施例所述的基于逻辑卷的闪存阵列去重存储方法。
根据本发明的另一方面,提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机指令,所述计算机指令用于使处理器执行时实现本发明任一实施例所述的基于逻辑卷的闪存阵列去重存储方法。
本发明实施例的技术方案,确定与逻辑卷对应的闪存阵列的资源信息;其中,资源信息包括空闲阵列地址信息以及去重块大小;根据去重块大小对空闲阵列地址信息进行对齐,得到对齐空闲阵列地址信息;基于对齐空闲阵列地址信息在对应的闪存阵列上进行去重存储。本技术方案,通过在创建逻辑卷时引入对应闪存阵列的去重块信息,解决了去重块对齐问题,避免了多个逻辑卷之间数据拷贝,可能因为没有对齐导致的数据不能识别为重复,使得去重率下降的问题,从而有效提升闪存阵列的去重率,减少物理空间占用。
应当理解,本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征,也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据本发明实施例一提供的一种基于逻辑卷的闪存阵列去重存储方法的流程图;
图2A是根据本发明实施例一提供的一种逻辑卷地址与闪存阵列地址之间的映射关系示意图;
图2B是根据本发明实施例一提供的另一种逻辑卷地址与闪存阵列地址之间的映射关系示意图;
图3是根据本发明实施例一提供的一种确定对齐后的起始地址和结束地址的示意图;
图4是根据本发明实施例二提供的一种基于逻辑卷的闪存阵列去重存储方法的流程图;
图5是根据本发明实施例三提供的一种基于逻辑卷的闪存阵列去重存储装置的结构示意图;
图6是实现本发明实施例的一种基于逻辑卷的闪存阵列去重存储方法的电子设备的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”“目标”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
图1为本发明实施例一提供的一种基于逻辑卷的闪存阵列去重存储方法的流程图,本实施例可适用于对逻辑卷对应的闪存阵列进行去重存储的情况,该方法可以由基于逻辑卷的闪存阵列去重存储装置来执行,该基于逻辑卷的闪存阵列去重存储装置可以采用硬件和/或软件的形式实现,该基于逻辑卷的闪存阵列去重存储装置可配置于具有数据处理能力的电子设备中。如图1所示,该方法包括:
S110,确定与逻辑卷对应的闪存阵列的资源信息;其中,资源信息包括空闲阵列地址信息以及去重块大小。
其中,空闲阵列地址信息可以包括闪存阵列中空闲资源的起始地址和结束地址。闪存阵列的去重块大小通常由上层业务决定,如果重复的数据块比较大,去重块就设置大些,显然去重块设置的越小去重率就会越大。但是去重块大小跟系统所占内存密切相关,去重块越小,为保存闪存阵列的元数据所需要的内存就越大。
需要说明的是,逻辑卷可以存在于一个闪存阵列上,也可以存在于多个闪存阵列上,即逻辑卷可以对应一个或者多个闪存阵列,且每个闪存阵列上所用的空间不一定是连续的。因此,在创建逻辑卷时,通常需要指定逻辑卷的总大小、逻辑卷存在于哪些闪存阵列上以及每个闪存阵列上的段空间。在逻辑卷创建成功后,需要建立逻辑卷地址与闪存阵列地址之间的映射关系,如图2A和图2B所示。其中,图2A展示了逻辑卷存在于一个闪存阵列上的情况,图2B展示了逻辑卷存在于两个闪存阵列上的情况。在图2A和2B中,LV表示逻辑卷,LUN表示闪存阵列,LUN1和LUN2分别表示两个不同的闪存阵列。
S120,根据去重块大小对空闲阵列地址信息进行对齐,得到对齐空闲阵列地址信息。
本实施例中,在确定与逻辑卷对应的闪存阵列的资源信息之后,可以根据资源信息中的去重块大小对空闲阵列地址信息进行对齐,得到对齐空闲阵列地址信息。其中,对齐空闲阵列地址信息可以是指根据去重块大小对空闲阵列地址信息进行对齐后得到的阵列地址信息。具体的,对齐空闲阵列地址信息可以包括对齐后的起始地址和结束地址。
在本实施例中,可选的,与逻辑卷对应的闪存阵列的数量为1;相应的,根据去重块大小对空闲阵列地址信息进行对齐,得到对齐空闲阵列地址信息,包括:根据去重块大小对闪存阵列的全部地址进行块划分;根据块划分结果与空闲阵列地址信息确定对齐后的起始地址和结束地址,得到对齐空闲阵列地址信息。
本实施例中,如果与逻辑卷对应的闪存阵列的数量为1,则可以根据去重块大小对闪存阵列的全部地址进行块划分,得到多个具有去重快大小的闪存阵列块。示例性的,假设去重块大小为M,则经过块划分之后得到的闪存阵列块大小也为M。在根据去重块大小对闪存阵列的全部地址进行块划分之后,即可根据块划分结果与空闲阵列地址信息确定对齐后的起始地址和结束地址,得到对齐空闲阵列地址信息。需要说明的是,如果逻辑卷对应的闪存地址空间不是连续的,如图2A所示,则需要针对图2A中的3个分离的闪存地址空间(分别对应逻辑卷的不同段)分别确定对齐后的起始地址和结束地址。假定需要对齐的闪存阵列块大小为M,若逻辑卷的段起始地址不是M的整数倍,则说明闪存阵列与逻辑卷的起始地址不对齐,否则是对齐的;同理,若逻辑卷的段总长度不是M的整数倍,则说明逻辑卷的段长度不对齐,否则是对齐的。
在本实施例中,可选的,根据块划分结果与空闲阵列地址信息确定对齐后的起始地址和结束地址,包括:确定空闲阵列地址信息中的起始地址是否位于块划分结果的任一块分界线地址上;若在,则确定空闲阵列地址信息中的起始地址为对齐后的起始地址,否则,确定与空闲阵列地址信息中的起始地址相邻的下一个块分界线地址为对齐后的起始地址;确定空闲阵列地址信息中的结束地址是否位于块划分结果的任一块分界线地址上;若在,则确定空闲阵列地址信息中的结束地址为对齐后的结束地址,否则,确定与空闲阵列地址信息中的结束地址相邻的上一个块分界线地址为对齐后的结束地址。
本实施例中,根据块划分结果与空闲阵列地址信息确定对齐后的起始地址时,需要确定空闲阵列地址信息中的起始地址是否位于块划分结果的任一块分界线地址上。若空闲阵列地址信息中的起始地址位于块划分结果的某一块分界线地址上,则表明闪存阵列与逻辑卷的起始地址是对齐的,此时可直接将空闲阵列地址信息中的起始地址确定为对齐后的起始地址;若空闲阵列地址信息中的起始地址没有位于块划分结果的任一块分界线地址上,则表明闪存阵列与逻辑卷的起始地址未对齐,此时需要将与空闲阵列地址信息中的起始地址相邻的下一个块分界线地址确定为对齐后的起始地址。
本实施例中,根据块划分结果与空闲阵列地址信息确定对齐后的结束地址时,需要确定空闲阵列地址信息中的结束地址是否位于块划分结果的任一块分界线地址上。若空闲阵列地址信息中的结束地址位于块划分结果的某一块分界线地址上,则表明闪存阵列与逻辑卷的结束地址是对齐的,此时可直接将空闲阵列地址信息中的结束地址确定为对齐后的结束地址;若空闲阵列地址信息中的结束地址没有位于块划分结果的任一块分界线地址上,则表明闪存阵列与逻辑卷的结束地址未对齐,此时需要将与空闲阵列地址信息中的结束地址相邻的上一个块分界线地址确定为对齐后的结束地址。
图3为本发明实施例一提供的一种确定对齐后的起始地址和结束地址的示意图。如图3所示,与逻辑卷对应的闪存阵列的数量为1,闪存阵列的去重块大小为M,左侧虚线对应的闪存阵列地址为空闲资源的起始地址,右侧虚线对应的闪存阵列地址为空闲资源的结束地址。具体的,首先根据去重块大小M对闪存阵列的全部地址进行块划分得到多个闪存阵列块,且每个闪存阵列块的大小均为M。由此可见,该闪存阵列中空闲资源的起始地址和结束地址均未位于块划分结果的任一块分界线地址上,此时需要将与空闲资源的起始地址相邻的下一个块分界线地址确定为对齐后的起始地址,并将与空闲资源的结束地址相邻的上一个块分界线地址确定为对齐后的结束地址。
本方案通过这样的设置,当与逻辑卷对应的闪存阵列的数量为1时,能够根据去重块大小对空闲阵列地址信息进行快速准确对齐,有效解决了1个闪存阵列的去重块对齐问题。
在本实施例中,可选的,与逻辑卷对应的闪存阵列的数量为至少两个;相应的,根据去重块大小对空闲阵列地址信息进行对齐,得到对齐空闲阵列地址信息,包括:确定至少两个闪存阵列的去重块大小的最小公倍数,作为目标去重块大小;根据目标去重块大小分别对至少两个闪存阵列的全部地址进行块划分;分别根据块划分结果与空闲阵列地址信息确定对齐后的起始地址和结束地址,得到对齐空闲阵列地址信息。
本实施例中,如果与逻辑卷对应的闪存阵列的数量为至少两个,每个闪存阵列的去重块大小可能存在差异,此时需要确定至少两个闪存阵列的去重块大小的最小公倍数作为目标去重块大小。示例性的,假设与逻辑卷对应的闪存阵列的数量为n(n>2),第1个到第n个闪存阵列的去重块大小分别为M1,M2,…Mn,则目标去重块大小可以表示为M1,M2,…Mn的最小公倍数。确定目标去重块大小之后,可以根据目标去重块大小分别对每个闪存阵列的全部地址进行块划分,得到多个具有目标去重块大小的闪存阵列块。然后分别根据块划分结果与空闲阵列地址信息确定对齐后的起始地址和结束地址,得到对齐空闲阵列地址信息。需要说明的是,如果逻辑卷对应的闪存地址空间不是连续的,如图2B所示,则需要对图2B中位于两个闪存阵列的3个分离的闪存地址空间(分别对应逻辑卷的不同段)分别确定对齐后的起始地址和结束地址。其中,对齐后的起始地址和结束地址的确定方式可以参照上述与逻辑卷对应的闪存阵列的数量为1的情况,此处不再赘述。
示例性的,假设某个逻辑卷基于3个闪存阵列创建300GB资源,其中,逻辑卷的段1位于LUN1上,LUN1的去重块大小为4KB,空闲资源的LBA(sector)为0x209715208,长度为104857604KB;逻辑卷的段2位于LUN2上,LUN2的去重块大小为8KB,空闲资源的LBA(sector)为0x209715210,长度为104857600KB;逻辑卷的段3位于LUN3上,LUN3的去重块大小为16KB,空闲资源的LBA(sector)为0x209715200,长度为209715200KB。此时,目标去重块大小为16KB,逻辑卷的段1对齐后的地址为0x209715220,长度为104857600KB;逻辑卷的段2对齐后的地址为0x209715220,长度为104857584KB;逻辑卷的段3地址已对齐,地址为0x209715200,长度为104857616KB。
本方案通过这样的设置,当与逻辑卷对应的闪存阵列的数量为多个时,能够根据各去重块大小的最小公倍数对空闲阵列地址信息进行快速准确对齐,有效解决了多个闪存阵列的去重块对齐问题。
S130,基于对齐空闲阵列地址信息在对应的闪存阵列上进行去重存储。
本实施例中,在确定对齐空闲阵列地址信息之后,可以基于对齐空闲阵列地址信息在对应的闪存阵列上进行去重存储。具体的,按照预设长度(根据实际需求设定)切分数据块,如果该数据块通过Hash校验得到的内容指纹值已经在闪存阵列中存在,则认为该数据块是重复的,不需要再在闪存阵列中写入该数据块,而是把该数据块的地址索引到闪存阵列中已存在的数据块,并增加该数据块的引用计数。
本发明实施例的技术方案,确定与逻辑卷对应的闪存阵列的资源信息;其中,资源信息包括空闲阵列地址信息以及去重块大小;根据去重块大小对空闲阵列地址信息进行对齐,得到对齐空闲阵列地址信息;基于对齐空闲阵列地址信息在对应的闪存阵列上进行去重存储。本技术方案,通过在创建逻辑卷时引入对应闪存阵列的去重块信息,解决了去重块对齐问题,避免了多个逻辑卷之间数据拷贝,可能因为没有对齐导致的数据不能识别为重复,使得去重率下降的问题,从而有效提升闪存阵列的去重率,减少物理空间占用。
在本实施例中,可选的,基于对齐空闲阵列地址信息在对应的闪存阵列上进行去重存储之前,还包括:若接收到与逻辑卷对应的上层使用设备的注册请求,则确定上层使用设备的操作最小单元参数为与逻辑卷对应的闪存阵列的去重块大小的最小公倍数。
其中,上层使用设备可以用于在操作系统中对逻辑卷对应的闪存阵列进行数据写入操作管理。示例性的,操作系统可以是Linux系统,对应的,上层使用设备可以是Linux系统中注册的块设备。操作最小单元参数可以是指用于描述硬件执行写操作的最小单元,如physical_block_size。
本实施例中,在基于对齐空闲阵列地址信息在对应的闪存阵列上进行去重存储之前,若接收到与逻辑卷对应的上层使用设备的注册请求,则可将与逻辑卷对应的闪存阵列的去重块大小的最小公倍数确定为上层使用设备的操作最小单元参数,这样操作系统可以按照操作最小单元参数对齐处理相关命令字,避免下层因不对齐导致的性能问题。
本方案通过这样的设置,将与逻辑卷对应的闪存阵列的去重块大小的最小公倍数确定为上层使用设备的操作最小单元参数,以便操作系统后续按照操作最小单元参数对齐处理相关命令字,从而避免下层因不对齐导致的性能问题。
实施例二
图4为本发明实施例二提供的一种基于逻辑卷的闪存阵列去重存储方法的流程图,本实施例以上述实施例为基础进行优化。
如图4所示,本实施例的方法具体包括如下步骤:
S210,确定与逻辑卷对应的闪存阵列的资源信息;其中,资源信息包括空闲阵列地址信息以及去重块大小。
S220,根据去重块大小对空闲阵列地址信息进行对齐,得到对齐空闲阵列地址信息。
S230,基于对齐空闲阵列地址信息在对应的闪存阵列上进行去重存储。
其中,S210-S230的具体实现方式可以参照S110-S130中的详细描述,此处不再赘述。
S240,接收到逻辑卷的扩容请求,确定候选扩容闪存阵列以及对应的候选去重块大小。
其中,候选扩容闪存阵列可以是指存在空闲资源的任意闪存阵列。候选去重块大小可以是指候选扩容闪存阵列对应的去重块大小。
本实施例中,当接收到逻辑卷的扩容请求时,需要在与逻辑卷对应的闪存阵列之外的其他闪存阵列上进行扩容,因此可将存在空闲资源的其他闪存阵列作为候选扩容闪存阵列,并确定该候选扩容闪存阵列对应的候选去重块大小。
S250,从候选扩容闪存阵列中选择候选去重块大小和已有闪存阵列的去重块大小相同的候选扩容闪存阵列作为目标扩容闪存阵列,或,基于去重块大小最小公倍数约束条件从候选扩容闪存阵列中选择目标扩容闪存阵列。
其中,去重块大小最小公倍数约束条件为扩容后的闪存阵列的去重块大小的最小公倍数和扩容前的闪存阵列的去重块大小的最小公倍数相同。
本实施例中,从候选扩容闪存阵列中确定目标扩容闪存阵列时,可以优先选择候选去重块大小和逻辑卷对应的任意已有闪存阵列的去重块大小相同的候选扩容闪存阵列作为目标扩容闪存阵列。示例性的,假设已有闪存阵列的去重块大小分别为M1…Mn,若存在候选去重块大小与M1…Mn中的任意数值相等,则将该候选去重块大小对应的候选扩容闪存阵列作为目标扩容闪存阵列。若根据上述方式未确定目标扩容闪存阵列,则可选择满足去重块大小最小公倍数约束条件的候选扩容闪存阵列作为目标扩容闪存阵列。也就是说,新闪存阵列的去重块大小加入逻辑卷后,各个闪存阵列的去重块大小的最小公倍数保持不变。示例性的,假设已有闪存阵列的去重块大小分别为M1…Mn,某个候选扩容闪存阵列的候选去重块大小为M0,且M1…Mn的最小公倍数等于M1…Mn,M0的最小公倍数,此时可以将该候选扩容闪存阵列作为目标扩容闪存阵列。
S260,若根据去重块大小相同条件和去重块大小最小公倍数约束条件未确定目标扩容闪存阵列,则基于预设条件从候选扩容闪存阵列中选择目标扩容闪存阵列。
本实施例中,若根据去重块大小相同条件和去重块大小最小公倍数约束条件均未确定出目标扩容闪存阵列,则需要基于预设条件从候选扩容闪存阵列中选择目标扩容闪存阵列。其中,去重块大小相同条件为候选去重块大小和已有闪存阵列的去重块大小相同。预设条件可以是指预先设定的目标扩容闪存阵列确定方式,具体可根据实际需求设定。示例性的,预设条件可以是通过随机选择方式从候选扩容闪存阵列中确定目标扩容闪存阵列,也可以是选择空闲资源地址长度最长的候选扩容闪存阵列作为目标扩容闪存阵列。
S270,确定扩容后的闪存阵列的去重块大小的最小公倍数,为扩容最小公倍数。
示例性的,假设扩容前已有闪存阵列的去重块大小分别为M1…Mn,且目标扩容闪存阵列的去重块大小为M0,则扩容最小公倍数可以表示为M1…Mn,M0的最小公倍数。
S280,根据扩容最小公倍数对目标扩容闪存阵列的空闲阵列地址信息进行对齐。
本实施例中,在确定扩容最小公倍数之后,即可根据扩容最小公倍数对目标扩容闪存阵列的空闲阵列地址信息进行对齐,而逻辑卷对应的已有闪存阵列的对齐方式保持不变。其中,目标扩容闪存阵列的具体对齐方式可以参见已有闪存阵列的对齐方式,此处不再赘述。
本发明实施例的技术方案,基于对齐空闲阵列地址信息在对应的闪存阵列上进行去重存储之后,接收到逻辑卷的扩容请求,确定候选扩容闪存阵列以及对应的候选去重块大小;从候选扩容闪存阵列中选择候选去重块大小和已有闪存阵列的去重块大小相同的候选扩容闪存阵列作为目标扩容闪存阵列,或,基于去重块大小最小公倍数约束条件从候选扩容闪存阵列中选择目标扩容闪存阵列;其中,去重块大小最小公倍数约束条件为扩容后的闪存阵列的去重块大小的最小公倍数和扩容前的闪存阵列的去重块大小的最小公倍数相同;若根据去重块大小相同条件和去重块大小最小公倍数约束条件未确定目标扩容闪存阵列,则基于预设条件从候选扩容闪存阵列中选择目标扩容闪存阵列;确定扩容后的闪存阵列的去重块大小的最小公倍数,为扩容最小公倍数;根据扩容最小公倍数对目标扩容闪存阵列的空闲阵列地址信息进行对齐。本技术方案,通过在创建逻辑卷时引入对应闪存阵列的去重块信息,解决了去重块对齐问题,避免了多个逻辑卷之间数据拷贝,可能因为没有对齐导致的数据不能识别为重复,使得去重率下降的问题,从而有效提升闪存阵列的去重率,减少物理空间占用,还能够根据扩容最小公倍数对目标扩容闪存阵列的空闲阵列地址信息进行对齐,从而提升了扩容后闪存阵列的去重率。
实施例三
图5为本发明实施例三提供的一种基于逻辑卷的闪存阵列去重存储装置的结构示意图,该装置可执行本发明任意实施例所提供的基于逻辑卷的闪存阵列去重存储方法,具备执行方法相应的功能模块和有益效果。如图5所示,该装置包括:
闪存阵列资源确定模块310,用于确定与逻辑卷对应的闪存阵列的资源信息;其中,所述资源信息包括空闲阵列地址信息以及去重块大小;
空闲阵列地址对齐模块320,用于根据所述去重块大小对所述空闲阵列地址信息进行对齐,得到对齐空闲阵列地址信息;
闪存阵列去重存储模块330,用于基于所述对齐空闲阵列地址信息在对应的闪存阵列上进行去重存储。
可选的,与逻辑卷对应的闪存阵列的数量为1;
相应的,所述空闲阵列地址对齐模块320,包括:
第一块划分单元,用于根据所述去重块大小对所述闪存阵列的全部地址进行块划分;
第一空闲阵列地址对齐单元,用于根据块划分结果与所述空闲阵列地址信息确定对齐后的起始地址和结束地址,得到对齐空闲阵列地址信息。
可选的,与逻辑卷对应的闪存阵列的数量为至少两个;
相应的,所述空闲阵列地址对齐模块320,还包括:
目标去重块大小确定单元,用于确定至少两个闪存阵列的去重块大小的最小公倍数,作为目标去重块大小;
第二块划分单元,用于根据所述目标去重块大小分别对所述至少两个闪存阵列的全部地址进行块划分;
第二空闲阵列地址对齐单元,用于分别根据块划分结果与所述空闲阵列地址信息确定对齐后的起始地址和结束地址,得到对齐空闲阵列地址信息。
可选的,所述第一空闲阵列地址对齐单元以及所述第二空闲阵列地址对齐单元,具体用于:
确定所述空闲阵列地址信息中的起始地址是否位于块划分结果的任一块分界线地址上;
若在,则确定所述空闲阵列地址信息中的起始地址为对齐后的起始地址,否则,确定与所述空闲阵列地址信息中的起始地址相邻的下一个块分界线地址为对齐后的起始地址;
确定所述空闲阵列地址信息中的结束地址是否位于块划分结果的任一块分界线地址上;
若在,则确定所述空闲阵列地址信息中的结束地址为对齐后的结束地址,否则,确定与所述空闲阵列地址信息中的结束地址相邻的上一个块分界线地址为对齐后的结束地址。
可选的,所述装置还包括:
候选扩容闪存阵列信息确定模块,用于基于所述对齐空闲阵列地址信息在对应的闪存阵列上进行去重存储之后,接收到所述逻辑卷的扩容请求,确定候选扩容闪存阵列以及对应的候选去重块大小;
第一目标扩容闪存阵列确定模块,用于从所述候选扩容闪存阵列中选择候选去重块大小和已有闪存阵列的去重块大小相同的候选扩容闪存阵列作为目标扩容闪存阵列,或,基于去重块大小最小公倍数约束条件从所述候选扩容闪存阵列中选择目标扩容闪存阵列;其中,所述去重块大小最小公倍数约束条件为扩容后的闪存阵列的去重块大小的最小公倍数和扩容前的闪存阵列的去重块大小的最小公倍数相同。
可选的,所述装置还包括:
第二目标扩容闪存阵列确定模块,用于从所述候选扩容闪存阵列中选择候选去重块大小和已有闪存阵列的去重块大小相同的候选扩容闪存阵列作为目标扩容闪存阵列,或,基于去重块大小最小公倍数约束条件从所述候选扩容闪存阵列中选择目标扩容闪存阵列之后,若根据去重块大小相同条件和去重块大小最小公倍数约束条件未确定目标扩容闪存阵列,则基于预设条件从所述候选扩容闪存阵列中选择目标扩容闪存阵列;
扩容最小公倍数确定模块,用于确定扩容后的闪存阵列的去重块大小的最小公倍数,为扩容最小公倍数;
目标扩容闪存阵列地址对齐模块,用于根据所述扩容最小公倍数对所述目标扩容闪存阵列的空闲阵列地址信息进行对齐。
可选的,所述装置还包括:
注册请求响应模块,用于基于所述对齐空闲阵列地址信息在对应的闪存阵列上进行去重存储之前,若接收到与所述逻辑卷对应的上层使用设备的注册请求,则确定所述上层使用设备的操作最小单元参数为与逻辑卷对应的闪存阵列的去重块大小的最小公倍数。
本发明实施例所提供的一种基于逻辑卷的闪存阵列去重存储装置可执行本发明任意实施例所提供的一种基于逻辑卷的闪存阵列去重存储方法,具备执行方法相应的功能模块和有益效果。
实施例四
图6示出了可以用来实施本发明的实施例的电子设备10的结构示意图。电子设备旨在表示各种形式的数字计算机,诸如,膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置,诸如,个人数字处理、蜂窝电话、智能电话、可穿戴设备(如头盔、眼镜、手表等)和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例,并且不意在限制本文中描述的和/或者要求的本发明的实现。
如图6所示,电子设备10包括至少一个处理器11,以及与至少一个处理器11通信连接的存储器,如只读存储器(ROM)12、随机访问存储器(RAM)13等,其中,存储器存储有可被至少一个处理器执行的计算机程序,处理器11可以根据存储在只读存储器(ROM)12中的计算机程序或者从存储单元18加载到随机访问存储器(RAM)13中的计算机程序,来执行各种适当的动作和处理。在RAM 13中,还可存储电子设备10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出(I/O)接口15也连接至总线14。
电子设备10中的多个部件连接至I/O接口15,包括:输入单元16,例如键盘、鼠标等;输出单元17,例如各种类型的显示器、扬声器等;存储单元18,例如磁盘、光盘等;以及通信单元19,例如网卡、调制解调器、无线通信收发机等。通信单元19允许电子设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理,例如基于逻辑卷的闪存阵列去重存储方法。
在一些实施例中,基于逻辑卷的闪存阵列去重存储方法可被实现为计算机程序,其被有形地包含于计算机可读存储介质,例如存储单元18。在一些实施例中,计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到电子设备10上。当计算机程序加载到RAM 13并由处理器11执行时,可以执行上文描述的基于逻辑卷的闪存阵列去重存储方法的一个或多个步骤。备选地,在其他实施例中,处理器11可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行基于逻辑卷的闪存阵列去重存储方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括:实施在一个或者多个计算机程序中,该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释,该可编程处理器可以是专用或者通用可编程处理器,可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令,并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器,使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本发明的上下文中,计算机可读存储介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。备选地,计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互,可以在电子设备上实施此处描述的系统和技术,该电子设备具有:用于向用户显示信息的显示装置(例如,CRT(阴极射线管)或者LCD(液晶显示器)监视器);以及键盘和指向装置(例如,鼠标或者轨迹球),用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互;例如,提供给用户的反馈可以是任何形式的传感反馈(例如,视觉反馈、听觉反馈、或者触觉反馈);并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如,作为数据服务器)、或者包括中间件部件的计算系统(例如,应用服务器)、或者包括前端部件的计算系统(例如,具有图形用户界面或者网络浏览器的用户计算机,用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如,通信网络)来将系统的部件相互连接。通信网络的示例包括:局域网(LAN)、广域网(WAN)、区块链网络和互联网。
计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器,又称为云计算服务器或云主机,是云计算服务体系中的一项主机产品,以解决了传统物理主机与VPS服务中,存在的管理难度大,业务扩展性弱的缺陷。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本发明的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本发明保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等,均应包含在本发明保护范围之内。
Claims (10)
1.一种基于逻辑卷的闪存阵列去重存储方法,其特征在于,所述方法包括:
确定与逻辑卷对应的闪存阵列的资源信息;其中,所述资源信息包括空闲阵列地址信息以及去重块大小;
根据所述去重块大小对所述空闲阵列地址信息进行对齐,得到对齐空闲阵列地址信息;
基于所述对齐空闲阵列地址信息在对应的闪存阵列上进行去重存储。
2.根据权利要求1所述的方法,其特征在于,与逻辑卷对应的闪存阵列的数量为1;
相应的,根据所述去重块大小对所述空闲阵列地址信息进行对齐,得到对齐空闲阵列地址信息,包括:
根据所述去重块大小对所述闪存阵列的全部地址进行块划分;
根据块划分结果与所述空闲阵列地址信息确定对齐后的起始地址和结束地址,得到对齐空闲阵列地址信息。
3.根据权利要求1所述的方法,其特征在于,与逻辑卷对应的闪存阵列的数量为至少两个;
相应的,根据所述去重块大小对所述空闲阵列地址信息进行对齐,得到对齐空闲阵列地址信息,包括:
确定至少两个闪存阵列的去重块大小的最小公倍数,作为目标去重块大小;
根据所述目标去重块大小分别对所述至少两个闪存阵列的全部地址进行块划分;
分别根据块划分结果与所述空闲阵列地址信息确定对齐后的起始地址和结束地址,得到对齐空闲阵列地址信息。
4.根据权利要求2或3所述的方法,其特征在于,根据块划分结果与所述空闲阵列地址信息确定对齐后的起始地址和结束地址,包括:
确定所述空闲阵列地址信息中的起始地址是否位于块划分结果的任一块分界线地址上;
若在,则确定所述空闲阵列地址信息中的起始地址为对齐后的起始地址,否则,确定与所述空闲阵列地址信息中的起始地址相邻的下一个块分界线地址为对齐后的起始地址;
确定所述空闲阵列地址信息中的结束地址是否位于块划分结果的任一块分界线地址上;
若在,则确定所述空闲阵列地址信息中的结束地址为对齐后的结束地址,否则,确定与所述空闲阵列地址信息中的结束地址相邻的上一个块分界线地址为对齐后的结束地址。
5.根据权利要求1所述的方法,其特征在于,基于所述对齐空闲阵列地址信息在对应的闪存阵列上进行去重存储之后,所述方法还包括:
接收到所述逻辑卷的扩容请求,确定候选扩容闪存阵列以及对应的候选去重块大小;
从所述候选扩容闪存阵列中选择候选去重块大小和已有闪存阵列的去重块大小相同的候选扩容闪存阵列作为目标扩容闪存阵列,或,基于去重块大小最小公倍数约束条件从所述候选扩容闪存阵列中选择目标扩容闪存阵列;其中,所述去重块大小最小公倍数约束条件为扩容后的闪存阵列的去重块大小的最小公倍数和扩容前的闪存阵列的去重块大小的最小公倍数相同。
6.根据权利要求5所述的方法,其特征在于,从所述候选扩容闪存阵列中选择候选去重块大小和已有闪存阵列的去重块大小相同的候选扩容闪存阵列作为目标扩容闪存阵列,或,基于去重块大小最小公倍数约束条件从所述候选扩容闪存阵列中选择目标扩容闪存阵列之后,所述方法还包括:
若根据去重块大小相同条件和去重块大小最小公倍数约束条件未确定目标扩容闪存阵列,则基于预设条件从所述候选扩容闪存阵列中选择目标扩容闪存阵列;
确定扩容后的闪存阵列的去重块大小的最小公倍数,为扩容最小公倍数;
根据所述扩容最小公倍数对所述目标扩容闪存阵列的空闲阵列地址信息进行对齐。
7.根据权利要求1所述的方法,其特征在于,基于所述对齐空闲阵列地址信息在对应的闪存阵列上进行去重存储之前,所述方法还包括:
若接收到与所述逻辑卷对应的上层使用设备的注册请求,则确定所述上层使用设备的操作最小单元参数为与逻辑卷对应的闪存阵列的去重块大小的最小公倍数。
8.一种基于逻辑卷的闪存阵列去重存储装置,其特征在于,所述装置包括:
闪存阵列资源确定模块,用于确定与逻辑卷对应的闪存阵列的资源信息;其中,所述资源信息包括空闲阵列地址信息以及去重块大小;
空闲阵列地址对齐模块,用于根据所述去重块大小对所述空闲阵列地址信息进行对齐,得到对齐空闲阵列地址信息;
闪存阵列去重存储模块,用于基于所述对齐空闲阵列地址信息在对应的闪存阵列上进行去重存储。
9.一种电子设备,其特征在于,所述电子设备包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的计算机程序,所述计算机程序被所述至少一个处理器执行,以使所述至少一个处理器能够执行权利要求1-7中任一项所述的基于逻辑卷的闪存阵列去重存储方法。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机指令,所述计算机指令用于使处理器执行时实现权利要求1-7中任一项所述的基于逻辑卷的闪存阵列去重存储方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311522901.2A CN117539394A (zh) | 2023-11-15 | 2023-11-15 | 基于逻辑卷的闪存阵列去重存储方法、装置、设备和介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311522901.2A CN117539394A (zh) | 2023-11-15 | 2023-11-15 | 基于逻辑卷的闪存阵列去重存储方法、装置、设备和介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117539394A true CN117539394A (zh) | 2024-02-09 |
Family
ID=89785551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311522901.2A Pending CN117539394A (zh) | 2023-11-15 | 2023-11-15 | 基于逻辑卷的闪存阵列去重存储方法、装置、设备和介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117539394A (zh) |
-
2023
- 2023-11-15 CN CN202311522901.2A patent/CN117539394A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11281377B2 (en) | Method and apparatus for managing storage system | |
US9026766B2 (en) | Memory management method, memory management apparatus and NUMA system | |
CN108733306B (zh) | 一种文件合并方法及装置 | |
CN112540731B (zh) | 数据的追加写方法、装置、设备、介质和程序产品 | |
EP3865992A2 (en) | Distributed block storage system, method, apparatus and medium | |
US10628311B2 (en) | Reducing defragmentation in a multi-grained writeback cache | |
CN114667506A (zh) | 多物理功能非易失性存储器设备的管理 | |
CN113625973B (zh) | 数据写入方法、装置、电子设备及计算机可读存储介质 | |
CN113806300B (zh) | 数据存储方法、系统、装置、设备及存储介质 | |
JP2023036774A (ja) | 共有メモリのアクセス制御方法、共有メモリのアクセス制御装置、電子機器および自動運転車両 | |
CN111324303A (zh) | Ssd垃圾回收方法、装置、计算机设备及存储介质 | |
US10409776B1 (en) | Space-efficient persistent block reservation | |
CN114035750A (zh) | 文件处理方法、装置、设备、介质及产品 | |
CN113220650B (zh) | 数据存储方法、装置、设备、存储介质及程序 | |
US11314435B2 (en) | Converting small extent storage pools into large extent storage pools in place | |
US10762048B2 (en) | Dynamically increasing available storage space in a storage volume | |
CN117082046A (zh) | 数据上传方法、装置、设备及存储介质 | |
US11379130B2 (en) | Predicting and preparing volume configurations | |
CN111782153A (zh) | 一种基于读取数据的方法、系统、设备以及介质 | |
CN104899158A (zh) | 访存优化方法和装置 | |
CN113986134B (zh) | 存储数据的方法、读取数据的方法和装置 | |
US10846023B2 (en) | Storage device and storage area management method for reducing garbage collection processing | |
CN117539394A (zh) | 基于逻辑卷的闪存阵列去重存储方法、装置、设备和介质 | |
CN112000289B (zh) | 全闪存储服务器系统数据管理方法及相关组件 | |
CN108959517B (zh) | 文件管理方法、装置及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |