CN117476728A - 显示面板及其制备方法 - Google Patents
显示面板及其制备方法 Download PDFInfo
- Publication number
- CN117476728A CN117476728A CN202310301692.2A CN202310301692A CN117476728A CN 117476728 A CN117476728 A CN 117476728A CN 202310301692 A CN202310301692 A CN 202310301692A CN 117476728 A CN117476728 A CN 117476728A
- Authority
- CN
- China
- Prior art keywords
- layer
- epitaxial
- tft
- epitaxial layer
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 238000002161 passivation Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 19
- 235000012431 wafers Nutrition 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 18
- 239000003086 colorant Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 238000012546 transfer Methods 0.000 abstract description 18
- 230000010354 integration Effects 0.000 abstract description 9
- 238000003466 welding Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- PFNQVRZLDWYSCW-UHFFFAOYSA-N (fluoren-9-ylideneamino) n-naphthalen-1-ylcarbamate Chemical compound C12=CC=CC=C2C2=CC=CC=C2C1=NOC(=O)NC1=CC=CC2=CC=CC=C12 PFNQVRZLDWYSCW-UHFFFAOYSA-N 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- -1 gaP) Chemical compound 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请提供一种显示面板及其制备方法,所述显示面板包括LED层,所述LED层包括层叠设置的第一外延层、第二外延层和第三外延层,且所述第一外延层、所述第二外延层和所述第三外延层形成堆叠外延层;TFT器件层,位于所述LED层的上方。通过将所述堆叠外延层形成的所述LED层与所述TFT器件层三维纵向集成,一方面所述堆叠器件可以实现全彩显示,另一方面,LED与TFT器件纵向集成相比横向集成,在规避巨量转移与焊接难题的同时,可以大大减小了每个Micro LED显示单元的占据面积,使其在相同的面板面积下可集成更多的Micro LED显示单元,从而大大提高显示面板的分辨率。
Description
技术领域
本申请涉及显示技术领域,尤其涉及一种显示面板及其制备方法。
背景技术
Micro LED阵列可以达到超高密度像素级别并具备自发光特性,相比OLED和LCD具有更高的发光效率、更长的寿命、更高的亮度和更快的响应速度,同时具备轻薄、省电等优势,在小尺寸穿戴、VR/AR、手机、平板和TV等各显示领域都具有极高的应用潜力,是下一代主流显示技术的重要选择。
Micro LED转移技术与bonding技术是Micro LED实现量产的一道重要门槛。其中,巨量转移技术是Micro LED量产化的关键一步。对于R/G/B全彩显示而言,由于每一种工艺只能生产一种颜色的芯片,故需将R/G/B芯片分别进行转移,并进行芯片的精准定位,这极大的增加了转移的工艺难度。目前,现有的转移技术与bonding技术无法兼容良率与转移效率,因此如何实现R/G/B三种芯片的高效、高良率转移与焊接来达到商业化,仍是现有技术需要攻克的技术难题。
综上所述,现有Micro LED显示面板存在巨量转移与bonding技术无法兼容良率与转移效率的问题。故,有必要提供一种显示面板来改善这一难题。
发明内容
本申请实施例提供一种显示面板及其制备方法,可以解决现有Micro LED显示面板的巨量转移与bonding的问题。
本申请实施例提供一种显示面板,包括
衬底;
LED层,位于所述衬底的上方,所述LED层包括层叠设置的第一外延层、第二外延层和第三外延层,且所述第一外延层、所述第二外延层和所述第三外延层形成堆叠外延层;
TFT器件层,位于所述LED层的上方,并与所述LED层形成三维纵向集成结构;
金属走线层,所述金属走线层位于所述TFT器件层的上方,并为所述显示面板提供驱动信号。
根据本申请一实施例,所述第一外延层与所述第二外延层之间依次设置有第一键合层、第一滤光层和第一透明导电层;所述第二外延层与所述第三外延层之间依次设置有第二键合层、第二滤光层和第二透明金属层。
根据本申请一实施例,所述第三外延层的上方设置有反射层。
根据本申请一实施例,所述显示面板还包括
表面钝化层,所述表面钝化层覆盖所述TFT器件层以及所述LED层的侧壁;
内联走线,位于所述表面钝化层的上方;
其中,所述表面钝化层上设置有过孔,所述内联走线通过所述过孔将所述TFT器件层和所述LED层相连接。
根据本申请一实施例,所述显示面板包括呈阵列分布的Micro LED显示单元,每个所述Micro LED显示单元包括第一像素、第二像素和第三像素;
所述TFT器件层包括第一TFT、第二TFT和第三TFT,其中,所述第一TFT、所述第二TFT和所述第三TFT分别与所述第一像素、所述第二像素和所述第三像素相对应。
根据本申请一实施例,所述显示面板还包括
平坦层,位于所述TFT器件层的上方,并覆盖所述TFT器件层和所述LED层上方的表面钝化层和内联走线;
金属走线层,位于所述平坦层的上方;
其中,所述金属走线层至少包括间隔分布的第一数据线、第二数据线和第三数据线,所述第一数据线、所述第二数据线和所述第三数据线分别与所述第一TFT、所述第二TFT和所述第三TFT对位设置。
根据本申请一实施例,所述第一外延层、所述第二外延层和所述第三外延层可以发射各个波段中的可见光带中的色光,且所述第一外延层、所述第二外延层和所述第三外延层的发射光的颜色各不同。
一种显示面板的制备方法,所述制备方法包括如下步骤:
S101:外延层生长,三种发射光颜色不同的外延晶圆,至多使其分别单独生长为不同的外延层;
S102:外延层键合,将至少两个不同的所述外延层键合,并形成堆叠外延层;
S103:于所述堆叠外延层上形成TFT器件层;
S104:对所述堆叠外延层和所述TFT器件层加工,形成独立的LED单元与TFT单元,同时刻蚀出每个独立的所述LED单元的N区与P区,并形成共N或共P结构;
S105:于所述TFT器件层的上方沉积平坦层,于所述平坦层上开孔并形成金属走线层;
S106:于所述金属走线层上形成表面绝缘层,并将所述外延晶圆切割。
根据本申请一实施例,所述外延层的生长,包括如下生长方式:
三种发射光颜色不同的所述外延晶圆,使其分别单独生长形成第一外延层、第二外延层和第三外延层;或使其任意两个所述外延晶圆的组合一起生长形成所述第一外延层,另一个所述外延晶圆单独生长形成所述第二外延层;或使三个所述外延晶圆一起生长形成一个所述堆叠外延层。
根据本申请一实施例,制备独立的所述LED单元和所述TFT单元的方法,可以是自上而下工艺或自下而上工艺中的任意一种。
本申请实施例的有益效果:本申请实施例提供一种显示面板及其制备方法,所述显示面板包括LED层,所述LED层包括层叠设置的第一外延层、第二外延层和第三外延层,且所述第一外延层、所述第二外延层和所述第三外延层形成堆叠外延层;TFT器件层,位于所述LED层的上方。通过将所述堆叠外延层形成的所述LED层与所述TFT器件层三维纵向集成,一方面所述堆叠器件可以实现全彩显示,另一方面,LED与TFT器件纵向集成相比横向集成,在规避巨量转移与焊接难题的同时,可以大大减小了每个Micro LED显示单元的占据面积,使其在相同的面板面积下可集成更多的Micro LED显示单元,从而大大提高显示面板的分辨率。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图仅仅是申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1a为传统Micro LED显示装置图;
图1b为传统Micro LED显示装置图的局部示意图;
图1c为图1b中的I’-I’截面示意图;
图2a为本申请实施例提供的显示面板的平面示意图;
图2b为本申请实施例提供的显示面板的Micro LED显示单元的主视图;
图3为本申请实施例提供的Micro LED显示单元的I-I截面示意图;
图4为本申请实施例提供的Micro LED显示单元的II-II截面示意图;
图5为本申请实施例提供的所述显示面板的LED等效电路示意图;
图6a-图6f为制备本申请一实施例的显示面板过程中的结构示意图;
图7a-图7l、图7a’-图7l’为自上而下工艺制备独立的LED单元和TFT单元过程中的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示,用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本申请,而非用以限制本申请。在图中,结构相似的单元是用以相同标号表示。
下面结合附图和具体实施例对本申请做进一步的说明。
本申请实施例提供一种显示面板,可以解决现有Micro LED显示面板的巨量转移与bonding的问题。
现阶段Micro LED存在需要技术瓶颈有待突破,其中巨量转移技术是最关键的一环。具体来讲,芯片制造完后才能后需要将微米级的晶粒转移到驱动电路基底上,该过程转移数量巨大,且显示产品对像素容错率极低。例如要至少少于5个像素坏点的全彩1920*1080显示屏,良率必须达到99.9999%,这是现有工艺很难达到的。
进一步的,如图1a至图1c所示,图1a为传统Micro LED显示装置图,图1b为图1a的局部示意图,图1c为图1b的I’-I’截面示意图。如图1a所示,所述Micro LED显示装置100’包括呈阵列分布的Micro LED芯片10’,每一所述Micro LED芯片10’为红色、绿色和蓝色中的任意一种,在行方向上,所述Micro LED芯片10’以R/G/B为最小重复单元呈周期排列,在列方向上,每列所述Micro LED芯片10’颜色相同。对于R/G/B全彩显示而言,由于每一种工艺只能生产一种颜色的芯片,故需要将R/G/B芯片分别进行转移并进行精准定位,这极大的增加了转移的工艺难度。如图1b所示,所述Micro LED芯片10’与薄膜晶体管(TFT)20’通过引脚30’横向集成,而横向集成必然存在占据面积偏大和焊接的问题。如图1c所示,在所述Micro LED显示装置100’的厚度方向上,所述Micro LED芯片10’位于所述TFT 20’的上方,所述引脚30’位于所述Micro LED芯片10’与所述TFT 20’之间。
因此,本申请提供显示面板,所述显示面板将R/G/B三种LED外延与TFT膜层三维纵向集成,随后制备整体显示装置,从而规避巨量转移与bonding的技术难题。
如图2a所示,本申请提供一种显示面板100,所述显示面板100包括呈阵列分布的Micro LED显示单元10,每个所述Micro LED显示单元10包括第一像素、第二像素和第三像素,且所述第一像素、第二像素和第三像素发射光的颜色不同,在其中一实施例中,所述第一像素、第二像素和第三像素发射光的颜色为红色、绿色和蓝色的其中之一。如图2b所示,图2b为本申请显示面板100的Micro LED显示单元10的主视图,所述Micro LED显示单元10包括层叠设置的外延层,以及设置在所述外延层上方的金属走线。
如图3所示,图3为图2b的I-I截面图,所述显示面板100包括衬底11,所述衬底11包括但不限于蓝宝石衬底11和硅衬底11。LED层,位于所述衬底11的上方;TFT器件层21,位于所述LED层的上方,从而形成LED与TFT器件的三维纵向集成。
需要说明的是,所述TFT器件层21的面积小于所述LED层的面积,使所述TFT器件两侧的边缘与所述LED层两侧的边缘不重合,进一步的,所述TFT器件层21与所述LED层形成第一阶梯部311与第二阶梯部312。
需要说明的是,在本实施例中,所述TFT器件层21包括间隔设置的第一TFT 211、第二TFT 212和第三TFT 213,且所述第一TFT 211、第二TFT 212和第三TFT 213分别与所述第一像素、第二像素和第三像素相对应。
相比传统的横向集成的Micro LED,本申请将LED与TFT器件纵向集成,一方面可以规避巨量转移与焊接难题,另一方面,纵向集成相比横向集成大大减小了每个Micro LED显示单元10的占据面积,使其在相同的面板面积下亏可集成更多的Micro LED显示单元10,从而大大提高显示面板100的分辨率。例如,传统横向集成的Micro LED显示面板100的独立单元由于TFT器件、走线、存储电容与Micro LED位于一个面,而Micro LED只占据整个独立单元的1/n,而Micro LED的占用面积比例与解析度、Micro LED的大小相关,而申请可使得所述Micro LED显示单元10的二维尺寸缩小至原本的五分之一,且所述Micro LED显示单元10尺寸越小,PPI越高。
所述LED层包括依次层叠设置的第一外延层121、第二外延层122和第三外延层123,且三层所述外延层形成堆叠外延层12。进一步的,所述第一外延层121、第二外延层122和第三外延层123可以具有彼此不同的尺寸,具体的,在主视图中所述第一外延层121、第二外延层122和第三外延层123可以具有不同的面积,在截面图中,所述第一外延层121、第二外延层122和第三外延层123可以具有彼此不同的宽度。在本实施例中,所述第一外延层121、第二外延层122和第三外延层123的面积以所述第一外延层121、第二外延层122和第三外延层123的层叠顺序依次递减。如图3所示,所述第一外延层121、第二外延层122和第三外延层123整体呈阶梯状,所述第二外延层122未被所述第三外延层123覆盖的部分与所述第三外延层123形成第三阶梯部313;所述第一外延层121未被所述第二外延层122覆盖的部分与所述第二外延层122形成第四阶梯部314。
需要说明的是,每一所述外延层可以发射各个波段中的可见光带中的色光,进一步的,三个所述外延层的发射光的颜色各不同。
在其中一实施例中,所述第一外延层121、第二外延层122和第三外延层123发射光的颜色为红色、绿色和蓝色的其中之一。
需要说明的是,所述第一像素、第二像素和第三像素分别与,所述第一外延层121、第二外延层122和第三外延层123对应。
需要说明的是,所述外延层可以发射红光的半导体材料包括但不限于氮化铟镓(InGaN)、砷化铝镓(AlGaAs)、磷化砷化镓(GaAsP)、磷化铝镓铟(AlGaInP)和磷化镓(GaP);所述外延层可以发射绿光的半导体材料包括但不限于氮化铟镓(InGaN)、氮化镓(GaN)、磷化镓(例如,GaP)、磷化铝镓铟(AlGaInP)和磷化铝镓(AlGaP);所述外延层可以发射蓝光的半导体材料包括但不限于氮化镓(GaN)、氮化铟镓(InGaN)和硒化锌(ZnSe)。
继续参考图3,所述第一外延层121与所述第二外延层122之间依次设置有第一键合层131和第一滤光层141;所述第二外延层122与所述第三外延层123之间依次设置有第二键合层132和第二滤光层142。
需要说明的是,所述键合层的材料包括但不限于InSn等低熔点金属,本申请不对所述键合层的材料进行具体限定,只要使相邻所述外延层可以稳定键合即可。此外,通过设置所述第一滤光层141和所述第二滤光层142,防止相邻所述外延层之间发生混光。
进一步的,所述第一外延层121与所述第二外延层122,所述第二外延层122与所述第三外延层123之间,分别设置有第一透明导电层151和第二透明导电层152。具体的,所述第一透明导电层151位于所述第一滤光层141和所述第二外延层122之间,所述第二透明导电层152位于所述第二滤光层142和所述第三外延层123之间。所述第一透明导电层151与所述第二透明导电层152的材质包括但不限于ITO。进一步的,所述第一透明导电层151和所述第二透明导电层152可以作为LED的一个电极。
进一步的,所述第三外延层123的上方设置有反射层16,以增强所述堆叠外延层12的光反射。在其中一实施例中,所述反射层16可以是具有高反射率的金属,如可以是Al、Au或Ag中的任意一种。在其中一个实施例中,所述反射层16可以是介质层堆叠形成的DRB(布拉格反射镜)反射层。
继续参考图3,所述TFT器件层21与所述LED层之间设置有缓冲层17,具体的,所述缓冲层17位于所述TFT器件层21与所述反射层16之间。所述TFT器件层21可以具有多个膜层结构,如栅极层、栅极绝缘层、源漏电极层等。所述TFT器件层21的膜层结构可以参考现有显示面板100的TFT器件膜层结构,此处不做限制。
进一步的,所述显示面板100还包括表面钝化层18,所述表面钝化层18覆盖所述TFT器件层21和所述LED层的侧壁(即所述堆叠外延层12的侧壁)。
进一步的,所述表面钝化层18的上方设置有内联走线19,所述表面钝化层18上设置有过孔,通过设置所述内联走线19,可将所述TFT器件层21与所述LED层连接。更进一步的,所述表面钝化层18上设置有过孔,所述内联走线19通过所述过孔将所述TFT器件层21和所述LED层相连接。具体的,所述内联走线19包括第一内联线191和第二内联线192,所述第一内联线191覆盖所述第一阶梯部311与第三阶梯部313。所述第二内联线192覆盖所述第二阶梯部312与所述第四阶梯部314。进一步的,位于所述第三阶梯部313和第四阶梯部314的所述表面钝化层18上,分别设置有第一过孔511与第二过孔512,所述第一内联线191通过所述第一过孔511与所述LED层连接,所述第二内联线192通过所述第二过孔512与所述LED层连接。
需要说明的是,通过设置所述表面钝化层18,一方面可以避免所述TFT器件层21、所述LED层与环境中的水氧等其他物质接触而导致short;另一方面,可以避免TFT器件层21与其上方走线的short,以及LED层与内联走线19的short。此外,所述表面钝化层18覆盖所述LED层侧壁的部分可以避免所述LED层与所述TFT器件层21的short。
进一步的,所述显示面板100还包括平坦层20和金属走线层22,所述平层位于所述TFT器件层21的上方,并完全覆盖所述TFT器件层21和所述LED层上方的表面钝化层18和内联走线19。
所述金属走线层22位于所述平坦层20的上方,并为所述显示面板100提供驱动信号。需要说明的是,所述平坦层20上设置有多个过孔,使所述金属走线层22通过所述过孔与所述TFT器件层21和所述LED层实现电连接。具体的,所述金属走线层22包括间隔分布的第一数据线221、第二数据线222、第三数据线223、第一电源线VDD和第二电源线VSS。其中,所述第一电源线VDD与所述第二阶梯部312对位设置,所述第二电源线VSS与所述第一阶梯部311对位设置。所述第一数据线221、第二数据线222和第三数据线223分别与第一TFT 211、第二TFT 212和第三TFT 213对位设置,即所述第一数据线221、第二数据线222和第三数据线223分别与所述第一像素、第二像素和第三像素对应。
如图4所示,图3为图2b的II-II截面图,在本实施例中,所述第二外延两侧的边缘位于所述第一外延层121两侧边缘的范围内,使所述第二外延层122与所述第一外延层121形成第五阶梯部315与第六阶梯部316。所述第二外延层122未被所述第三外延层123覆盖的部分与所述第三外延层123形成第七阶梯部317。所述TFT器件两侧的边缘与位于所述第三外延层123两侧的边缘的范围内,使所述TFT器件层21与所述第三外延层123形成第八阶梯部318与第九阶梯部319。此外,本实施例中所述TFT器件层21包括第二TFT 212,且所述第二TFT 212呈凸字型设计,使所述第二TFT 212厚度较小的两侧与第三外延层123形成第十阶梯部320与第十一阶梯部321。
需要说明的是,所述内联走线19还包括第三内联线193和第四内联线194,所述第三内联线193覆盖所述第五阶梯部315、第七阶梯部317、第八阶梯部318和第十阶梯部320,所述第四内联线194覆盖第六阶梯部316、第九阶梯部319和第十一阶梯部321。进一步的,位于所述第五阶梯部315、第六阶梯部316、第七阶梯部317、第八阶梯部318和第十阶梯部320与第十一阶梯部321的所述表面钝化层18上,分别设置有第三过孔513、第四过孔514、第五过孔515、第六过孔516、第七过孔517和第八过孔518。所述第三内联线193通过所述第三过孔513、第五过孔515、第六过孔516和第七过孔517将所述TFT器件层21与所述LED层连接,所述第四内联线194通过所述第四过孔514和第八过孔518将所述TFT器件层21与所述LED层连接。
进一步的,所述第二数据线222与所述第二TFT 212的凸字型设计的凸部对位设置,所述第一电源线VDD和第二电源线VSS分别与所述第二TFT 212的所述第十一阶梯部321与第十阶梯部320对位设置。
如图5所示,图5为所述显示面板100的LED等效电路图。所述等效电路图可以是用于驱动第一像素、第二像素或第三像素中的任意一个。所述LED等效电路图可包括驱动薄膜晶体管(Driving TFT)、开关薄膜晶体管(Switch TFT)以及所述电容Cst,所述电容Cst被配置为切换或驱动所述LED。
需要说明的是所述Driving TFT和Switch TFT可以使用PMOS型晶体管、NMOS型晶体管中的任意一种,本申请对此并不进行具体限定。Switch TFT的栅极连接到扫描驱动器(图中未示出),Switch TFT的源极连接到数据驱动器(图中未示出),Switch TFT的漏极连接到电容Cst的一端和Driving TFT的栅极。电容Cst的另一端连接到第一电源。此外,Driving TFT的源极连接到第一电源VDD,其所述漏极连接到所述LED的阳极。所述LED的阴极连接到第二电源VSS。所述第二电源VSS可以是低于第一电源VDD电平的电压,本申请实施例中,VSS端接地使用接地电压。
进一步的,所述LED等效电路可以如下工作,首先,当Switch TFT由扫描驱动器接受的栅极电压Vgate导通时,来自数据驱动器的数据电压Vdata输出被传输到电容Cst的一端和Driving TFT的栅极。
对应于Driving TFT的栅极和源极电压可以通过电容Cst维持预定时间。DrivingTFT可以将对应于栅极和源极电压的驱动电流施加到所述LED的阳极,从而使所述LED发光。
一种显示面板100的制备方法制备上述显示面板100,该制备方法包括如下步骤:
S101:外延层生长,如图6a所示。
三种发射光颜色不同的外延晶圆,至多使其分别单独生长为不同的外延层。具体的,三种发射光颜色不同的外延晶圆,使其分别单独生长形成第一外延层121、第二外延层122和第三外延层123;或使其任意两个外延晶圆的组合一起生长形成第一外延层121,另一个所述外延晶圆单独生长形成第二外延层122;或使三个外延晶圆一起生长形成一个堆叠外延层12。
需要说明的是,所述外延生长工艺包括但不限于化学气相沉积(MOCVD)。
S102:外延层键合,如图6b所示。
将步骤S1中至少两个不同的外延层键合,并形成堆叠外延层12,如三种发射光颜色不同的第一外延层121、第二外延层122和第三外延层123键合,提供一衬底11,所述第一外延层121位于所述衬底11的表面,所述第二外延层122与所述第一外延层121通过第一键合层131键合,所述第二外延层122与所述第三外延层123通过第二键合层132键合。进一步,所述第一键合层131和所述第二外延层122之间设置有第一滤光层141,所述第二键合层132和所述第三外延层123之间设置有第二滤光层142。
或将具有两种不用颜色发射光的第一外延层121,和与第一外延层121发射光颜色不同的第二外延层122,通过键合层键合,所述键合层与所述第二外延层122之间设置有滤光层。
进一步的,将所述外延层键合后,需在所述堆叠外延层12上形成一反射层16,以增强所述堆叠外延层12的光反射。
S103:于所述堆叠外延层12上形成TFT器件层21,如图6c所示。
所述堆叠外延层12上形成缓冲层17,随后在所述缓冲层17上集成TFT器件层21。
S104:对所述堆叠外延层12和TFT器件层21加工,形成独立的LED单元与TFT单元,同时刻蚀出每个独立的LED单元的N区与P区,并形成共N或共P结构,如图6d所示。
需要说明的是,所述加工方式是光刻与刻蚀同时进行。首先对TFT器件层21及其下方的缓冲层17进行纵向光刻和刻蚀,形成多个凹槽41,所述凹槽41将所述TFT膜层隔断为多个独立的TFT单元,所述独立的TFT单元呈均匀间隔排列。其次,在所述凹槽41位置向所述堆叠外延层12方向继续纵向光刻加刻蚀至所述堆叠器件层底部,所述凹槽41的底部与所述衬底11相接触。所述凹槽41将所述堆叠器件层隔断为多个独立的LED单元。独立的所述LED单元与独立的所述TFT单元一一对应。需要说明的是,所述LED为底部出光,从而避免出光受到其上方的所述TFT单元的遮挡,而损失部分出光。此外,在堆叠外延层12加工形成独立的LED的过程中,需要刻蚀出独立的所述LED的N区与P区,并形成共N或共P结构,将所述LED的所有N区或所有P区连接在一起,所述LED的另一端相互独立的连接到所述TFT进行控制驱动电流驱动。
需要说明的是,制备独立的所述LED单元和TFT单元的过程中,可以采用自上而下工艺。具体工艺流程如下:
S201:提供一衬底11,并在所述衬底11上依次形成第一外延层121和第一键合层131,如图7a和图7a’所示。
S202:于所述第一键合层131的上方依次形成第一滤光层141和第一透明导电层151,并在第一透明导电层151的上方形成第二外延层122,如图7b和图7b’所示。
S203:于所述第二外延层122的上方形成第二键合层132,如图7c和图7c’所示。
S204:于所述第一键合层131的上方依次形成第二滤光层142和第二透明导电层152,并在第二透明导电层152的上方形成第三外延层123,如图7d和图7d’所示。
S205:于所述第三外延层123的上方形成反射层16,如图7e和图7e’所示。
S206:于所述反射层16的上方依次形成缓冲层17和TFT器件层21,如图7f和图7f’所示。
S207:于所述TFT器件层21上刻蚀出第一TFT 211、第二TFT 212和第三TFT 213。
如图7g,在II-II截面中,所述第二TFT 212呈凸字型结构,使第二TFT 212具有第十阶梯部320和第十一阶梯部321。如图7g’,在I-I截面中,所述第一TFT 211、第二TFT 212和第三TFT 213间隔设置。
S208:刻蚀第三外延层123。
具体的,以朝向所述衬底11的方向为下,向下依次刻蚀。如图7h,在II-II截面中,向下依次刻蚀所述缓冲层17、所述反射层16、所述第三外延层123、所述第二透明导电层152和所述第二滤光层142。如图7h’,在I-I截面中,向下依次刻蚀所述缓冲层17、所述反射层16和所述第三外延层123。在II-II截面中,所述第二TFT 212与所述第三外延层123形成第八阶梯部318和第九阶梯部319。在I-I截面中,所述第一TFT 211、第二TFT 212和第三TFT 213形成的所述TFT器件层21与所述第三外延层123形成第一阶梯部311和第二阶梯部312。
S209:刻蚀第二外延层122和第一外延层121。
如图7i,在II-II截面中,向下依次刻蚀所述第二键合层132、所述第二外延层122、所述第一透明导电层151和所述第一滤光层141。如图7i’,在I-I截面中,向下依次刻蚀所述第二透明导电层152、所述第二滤光层142、所述第二键合层132和所述第二外延层122。在II-II截面中,所述第二外延层122与所述第三外延层123形成第七阶梯部317,在与所述第七阶梯部317相对的一侧,所述第一外延层121与所述第二外延层122形成第六阶梯部316,在I-I截面中,所述第二外延层122与所述第三外延层123形成第三阶梯部313。
继续参考图7i,继续向下依次刻蚀。在II-II截面中,在靠近所述第七阶梯部317的一侧,向下依次刻蚀所述第一键合层131和所述第一外延层121,并使所述第一外延层121与所述第二外延层122形成所述第五阶梯部315。
S210:于所述TFT器件层21和所述LED层上形成表面钝化层18,如图7j和图7j’所示。
需要说明的,所述表面钝化层18完全覆盖所述TFT器件层21和所述LED层的侧壁。
S211:于所述表面钝化层18上开孔。
如图7k,在II-II截面中,在位于所述第五阶梯部315、第六阶梯部316、第七阶梯部317、第八阶梯部318和第十阶梯部320与第十一阶梯部321的所述表面钝化层18上,进行开孔并形成第三过孔513、第四过孔514、第五过孔515、第六过孔516、第七过孔517和第八过孔518。
如图7k’,在I-I截面中,位于所述第三阶梯部313和第四阶梯部314的所述表面钝化层18上,进行开孔并形成第一过孔511与第二过孔512。
S212:于所述表面绝缘层上形成内联走线19。
如图7l,在II-II截面中,在所述LED层和所述TFT器件层21的两侧的侧壁分别形成第三内联线193和第四内联线194。具体的,在所述第五阶梯部315、第七阶梯部317、第八阶梯部318和第十阶梯部320的所述表面钝化层18上形成第三内联线193,在所述第六阶梯部316、第九阶梯部319和第十一阶梯部321的所述表面钝化层18上形成第四内联线194。进一步的,所述第三内联线193通过所述第三过孔513、第五过孔515、第六过孔516和第七过孔517将所述TFT器件层21与所述LED层连接,所述第四内联线194通过所述第四过孔514和第八过孔518将所述TFT器件层21与所述LED层连接。
如图7l’,在I-I截面中,在所述LED层的两侧的侧壁分别形成第一内联线191和第二内联线192。具体的,在所述第一阶梯部311与第三阶梯部313的所述表面钝化层18上形成第一内联线191,在所述第二阶梯部312与所述第四阶梯部314的所述表面度钝化层上形成第二内联线192,进一步的,所述第一内联线191通过所述第一过孔511与所述LED层连接,所述第二内联线192通过所述第二过孔512与所述LED层连接。
在其他实施例中,也可以通过自下而上工艺制备独立的所述LED单元和TFT单元。与自上而下工艺不同,自下而上在形成衬底11后,通过图案化定义LED层的生长,即在所述衬底11上定出出所述LED层能够外延生长图案的区域,而剩余区域无法外延生长,因此自下而上工艺无需光刻刻蚀即可形成LED器件。随后在所述LED层的上方形成TFT器件层21。
S105:于所述TFT器件层21的上方沉积平坦层20,于所述平坦层20上开孔并形成金属走线层22,如图6e所示。
进一步,所述平坦层20还填充了所述凹槽41,即相邻的、独立的所述LED单元与TFT单元间的间隙。此外,所述金属走线包括第一电源线VDD、第二电源线VSS、第一数据线221、第二数据线222和第三数据线223。需要说明的是,所述形成所述金属走线层22的方法包括但不限于蒸镀。通过所述金属走线层22的设计,可将所有独立的所述LED单元和TFT单元连接,从而实现独立单元的有源控制。
在一优选实施例中,所述金属走线进行两次走线制作,即首先沉积第一平坦层20,在所述第一平坦层20上形成第一金属走线层22,其次在所述第一金属走线层22上形成第二平坦层20,随后在所述第二平坦层20上形成第二金属走线层22,以实现平面水平和垂直方向的布线。
S106:于所述金属走线层22上形成表面绝缘层,并将外延晶圆切割,如图6f所示。
需要说明的是,通过将所述外延晶圆的边缘切割,可以实现不同尺寸的区域显示。这种显示可以是单颗独立单元显示,也可以是区域显示。单颗显示是通过将每个独立单元进行切割,随后在无源驱动的基板上打件达到显示效果。
此外,所述表面绝缘层的形成,可以有效避免所述金属走线层22的失效。所述切割方法包括但不限于激光镭射。
本申请实施例的有益效果:本申请实施例提供一种显示面板及其制备方法,所述显示面板包括LED层,所述LED层包括层叠设置的第一外延层、第二外延层和第三外延层,且所述第一外延层、所述第二外延层和所述第三外延层形成堆叠外延层;TFT器件层,位于所述LED层的上方。通过将所述堆叠外延层形成的所述LED层与所述TFT器件层三维纵向集成,一方面所述堆叠器件可以实现全彩显示,另一方面,LED与TFT器件纵向集成相比横向集成,在规避巨量转移与焊接难题的同时,可以大大减小了每个Micro LED显示单元的占据面积,使其在相同的面板面积下可集成更多的Micro LED显示单元,从而大大提高显示面板的分辨率。
综上所述,虽然本申请以优选实施例揭露如上,但上述优选实施例并非用以限制本申请,本领域的普通技术人员,在不脱离本申请的精神和范围内,均可作各种更动与润饰,因此本申请的保护范围以权利要求界定的范围为基准。
Claims (10)
1.一种显示面板,其特征在于,包括
衬底;
LED层,位于所述衬底的上方,所述LED层包括层叠设置的第一外延层、第二外延层和第三外延层,且所述第一外延层、所述第二外延层和所述第三外延层形成堆叠外延层;
TFT器件层,位于所述LED层的上方,并与所述LED层形成三维纵向集成结构;
金属走线层,所述金属走线层位于所述TFT器件层的上方,并为所述显示面板提供驱动信号。
2.如权利要求1所述的显示面板,其特征在于,所述第一外延层与所述第二外延层之间依次设置有第一键合层、第一滤光层和第一透明导电层;所述第二外延层与所述第三外延层之间依次设置有第二键合层、第二滤光层和第二透明金属层。
3.如权利要求1所述的显示面板,其特征在于,所述第三外延层的上方设置有反射层。
4.如权利要求1所述的显示面板,其特征在于,所述显示面板还包括
表面钝化层,所述表面钝化层覆盖所述TFT器件层以及所述LED层的侧壁;
内联走线,位于所述表面钝化层的上方;
其中,所述表面钝化层上设置有过孔,所述内联走线通过所述过孔将所述TFT器件层和所述LED层相连接。
5.如权利要求1所述的显示面板,其特征在于,所述显示面板包括呈阵列分布的MicroLED显示单元,每个所述Micro LED显示单元包括第一像素、第二像素和第三像素;
所述TFT器件层包括第一TFT、第二TFT和第三TFT,其中,所述第一TFT、所述第二TFT和所述第三TFT分别与所述第一像素、所述第二像素和所述第三像素相对应。
6.如权利要求4或5所述的显示面板,其特征在于,所述显示面板还包括
平坦层,位于所述TFT器件层的上方,并覆盖所述TFT器件层和所述LED层上方的所述表面钝化层和所述内联走线;
所述金属走线层,位于所述平坦层的上方;
其中,所述金属走线层至少包括间隔分布的第一数据线、第二数据线和第三数据线,所述第一数据线、所述第二数据线和所述第三数据线分别与所述第一TFT、所述第二TFT和所述第三TFT对位设置。
7.如权利要求1所述的显示面板,其特征在于,所述第一外延层、所述第二外延层和所述第三外延层可以发射各个波段中的可见光带中的色光,且所述第一外延层、所述第二外延层和所述第三外延层的发射光的颜色各不同。
8.一种显示面板的制备方法,其特征在于,所述制备方法包括如下步骤:
S101:外延层生长,三种发射光颜色不同的外延晶圆,至多使其分别单独生长为不同的所述外延层;
S102:所述外延层键合,将至少两个不同的所述外延层键合,并形成堆叠外延层;
S103:于所述堆叠外延层上形成TFT器件层;
S104:对所述堆叠外延层和所述TFT器件层加工,形成独立的LED单元与TFT单元,同时刻蚀出每个独立的所述LED单元的N区与P区,并形成共N或共P结构;
S105:于所述TFT器件层的上方沉积平坦层,于所述平坦层上开孔并形成金属走线层;
S106:于所述金属走线层上形成表面绝缘层,并将所述外延晶圆切割。
9.如权利要求8所述的显示面板的制备方法,其特征在于,所述外延层的生长,包括如下生长方式:
三种发射光颜色不同的所述外延晶圆,使其分别单独生长形成第一外延层、第二外延层和第三外延层;或使其任意两个所述外延晶圆的组合一起生长形成所述第一外延层,另一个所述外延晶圆单独生长形成所述第二外延层;或使三个所述外延晶圆一起生长形成一个所述堆叠外延层。
10.如权利要求8所述的显示面板的制备方法,其特征在于,制备独立的所述LED单元和所述TFT单元的方法,可以是自上而下工艺或自下而上工艺中的任意一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310301692.2A CN117476728A (zh) | 2023-03-13 | 2023-03-13 | 显示面板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310301692.2A CN117476728A (zh) | 2023-03-13 | 2023-03-13 | 显示面板及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117476728A true CN117476728A (zh) | 2024-01-30 |
Family
ID=89622689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310301692.2A Pending CN117476728A (zh) | 2023-03-13 | 2023-03-13 | 显示面板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117476728A (zh) |
-
2023
- 2023-03-13 CN CN202310301692.2A patent/CN117476728A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8269247B2 (en) | Light emitting elements, light emitting devices including light emitting elements and methods for manufacturing such light emitting elements and/or devices | |
US9899418B2 (en) | Display device and method for producing a display device | |
CN107393940B (zh) | Led显示设备及其制造方法 | |
US8476666B2 (en) | Light emitting elements, light emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or devices | |
US11251167B2 (en) | Multi-junction LED with eutectic bonding and method of manufacturing the same | |
US11145798B2 (en) | Display apparatus | |
KR102395993B1 (ko) | 디스플레이 장치 | |
KR20190070928A (ko) | 표시 장치 및 이러한 장치를 제조하기 위한 방법 | |
KR20180055971A (ko) | 다층 구조의 반사막을 구비한 반도체 발광 소자 | |
KR20210031588A (ko) | 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치 | |
EP4024480A1 (en) | Light emitting element, manufacturing method therefor and display device including same | |
US20220181381A1 (en) | Light emitting element and display device | |
CN215118931U (zh) | 显示器用发光元件以及具有该发光元件的显示装置 | |
CN112447786B (zh) | 发光二极管显示面板及其制作方法、发光二极管显示装置 | |
US20220359783A1 (en) | Light emitting element, manufacturing method therefor, and display device | |
US20220376144A1 (en) | Light-emitting diode and display device comprising same | |
US11011573B2 (en) | Radiation-emitting component | |
EP4040495A1 (en) | Light-emitting device and display apparatus including the same | |
CN103000790A (zh) | 发光器件 | |
CN117476728A (zh) | 显示面板及其制备方法 | |
KR20200008894A (ko) | 발광 소자 패키지 | |
EP4060753A1 (en) | Light-emitting device for display and display apparatus comprising same | |
US11437353B2 (en) | Light emitting device for display and display apparatus having the same | |
US20240072213A1 (en) | Display device using semiconductor light-emitting elements | |
US20230113198A1 (en) | Light emitting diodes with lattice matching sidewall passivation layer and method of making thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |