CN117473918A - 一种动态构建验证环境的方法、电子设备及存储介质 - Google Patents

一种动态构建验证环境的方法、电子设备及存储介质 Download PDF

Info

Publication number
CN117473918A
CN117473918A CN202311548210.XA CN202311548210A CN117473918A CN 117473918 A CN117473918 A CN 117473918A CN 202311548210 A CN202311548210 A CN 202311548210A CN 117473918 A CN117473918 A CN 117473918A
Authority
CN
China
Prior art keywords
slave
master
generating
configuration file
uvc1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311548210.XA
Other languages
English (en)
Inventor
卫鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Muxi Integrated Circuit Shanghai Co ltd
Original Assignee
Muxi Integrated Circuit Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Muxi Integrated Circuit Shanghai Co ltd filed Critical Muxi Integrated Circuit Shanghai Co ltd
Priority to CN202311548210.XA priority Critical patent/CN117473918A/zh
Publication of CN117473918A publication Critical patent/CN117473918A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明涉及芯片设计领域,特别是涉及一种动态构建验证环境的方法、电子设备及存储介质,其通过获取待验设计DUT、组成验证环境的多个主端组件UVC1和从端组件UVC2,动态生成组成验证环境的参考模型、比较器以及各组件之间的连接关系,动态生成步骤包括:获取结构配置文件,根据结构配置文件生成参考模型中每个主端的事务处理模型、比较器以及各组件之间的连接关系。本发明相对于现有技术不仅降低了工作量,不容易出错,且当用户修改设计时只需要修改结构配置文件即可动态完成对验证环境的修改。

Description

一种动态构建验证环境的方法、电子设备及存储介质
技术领域
本发明涉及芯片设计领域,特别是涉及一种动态构建验证环境的方法、电子设备及存储介质。
背景技术
芯片中包括很多独立的功能模块,在片上数据网络(data network on chip,DNOC)进行数据交互的过程中,按照是否主动发起访问请求,将功能模块划分为两种类型,一种为主动发起访问请求的功能模块,称为主端master;另一种为被动接收访问请求的功能模块,称为从端slave。其中,有些功能模块本身不具备主动发起访问请求的能力,在数据交互的过程中只能作为从端slave。一个主端master可以向多个从端slave发起访问请求,且每个从端slave能够被多个主端master访问。在芯片设计时,需要验证当前的芯片设计是否能够正确的实现master和slave之间的交互访问关系。目前通过构建验证环境进行验证,在构建验证环境时需要逐个构建主端组件、从端组件、参考模型、比较器以及各个验证组件之间的每条连接路径,其中参考模型和比较器也称为验证组件,进而完成验证环境的构建。
上述方法存在以下缺陷:
第一,在实际的芯片设计中master与slave之间的访问路径存在成千上万个,逐个连接每条连接路径不仅繁琐复杂,而且在连接的过程中容易出错。
第二,若搭建好验证环境之后,对芯片设计做了修改,则需要重新构建验证环境。
基于以上缺陷,亟需一种不易出错且能够实现动态构建验证环境的方法。
发明内容
针对上述技术问题,本发明采用的技术方案为:一种动态构建验证环境的方法,所述方法包括如下步骤:
S100,获取待验设计DUT,所述DUT包括多个主端接口和多个从端接口。
S200,获取组成验证环境的多个主端组件UVC1和从端组件UVC2,每个UVC1与DUT中的一个主端接口连接,每个UVC2与DUT中的一个从端接口连接。
S300,动态生成组成验证环境的参考模型、比较器以及各验证组件之间的连接关系,包括:
S310,获取结构配置文件,所述结构配置文件包括主端的唯一身份标识列表mip、每个主端可访问的从端列表mts、以及每个从端对应的可主动访问当前从端的主端列表stm。
S320,生成参考模型,包括:
S321,根据mipi生成参考模型中每个主端的事务处理模型。
S330,生成比较器,包括:根据mts生成比较器中每个UVC1与所有UVC2分别组成的比较单元列表。
S340,生成各验证组件之间的连接关系,包括:
S341,根据主端的唯一身份标识生成UVC1、事务处理模型和比较单元列表之间的连接关系。
S342,根据从端的唯一身份标识和stm生成UVC2和比较单元之间的连接关系。
此外,本发明还提供了一种非瞬时性计算机可读存储介质,所述存储介质中存储有至少一条指令或至少一段程序,所述至少一条指令或所述至少一段程序由处理器加载并执行以实现上述方法。
此外,本发明还提供了一种电子设备,包括处理器和上述非瞬时性计算机可读存储介质。
本发明至少具有以下有益效果:
本发明提供的一种动态构建验证环境的方法、电子设备及存储介质,其通过结构配置文件动态生成参考模型的事务处理模型、比较器、以及验证环境中各个验证组件之间的连接关系,相对于现有技术中手动生成事务处理模型、比较器以及各个组件之间的连接关系的方式,不仅降低了工作量,而且不容易出错,且当用户修改设计时只需要修改结构配置文件即可动态完成对验证环境的修改。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种动态构建验证环境的方法流程图;
图2为本发明实施例提供的验证环境示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1,其示出了一种动态构建验证环境的方法流程图,所述方法包括如下步骤:
S100,获取待验设计DUT,所述DUT包括多个主端接口和多个从端接口。
其中,待验设计DUT为待验证的芯片模块。
其中,主端和从端均为DUT内部的功能模块,其中主端为主动发起访问请求的功能模块。从端为被动接收访问请求的功能模块。在芯片中有些功能模块既能够作为主端也可以作为从端,有些功能模块只能作为从端。例如,memory只能作为从端被访问,而不能主动发起访问请求。
S200,获取组成验证环境的多个主端组件UVC1和从端组件UVC2,每个UVC1与DUT中的一个主端接口连接,每个UVC2与DUT中的一个从端接口连接。
请参阅图2,待验设计DUT的验证环境包括主端组件、从端组件、参考模型和比较器。其中,主端组件UVC1用于向DUT中的功能模块施加激励,并监视主端接口接收到的激励信号。其中,从端组件UVC2用于监视从端接口输出的实际结果。其中,参考模型用于模拟DUT的功能行为,根据输入的激励产生期望结果,并将期望结果发送给比较器。比较器用于将参考模型输出的期望结果与DUT产生的实际结果进行比较,当期望结果与实际结果相同时,确定DUT的功能正确。当期望结果与实际结果不同时,说明DUT的功能或参考模型存在问题。在图2中,共计N个主端组件UVC1,共计M个从端组件UVC2。
其中,所述UVC1包括启动事务发生器sequencer1、驱动器driver1和监视器monitor1。其中,启动事务发生器sequencer1产生事务,并发送给驱动器driver1。驱动器driver1将事务转化为pin级的激励信号驱动DUT。监视器monitor1检测到主端接口的有效激励信号,并转化为事务,再发给参考模型。
其中,所述UVC2包括监视器monitor2。监视器monitor2用于捕获DUT的输出信号并将pin级信号转化为事务的功能组件并生成实际结果发送给比较器。
S300,动态生成组成验证环境的参考模型、比较器以及各组件之间的连接关系。
进一步,S300包括:
S310,获取结构配置文件,所述结构配置文件包括主端的唯一身份标识列表mip、每个主端可访问的从端列表mts、以及每个从端对应的可主动访问当前从端的主端列表stm。
其中,mip中包括多个主端的唯一身份标识。mip中的唯一身份标识互不相同。
其中,一个主端可访问多个从端。一个从端也可以被多个主端访问。
作为一个优选实施例,结构配置文件中还包括从端的唯一身份标识列表sip。
作为一个优选实施例,结构配置文件中还包括所有主端和所有从端分别对应的访问类型aty。
作为一个优选实施例,结构配置文件中还包括所有主端和所有从端分别对应的位宽。
作为一个优选实施例,所述结构配置文件为json文件。
S320,生成参考模型,包括:
S321,根据mipi生成参考模型中每个主端的事务处理模型。
请再次参阅图2,当mip中包括N个主端的唯一身份标识时,生成N个主端的事务处理模型。
可选的,在参考模型中包括主端模型,在主端模型中定义了主端的属性和行为;通过结构配置文件中主端的唯一身份标识调用主端模型并例化出每个主端的事务处理模型。主端的唯一身份标识不同则会例化出不同主端的事务处理模型。
当用户增删或者修改相应的主端时,可以直接通过修改结构配置文件实现动态生成参考模型中的事务处理模型,而不需要手动的修改参考模型中的事务处理模型,不仅降低了修改出错的概率,降低了工作量,且当用户增加或删除主端时只需要修改结构配置文件即可动态完成对参考模型的修改。
S330,生成比较器,包括:根据mts生成比较器中每个UVC1与所有UVC2分别组成的比较单元列表。
其中,一个比较单元用于比较一个主端的事务处理模型输出的期望结果和一个从端的实际结果是否相同。每个UVC1对应一个比较单元列表,所有UVC1的比较单元列表能够组成一个二维的阵列,二维阵列中的每行的主端组件UVC1相同。也即每个比较单元列表中包括多个比较单元,在同一个比较单元列表中的所有比较单元的主端为同一个主端,不同比较单元的从端不同。
作为一个优选实施例,当结构配置文件中还包括所有主端和所有从端分别对应的访问类型aty时,S330中还包括:分别为不同的访问类型生成比较器。每种访问类型的比较器对应一个二维阵列。
请再次参阅图2,当具有k种访问类型时,生成k种比较器。
可选的,在比较器中包括比较模型,比较模型中定义了比较的相应属性和行为;通过调用比较模型并赋予比较模型相应的主端的唯一身份标识和从端的唯一身份标识之后能够例化出比较单元,主端和从端的不同组合则会例化出不同的比较单元。
在现有技术中,用户需要手动添加每个主端与从端的比较单元,由于主端和从端的数量相当多以及主端和从端之间错综复杂的连接关系,若用户修改设计,修改的工作量繁琐且巨大,因此用户一般选择重新生成比较器。本发明提供的比较单元是通过结构配置文件生成的,当用户修改设计时只需要修改结构配置文件即可,结构配置文件的改变会动态的改变生成的比较器,不仅能够动态生成比较器,而且由于结构配置文件中是以列表的形式呈现的,不容易出错。
S340,生成各组件之间的连接关系,包括:
S341根据主端的唯一身份标识和mts生成UVC1、事务处理模型和比较单元列表之间的连接关系。
其中,由于同一个主端对应的UVC1、事务处理模型和比较单元列表的唯一身份标识相同,因此根据主端的唯一身份标识能够生成UVC1、事务处理模型和比较单元列表之间的连接关系。
请再次参阅图2,图2中示出了各个组件之间的连接关系。如第一主端UVC1与第一主端的事务处理模型连接,第一主端的事务处理模型与第一主端的比较单元列表连接。需要说明的是,在附图中所示出的不同行的比较单元列表之间没有对齐,是为了表达出每个比较单元列表中的比较单元的数量可能不同,因为每个主端能够访问的从端的数量可能不同。
同样的,由于现有技术中,用户需要手动添加每个主端对应的UVC1、事务处理模型和比较单元之间的连接关系,由于连接关系复杂且连接关系的数量能够达到几十万甚至上百万,手动连接的工作量相当大,而且手动连接容易出错。同样如果用户需要修改设计,同样由于修改的工作量很大,一般选择整体重建验证环境。而本发明提供的方法能够动态生成UVC1、主端的事务处理模型和比较单元列表之间的连接关系,不仅降低了工作量,而且不容易出错,用户修改设计只需要修改结构配置文件即可完成对连接关系的修改。
S342,根据从端的唯一身份标识和stm生成UVC2和比较单元之间的连接关系。
其中,根据从端的唯一身份标识查询stm得到每个从端对应的比较单元,进而得到UVC2与比较单元之间的连接关系。
同理,通过本发明提供的方法动态生成UVC2和比较单元之间的连接关系,不仅降低了工作量,而且不容易出错,用户修改设计只需要修改结构配置文件即可完成对连接关系的修改。
本发明提供的一种动态构建验证环境的方法、电子设备及存储介质,其通过结构配置文件动态生成参考模型的事务处理模型、比较器、以及验证环境中各个组件之间的连接关系,相对于现有技术中手动生成事务处理模型、比较器以及各个组件之间的连接关系的方式,不仅降低了工作量,而且不容易出错,且当用户修改设计时只需要修改结构配置文件即可动态完成对验证环境的修改。
作为一个优选实施例,S310中,当结构配置文件中包括从端的唯一身份标识列表sip时,则:S320中还包括:S322,根据sip生成参考模型中每个从端的事务处理模型。需要说明的是,在参考模型中增加了从端的事务处理模型,使UVC2经过从端的事务处理模型进行处理之后再与比较单元连接。其中,从端的事务处理模型不同于主端的事务处理模型,从端的事务处理模型不需要输出期望结果,从端的事务处理模型用于对UVC2输出的实际结果进行预处理,例如对齐操作等。
且S342中根据从端的唯一身份标识生成UVC2和比较单元列表之间的连接关系的步骤进一步包括:
S3421,根据从端的唯一身份标识生成UVC2和从端的事务处理模型之间的连接关系。
S3422,根据stm生成从端的事务处理模型和比较单元之间的连接关系。
当结构配置文件中包括sip时,依然能够根据S3421-S3422动态生成相应的连接关系。
请再次参阅图2,图2中示出了各个从端组件之间的连接关系。如第一从端UVC2与第二主端的事务处理模型连接,第二主端事务处理模型与比较单元连接。
作为一个优选实施例,所述结构配置文件中还包括所有主端和所有从端分别对应的位宽,则S340还包括根据位宽生成各组件之间的连接关系。主端和从端的相应属性信息也可以直接在结构配置文件中进行配置,不仅有利于动态生成相应的连接关系,而且不容易出错。
作为一个优选实施例,S200还包括UVC1和UVC2的生成步骤:
S210,获取协议配置文件,所述协议配置文件中包括所有主端和从端分别对应的接口协议信息。其中,在协议配置文件中不保存主端和从端之间的连接关系,仅保存主端和从端自身的接口协议信息。其中接口协议信息包括主端或从端的接口协议名称、位宽、读写权限等信息。
S220,根据所述接口协议信息为DUT中所有主端和从端分别独立建立UVC1和UVC2。
需要说明的是,协议配置文件和结构配置文件是根据同一个规格文件提取出来的两份不同的配置文件,其中主端和从端在两份配置文件中相同。
通过协议配置文件能够动态的生成UVC1和UVC2,进一步的动态构建验证环境,降低了手动构建UVC1和UVC2的工作量和出错率,而且用户修改设计只需要修改协议配置文件即可完成UVC1和UVC2的修改。
本发明的实施例还提供了一种非瞬时性计算机可读存储介质,该存储介质可设置于电子设备之中以保存用于实现方法实施例中一种方法相关的至少一条指令或至少一段程序,该至少一条指令或该至少一段程序由该处理器加载并执行以实现上述实施例提供的方法。
本发明的实施例还提供了一种电子设备,包括处理器和前述的非瞬时性计算机可读存储介质。
本发明的实施例还提供一种计算机程序产品,其包括程序代码,当所述程序产品在电子设备上运行时,所述程序代码用于使该电子设备执行本说明书上述描述的根据本发明各种示例性实施方式的方法中的步骤。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上示例仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员还应理解,可以对实施例进行多种修改而不脱离本发明的范围和精神。本发明开的范围由所附权利要求来限定。

Claims (10)

1.一种动态构建验证环境的方法,其特征在于,所述方法包括如下步骤:
S100,获取待验设计DUT,所述DUT包括多个主端接口和多个从端接口;
S200,获取组成验证环境的多个主端组件UVC1和从端组件UVC2,每个UVC1与DUT中的一个主端接口连接,每个UVC2与DUT中的一个从端接口连接;
S300,动态生成组成验证环境的参考模型、比较器以及各验证组件之间的连接关系,包括:
S310,获取结构配置文件,所述结构配置文件包括主端的唯一身份标识列表mip、每个主端可访问的从端列表mts、以及每个从端对应的可主动访问当前从端的主端列表stm;
S320,生成参考模型,包括:
S321,根据mipi生成参考模型中每个主端的事务处理模型;
S330,生成比较器,包括:根据mts生成比较器中每个UVC1与所有UVC2分别组成的比较单元列表;
S340,生成各验证组件之间的连接关系,包括:
S341,根据主端的唯一身份标识生成UVC1、主端的事务处理模型和比较单元列表之间的连接关系;
S342,根据从端的唯一身份标识和stm生成UVC2和比较单元之间的连接关系。
2.根据权利要求1所述的方法,其特征在于,S310中,当结构配置文件中包括从端的唯一身份标识列表sip时,则:
S320中还包括:
S322,根据sip生成参考模型中每个从端的事务处理模型;
且S342中根据从端的唯一身份标识生成UVC2和比较单元列表之间的连接关系的步骤包括:
S3421,根据从端的唯一身份标识生成UVC2和从端的事务处理模型之间的连接关系;
S3422,根据stm生成从端的事务处理模型和比较单元之间的连接关系。
3.根据权利要求1所述的方法,其特征在于,当结构配置文件中还包括所有主端和所有从端分别对应的访问类型aty,则S330中还包括:分别为不同的访问类型生成比较器。
4.根据权利要求1所述的方法,其特征在于,当结构配置文件中还包括所有主端和所有从端分别对应的位宽,则S340还包括根据位宽生成各验证组件之间的连接关系。
5.根据权利要求1所述的方法,其特征在于,S200还包括UVC1和UVC2的动态生成步骤:
S210,获取协议配置文件,所述协议配置文件中包括所有主端和从端分别对应的接口协议信息;
S220,根据所述接口协议信息为DUT中所有主端和从端分别独立建立UVC1和UVC2。
6.根据权利要求1所述的方法,其特征在于,S200中,所述UVC1包括启动事务发生器sequencer1、驱动器driver1和监视器monitor1。
7.根据权利要求1所述的方法,其特征在于,所述参考模型中包括主端模型,在主端模型中定义了主端的属性和行为;则:
S321中,根据结构配置文件中主端的唯一身份标识调用主端模型并例化出每个主端的事务处理模型。
8.根据权利要求1所述的方法,其特征在于,所述比较单元列表中的每个比较单元用于比较一个主端的事务处理模型输出的期望结果和一个从端的实际结果是否相同。
9.一种非瞬时性计算机可读存储介质,所述存储介质中存储有至少一条指令或至少一段程序,其特征在于,所述至少一条指令或所述至少一段程序由处理器加载并执行以实现如权利要求1-8中任意一项的所述方法。
10.一种电子设备,其特征在于,包括处理器和权利要求9中所述的非瞬时性计算机可读存储介质。
CN202311548210.XA 2023-11-20 2023-11-20 一种动态构建验证环境的方法、电子设备及存储介质 Pending CN117473918A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311548210.XA CN117473918A (zh) 2023-11-20 2023-11-20 一种动态构建验证环境的方法、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311548210.XA CN117473918A (zh) 2023-11-20 2023-11-20 一种动态构建验证环境的方法、电子设备及存储介质

Publications (1)

Publication Number Publication Date
CN117473918A true CN117473918A (zh) 2024-01-30

Family

ID=89631164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311548210.XA Pending CN117473918A (zh) 2023-11-20 2023-11-20 一种动态构建验证环境的方法、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN117473918A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130019224A1 (en) * 2011-07-11 2013-01-17 Honeywell International Inc. Systems and methods for verifying model equivalence
CN104486169A (zh) * 2015-01-07 2015-04-01 北京华力创通科技股份有限公司 可重用自动检测及随机验证系统和方法
CN113947050A (zh) * 2021-08-27 2022-01-18 芯华章科技股份有限公司 用于生成形式验证环境的方法、电子设备及存储介质
CN115168133A (zh) * 2022-02-22 2022-10-11 山东云海国创云计算装备产业创新中心有限公司 一种系统级芯片模块验证装置及系统级芯片系统验证方法
CN115422864A (zh) * 2022-09-05 2022-12-02 平头哥(上海)半导体技术有限公司 芯片验证方法、装置、电子设备和存储介质
CN115686655A (zh) * 2022-11-14 2023-02-03 沐曦集成电路(上海)有限公司 用于gpu ip验证的联合仿真系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130019224A1 (en) * 2011-07-11 2013-01-17 Honeywell International Inc. Systems and methods for verifying model equivalence
CN104486169A (zh) * 2015-01-07 2015-04-01 北京华力创通科技股份有限公司 可重用自动检测及随机验证系统和方法
CN113947050A (zh) * 2021-08-27 2022-01-18 芯华章科技股份有限公司 用于生成形式验证环境的方法、电子设备及存储介质
CN115168133A (zh) * 2022-02-22 2022-10-11 山东云海国创云计算装备产业创新中心有限公司 一种系统级芯片模块验证装置及系统级芯片系统验证方法
CN115422864A (zh) * 2022-09-05 2022-12-02 平头哥(上海)半导体技术有限公司 芯片验证方法、装置、电子设备和存储介质
CN115686655A (zh) * 2022-11-14 2023-02-03 沐曦集成电路(上海)有限公司 用于gpu ip验证的联合仿真系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HEIKURA, JOONAS: "High-Level verification methodology for UVMF-based C++ reference model testbench implementation", OULUREPO, 14 October 2021 (2021-10-14), pages 1 - 44 *
官枫林: "基于VMM的SoC芯片软硬件协同验证平台的研究与实现", 中国优秀硕士学位论文全文数据库 信息科技辑, no. 7, 15 July 2013 (2013-07-15), pages 135 - 386 *

Similar Documents

Publication Publication Date Title
CN106933745A (zh) Web接口自动化测试方法和系统
CN106708719B (zh) 业务功能的测试方法和装置
US8214803B2 (en) Program testing method and testing device
CN110716870B (zh) 服务的自动化测试方法及装置
CN104252481A (zh) 主从数据库一致性的动态校验方法和装置
CN112052172B (zh) 第三方通道的快速测试方法、装置和电子设备
CN109522228B (zh) 接口自动化测试数据构造方法、装置、平台及存储介质
CN105389256A (zh) 一种单元测试方法及系统
CN112256558A (zh) 一种测试用例的生成方法、装置、计算机设备及存储介质
CN111859832A (zh) 一种芯片仿真验证方法、装置及相关设备
CN110659870A (zh) 业务审核测试方法、装置、设备及存储介质
CN112631919A (zh) 一种对比测试方法、装置、计算机设备及存储介质
CN115391219A (zh) 测试用例生成方法、装置、电子设备及存储介质
CN110888800A (zh) 服务交互功能的测试方法、装置、存储介质及测试系统
CN110750445A (zh) 一种yarn组件高可用性功能的测试方法、系统及设备
CN110059077A (zh) 一种数据核对方法、装置、设备和存储介质
Nursimulu et al. Cause-effect graphing analysis and validation of requirements
CN117473918A (zh) 一种动态构建验证环境的方法、电子设备及存储介质
CN115701591A (zh) 业务流程测试方法、装置、介质及电子设备
CN111651349B (zh) 一种测试方法和装置
CN116594914B (zh) 测试数据的生成方法、装置、设备及存储介质
CN110688301B (zh) 服务器测试方法、装置、存储介质及计算机设备
CN117827639A (zh) 元数据统一模型升级上层api的自动化测试方法、装置、设备及存储介质
CN116107903A (zh) 一种车端服务化功能测试方法、装置、设备及介质
CN114238117A (zh) 一种基于因果图的软件功能测试方法、装置及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination