CN117472670A - 一种芯片验证中断言验证管理的方法、装置、系统和介质 - Google Patents

一种芯片验证中断言验证管理的方法、装置、系统和介质 Download PDF

Info

Publication number
CN117472670A
CN117472670A CN202311486316.1A CN202311486316A CN117472670A CN 117472670 A CN117472670 A CN 117472670A CN 202311486316 A CN202311486316 A CN 202311486316A CN 117472670 A CN117472670 A CN 117472670A
Authority
CN
China
Prior art keywords
assertion
checked
functional module
verified
time sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311486316.1A
Other languages
English (en)
Inventor
邢杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ziguang Tongxin Microelectronics Co Ltd
Original Assignee
Ziguang Tongxin Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ziguang Tongxin Microelectronics Co Ltd filed Critical Ziguang Tongxin Microelectronics Co Ltd
Priority to CN202311486316.1A priority Critical patent/CN117472670A/zh
Publication of CN117472670A publication Critical patent/CN117472670A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本申请提供了一种芯片验证中断言验证管理的方法、装置、系统和介质，该方法包括：根据待检查功能模块的关键词，在预设断言库中进行检索得到待检查功能模块对应的断言，作为待验证断言；将待验证断言对应的时序和待检查功能模块的时序进行比对；当待验证断言对应的时序和待检查功能模块的时序一致时，将待检查功能模块的预设置功能点注入错误数据；利用待验证断言对待检查功能模块进行检查，当待验证断言检查到错误数据时，则将待验证断言标记为正确断言。本申请通过对预设断言库中的断言进行检查，可以提高断言的编写质量，筛选出质量高的待验证断言作为正确断言，可以统一断言质量标准，避免造成大规模断言质量参差不齐的现象。

Description

一种芯片验证中断言验证管理的方法、装置、系统和介质
技术领域
本申请涉及芯片验证技术领域，特别涉及一种芯片验证中断言验证管理的方法、装置、系统和介质。
背景技术
芯片验证就是采用相应的验证语言，验证工具和验证方法，在芯片生产之前验证芯片设计是否符合芯片定义的需求规格。目前，芯片验证主要分为模块级验证和系统级验证。
芯片在进行RTL（register transfer level，寄存器传输级）设计的时候，一般地需要验证工程师进行模块级随机化验证，当模块级验证代码覆盖率和功能覆盖率达到100%后，才会进行系统级仿真验证。
在系统级验证中，各个模块之间的连接时序尤为重要，尤其随着芯片规模的不断变大，系统级仿真的时序检查需要编写的断言同样不断增加。
具体的，断言（System Verilog Assertion，SVA）通常被称为序列监视器或者序列检验器，是对设计应当如何执行特定行为的描述，是一种嵌入设计检查。如果检查的属性（property）不是我们期望的表现，那么在我们期望事件序列出现异常情况，发生故障时，会产生警告或者错误提示。
然而，对于大规模断言而言，不同工程师的水准不同，会造成大规模断言质量参差不齐的现象。
因此，如何在芯片验证中对断言进行验证管理，以有效避免不同工程师编写接口时序的断言疏漏，提高断言编写质量，是本领域需要解决的技术问题。
发明内容
有鉴于此，提供该发明内容部分以便以简要的形式介绍构思，这些构思将在后面的具体实施方式部分被详细描述。该发明内容部分并不旨在标识要求保护的技术方案的关键特征或必要特征，也不旨在用于限制所要求的保护的技术方案的范围。
本申请的目的在于提供一种芯片验证中断言验证管理的方法、装置、系统和介质，可以提高断言的编写质量，避免造成大规模断言质量参差不齐的现象。
为实现上述目的，本申请有如下技术方案：
第一方面，本申请实施例提供了一种芯片验证中断言验证管理的方法，包括：
根据待检查功能模块的关键词，在预设断言库中进行检索得到所述待检查功能模块对应的断言，作为待验证断言；
将所述待验证断言对应的时序和所述待检查功能模块的时序进行比对；
当所述待验证断言对应的时序和所述待检查功能模块的时序一致时，将所述待检查功能模块的预设置功能点注入错误数据；
利用所述待验证断言对所述待检查功能模块进行检查，当所述待验证断言检查到所述错误数据时，则将所述待验证断言标记为正确断言。
在一种可能的实现方式中，还包括：
当所述待验证断言未检查到所述错误数据时，则显示所述待检查功能模块的版本和所述待验证断言的版本。
在一种可能的实现方式中，在所述将所述待验证断言标记为正确断言之后，还包括：
建立所述正确断言和所述待检查功能模块的路径对应关系；
根据所述路径对应关系生成所述正确断言的例化文件。
在一种可能的实现方式中，所述将所述待验证断言对应的时序和所述待检查功能模块的时序进行比对，包括：
比对所述待验证断言对应的时序内容和所述待检查功能模块的时序内容是否一致；
比对所述待验证断言对应的时序检查项目和所述待检查功能模块的时序检查项目是否一致。
第二方面，本申请实施例提供了一种芯片验证中断言验证管理的装置，包括：
检索单元，用于根据待检查功能模块的关键词，在预设断言库中进行检索得到所述待检查功能模块对应的断言，作为待验证断言；
比对单元，用于将所述待验证断言对应的时序和所述待检查功能模块的时序进行比对；
注入单元，用于当所述待验证断言对应的时序和所述待检查功能模块的时序一致时，将所述待检查功能模块的预设置功能点注入错误数据；
检查单元，用于利用所述待验证断言对所述待检查功能模块进行检查，当所述待验证断言检查到所述错误数据时，则将所述待验证断言标记为正确断言。
在一种可能的实现方式中，还包括：
显示单元，用于当所述待验证断言未检查到所述错误数据时，则显示所述待检查功能模块的版本和所述待验证断言的版本。
在一种可能的实现方式中，还包括：
建立单元，用于建立所述正确断言和所述待检查功能模块的路径对应关系；
生成单元，用于根据所述路径对应关系生成所述正确断言的例化文件。
在一种可能的实现方式中，所述比对单元，具体用于：
比对所述待验证断言对应的时序内容和所述待检查功能模块的时序内容是否一致；
比对所述待验证断言对应的时序检查项目和所述待检查功能模块的时序检查项目是否一致。
第三方面，本申请实施例提供了一种芯片验证中断言验证管理的系统，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上述所述芯片验证中断言验证管理的方法的步骤。
第四方面，本申请实施例提供了一种计算机可读介质，所述计算机可读介质上存储有计算机程序，所述计算机程序被处理执行时实现如上述所述芯片验证中断言验证管理的方法的步骤。
与现有技术相比，本申请实施例具有以下有益效果：
本申请实施例提供了一种芯片验证中断言验证管理的方法、装置、系统和介质，该方法包括：根据待检查功能模块的关键词，在预设断言库中进行检索得到待检查功能模块对应的断言，作为待验证断言；将待验证断言对应的时序和待检查功能模块的时序进行比对；当待验证断言对应的时序和待检查功能模块的时序一致时，将待检查功能模块的预设置功能点注入错误数据；利用待验证断言对待检查功能模块进行检查，当待验证断言检查到错误数据时，则将待验证断言标记为正确断言。本申请通过对预设断言库中的断言进行检查，可以提高断言的编写质量，筛选出质量高的待验证断言作为正确断言，可以统一断言质量标准，避免造成大规模断言质量参差不齐的现象。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
结合附图并参考以下具体实施方式，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。贯穿附图中，相同或相似的附图标记表示相同或相似的元素。应当理解附图是示意性的，原件和元素不一定按照比例绘制。
图1示出了本申请实施例提供的一种芯片验证中断言验证管理的方法的流程图；
图2示出了本申请实施例提供的一种芯片验证中断言验证管理的装置的示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
正如背景技术中的描述，经申请人研究发现，芯片验证就是采用相应的验证语言，验证工具和验证方法，在芯片生产之前验证芯片设计是否符合芯片定义的需求规格。目前，芯片验证主要分为模块级验证和系统级验证。
芯片在进行RTL（register transfer level，寄存器传输级）设计的时候，一般地需要验证工程师进行模块级随机化验证，当模块级验证代码覆盖率和功能覆盖率达到100%后，才会进行系统级仿真验证。
在系统级验证中，各个模块之间的连接时序尤为重要，尤其随着芯片规模的不断变大，系统级仿真的时序检查需要编写的断言同样不断增加。
具体的，断言（System Verilog Assertion，SVA）通常被称为序列监视器或者序列检验器，是对设计应当如何执行特定行为的描述，是一种嵌入设计检查。如果检查的属性（property）不是我们期望的表现，那么在我们期望事件序列出现异常情况，发生故障时，会产生警告或者错误提示。
然而，对于大规模断言而言，不同工程师的水准不同，会造成大规模断言质量参差不齐的现象。
因此，如何在芯片验证中对断言进行验证管理，以有效避免不同工程师编写接口时序的断言疏漏，提高断言编写质量，是本领域需要解决的技术问题。
为了解决以上技术问题，本申请实施例提供了一种芯片验证中断言验证管理的方法、装置、系统和介质，该方法包括：根据待检查功能模块的关键词，在预设断言库中进行检索得到待检查功能模块对应的断言，作为待验证断言；将待验证断言对应的时序和待检查功能模块的时序进行比对；当待验证断言对应的时序和待检查功能模块的时序一致时，将待检查功能模块的预设置功能点注入错误数据；利用待验证断言对待检查功能模块进行检查，当待验证断言检查到错误数据时，则将待验证断言标记为正确断言。本申请通过对预设断言库中的断言进行检查，可以提高断言的编写质量，筛选出质量高的待验证断言作为正确断言，可以统一断言质量标准，避免造成大规模断言质量参差不齐的现象。
参见图1所示，为本申请实施例提供的一种芯片验证中断言验证管理的方法的流程图，包括：
S101：根据待检查功能模块的关键词，在预设断言库中进行检索得到所述待检查功能模块对应的断言，作为待验证断言。
在本申请实施例中，首先可以在预设断言库中存储有编写好的待验证断言，为了验证编写好的待验证断言的编写质量，可以利用待验证断言来检查功能模型库中的待检查功能模块。
具体的，本申请实施例提供的待检查功能模块的关键词，可以表征待检查功能模块的名称，以待检查功能模块为通信模块为例，待检查功能模块的关键词则可以为通信。
不同的待检查功能模块对应着不同的名称（即关键词）对应着不同的断言，在预设断言库中存储着关键词和对应的断言的对应关系，通过关键词和对应关系，即可以准确的查询到待验证功能模块对应的断言，作为待验证断言。
举例来说，本申请实施例提供的待检查功能模块为A，其关键词为B，关键词B和对应的待验证断言C之间建立有对应关系，即B-C，根据B可以快速准确的检索到C，提高了检索效率和准确性。
S102：将所述待验证断言对应的时序和所述待检查功能模块的时序进行比对。
在本申请实施例中，当找到了待验证断言和待检查功能模块后，可以显示加载预先绘制好的时序图或者模块序号。
具体的，待验证断言预设的检查模块作为预设功能模块，预设功能模块的版本和待检查功能模块的版本不一定一致，为了保证断言验证的准确性，需要利用版本一致的待验证断言来检查待检查功能模块。
同时，本申请实施例是利用待验证断言对待检查功能模块的时序进行检查，以判断待验证断言的编写质量。因此，为了保证利用版本一致的待验证断言来检查待检查功能模块，可以将待验证断言对应的时序和所述待检查功能模块的时序进行比对。
S103：当所述待验证断言对应的时序和所述待检查功能模块的时序一致时，将所述待检查功能模块的预设置功能点注入错误数据。
S104：利用所述待验证断言对所述待检查功能模块进行检查，当所述待验证断言检查到所述错误数据时，则将所述待验证断言标记为正确断言。
在本申请实施例中，当待验证断言对应的时序和待检查功能模块的时序一致时，说明待验证断言预设的检查模块即预设功能模块的版本和待检查功能模块的版本一致，利用待验证断言对待检查模块的检查可以判断待验证断言的编写质量。
具体的，为了准确判断待验证断言的质量，可以将待检查功能模块的预设置功能点注入错误数据。即在本申请实施例中，利用待验证断言来检查存在错误数据的待检查功能模块，看待验证断言是否能准确检查出，这种方式可以有效的对待验证断言的质量进行判断。
举例来说，预设置功能点可以是待检查功能模块的易错功能点，将易错功能点注入错误数据，可以利用待验证断言对易错功能点进行检查，若能检查出错误，则说明待验证断言的质量较好，可以将待验证断言标记为正确断言，以便后续直接使用。
本申请实施例通过对预设断言库中的断言进行检查，可以提高断言的编写质量，筛选出质量高的待验证断言作为正确断言，可以统一断言质量标准，避免造成大规模断言质量参差不齐的现象。
在一种可能的实现方式中，本申请实施例提供的芯片验证中断言验证管理的方法还可以包括：
当待验证断言未检查到错误数据时，则显示待检查功能模块的版本和待验证断言的版本。
具体的，在本申请实施例中，当待验证断言未检查到错误数据时，则说明此时待验证断言的编写质量欠佳，为了方便技术人员及时对待验证断言进行调整修改，可以显示待检查功能模块的版本和待验证断言的版本，以便技术人员进行更有针对性的修改。
在一种可能的实现方式中，本申请实施例提供的芯片验证中断言验证管理的方法在将待验证断言标记为正确断言之后，还可以包括：
建立正确断言和待检查功能模块的路径对应关系；根据路径对应关系生成正确断言的例化文件。
具体的，当将待验证断言标记为正确断言之后，说明待验证断言的质量较高，可以后续直接使用，为了方便后续的直接调用，可以建立正确断言和待检查功能模块的路径对应关系；根据路径对应关系生成正确断言的例化文件。
即在本申请实施例中，为了方便的后续调用，可以直接建立正确断言和待检查功能模块的路径对应关系，根据例化文件可以直接指导正确断言要检查的待检查功能模块，提高检查效率。
可选的，本申请实施例提供的待验证断言可以包括由状态机、接口时序和寄存器配置脉宽等成熟的检查方法做成的基本组件。
在一种可能的实现方式中，本申请实施例提供的将待验证断言对应的时序和待检查功能模块的时序进行比对，具体可以包括：
比对待验证断言对应的时序内容和待检查功能模块的时序内容是否一致；比对待验证断言对应的时序检查项目和待检查功能模块的时序检查项目是否一致。
具体的，在本申请实施例中，将待验证断言对应的时序和待检查功能模块的时序进行比对可以具体分为两步进行。
第一步首先可以判断已经存在的待验证断言对应的时序内容和待检查功能模块的时序内容是否一致，当一致时，可以继续比对待检查功能模块的时序检查项目或者是待验证断言对应的时序检查项目是否存在遗漏，从而可以更加准确全面的对待验证断言进行验证，提高断言的编写质量。
本申请实施例提供了一种芯片验证中断言验证管理的方法，该方法包括：根据待检查功能模块的关键词，在预设断言库中进行检索得到待检查功能模块对应的断言，作为待验证断言；将待验证断言对应的时序和待检查功能模块的时序进行比对；当待验证断言对应的时序和待检查功能模块的时序一致时，将待检查功能模块的预设置功能点注入错误数据；利用待验证断言对待检查功能模块进行检查，当待验证断言检查到错误数据时，则将待验证断言标记为正确断言。本申请通过对预设断言库中的断言进行检查，可以提高断言的编写质量，筛选出质量高的待验证断言作为正确断言，可以统一断言质量标准，避免造成大规模断言质量参差不齐的现象。
参见图2所示，为本申请实施例提供的一种芯片验证中断言验证管理的装置的示意图，包括：
检索单元201，用于根据待检查功能模块的关键词，在预设断言库中进行检索得到所述待检查功能模块对应的断言，作为待验证断言；
比对单元202，用于将所述待验证断言对应的时序和所述待检查功能模块的时序进行比对；
注入单元203，用于当所述待验证断言对应的时序和所述待检查功能模块的时序一致时，将所述待检查功能模块的预设置功能点注入错误数据；
检查单元204，用于利用所述待验证断言对所述待检查功能模块进行检查，当所述待验证断言检查到所述错误数据时，则将所述待验证断言标记为正确断言。
在一种可能的实现方式中，还包括：
显示单元，用于当所述待验证断言未检查到所述错误数据时，则显示所述待检查功能模块的版本和所述待验证断言的版本。
在一种可能的实现方式中，还包括：
建立单元，用于建立所述正确断言和所述待检查功能模块的路径对应关系；
生成单元，用于根据所述路径对应关系生成所述正确断言的例化文件。
在一种可能的实现方式中，所述比对单元，具体用于：
比对所述待验证断言对应的时序内容和所述待检查功能模块的时序内容是否一致；
比对所述待验证断言对应的时序检查项目和所述待检查功能模块的时序检查项目是否一致。
本申请实施例提供了一种芯片验证中断言验证管理的装置，应用于该装置的方法包括：根据待检查功能模块的关键词，在预设断言库中进行检索得到待检查功能模块对应的断言，作为待验证断言；将待验证断言对应的时序和待检查功能模块的时序进行比对；当待验证断言对应的时序和待检查功能模块的时序一致时，将待检查功能模块的预设置功能点注入错误数据；利用待验证断言对待检查功能模块进行检查，当待验证断言检查到错误数据时，则将待验证断言标记为正确断言。本申请通过对预设断言库中的断言进行检查，可以提高断言的编写质量，筛选出质量高的待验证断言作为正确断言，可以统一断言质量标准，避免造成大规模断言质量参差不齐的现象。
在上述实施例的基础上，本申请实施例提供了一种芯片验证中断言验证管理的系统，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上述芯片验证中断言验证管理的方法的步骤。
在上述实施例的基础上，本申请实施例还提供了一种计算机可读介质，所述计算机可读介质上存储有计算机程序，所述计算机程序被处理执行时实现如上述芯片验证中断言验证管理的方法的步骤。
需要说明的是，本公开上述的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器（RAM）、只读存储器（ROM）、可擦式可编程只读存储器（EPROM或闪存）、光纤、便携式紧凑磁盘只读存储器（CD-ROM）、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中，计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：电线、光缆、RF（射频）等等，或者上述的任意合适的组合。
上述计算机可读介质可以是上述系统中所包含的；也可以是单独存在，而未装配入该系统中。
特别地，根据本公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在非暂态计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (10)

1.一种芯片验证中断言验证管理的方法，其特征在于，包括：
根据待检查功能模块的关键词，在预设断言库中进行检索得到所述待检查功能模块对应的断言，作为待验证断言；
将所述待验证断言对应的时序和所述待检查功能模块的时序进行比对；
当所述待验证断言对应的时序和所述待检查功能模块的时序一致时，将所述待检查功能模块的预设置功能点注入错误数据；
利用所述待验证断言对所述待检查功能模块进行检查，当所述待验证断言检查到所述错误数据时，则将所述待验证断言标记为正确断言。
2.根据权利要求1所述的方法，其特征在于，还包括：
当所述待验证断言未检查到所述错误数据时，则显示所述待检查功能模块的版本和所述待验证断言的版本。
3.根据权利要求1所述的方法，其特征在于，在所述将所述待验证断言标记为正确断言之后，还包括：
建立所述正确断言和所述待检查功能模块的路径对应关系；
根据所述路径对应关系生成所述正确断言的例化文件。
4.根据权利要求1所述的方法，其特征在于，所述将所述待验证断言对应的时序和所述待检查功能模块的时序进行比对，包括：
比对所述待验证断言对应的时序内容和所述待检查功能模块的时序内容是否一致；
比对所述待验证断言对应的时序检查项目和所述待检查功能模块的时序检查项目是否一致。
5.一种芯片验证中断言验证管理的装置，其特征在于，包括：
检索单元，用于根据待检查功能模块的关键词，在预设断言库中进行检索得到所述待检查功能模块对应的断言，作为待验证断言；
比对单元，用于将所述待验证断言对应的时序和所述待检查功能模块的时序进行比对；
注入单元，用于当所述待验证断言对应的时序和所述待检查功能模块的时序一致时，将所述待检查功能模块的预设置功能点注入错误数据；
检查单元，用于利用所述待验证断言对所述待检查功能模块进行检查，当所述待验证断言检查到所述错误数据时，则将所述待验证断言标记为正确断言。
6.根据权利要求5所述的装置，其特征在于，还包括：
显示单元，用于当所述待验证断言未检查到所述错误数据时，则显示所述待检查功能模块的版本和所述待验证断言的版本。
7.根据权利要求5所述的装置，其特征在于，还包括：
建立单元，用于建立所述正确断言和所述待检查功能模块的路径对应关系；
生成单元，用于根据所述路径对应关系生成所述正确断言的例化文件。
8.根据权利要求5所述的装置，其特征在于，所述比对单元，具体用于：
比对所述待验证断言对应的时序内容和所述待检查功能模块的时序内容是否一致；
比对所述待验证断言对应的时序检查项目和所述待检查功能模块的时序检查项目是否一致。
9.一种芯片验证中断言验证管理的系统，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1-4任意一项所述芯片验证中断言验证管理的方法的步骤。
10.一种计算机可读介质，其特征在于，所述计算机可读介质上存储有计算机程序，所述计算机程序被处理执行时实现如权利要求1-4任意一项所述芯片验证中断言验证管理的方法的步骤。
CN202311486316.1A 2023-11-09 2023-11-09 一种芯片验证中断言验证管理的方法、装置、系统和介质 Pending CN117472670A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311486316.1A CN117472670A (zh) 2023-11-09 2023-11-09 一种芯片验证中断言验证管理的方法、装置、系统和介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311486316.1A CN117472670A (zh) 2023-11-09 2023-11-09 一种芯片验证中断言验证管理的方法、装置、系统和介质

Publications (1)

Publication Number Publication Date
CN117472670A true CN117472670A (zh) 2024-01-30

Family

ID=89630911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311486316.1A Pending CN117472670A (zh) 2023-11-09 2023-11-09 一种芯片验证中断言验证管理的方法、装置、系统和介质

Country Status (1)

Country Link
CN (1) CN117472670A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130019216A1 (en) * 2011-07-11 2013-01-17 The Board Of Trustees Of The University Of Illinos Integration of data mining and static analysis for hardware design verification
US20140325463A1 (en) * 2013-04-30 2014-10-30 Freescale Semiconductor, Inc. Integrated Circuit Design Verification Through Forced Clock Glitches
CN106847344A (zh) * 2016-12-21 2017-06-13 北京时代民芯科技有限公司 基于断言的存储器控制器接口时序参数化验证系统
CN111274058A (zh) * 2020-01-20 2020-06-12 东南大学 一种轻量级冗余断言筛选方法
CN111615688A (zh) * 2019-05-28 2020-09-01 深圳市大疆创新科技有限公司 一种断言验证代码绑定方法及装置
CN114564903A (zh) * 2022-02-25 2022-05-31 山东云海国创云计算装备产业创新中心有限公司 一种芯片仿真设计验证方法、装置、设备及介质
CN116663462A (zh) * 2023-07-27 2023-08-29 北京开源芯片研究院 断言验证方法、断言验证平台、电子设备及可读存储介质

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130019216A1 (en) * 2011-07-11 2013-01-17 The Board Of Trustees Of The University Of Illinos Integration of data mining and static analysis for hardware design verification
US20140325463A1 (en) * 2013-04-30 2014-10-30 Freescale Semiconductor, Inc. Integrated Circuit Design Verification Through Forced Clock Glitches
CN106847344A (zh) * 2016-12-21 2017-06-13 北京时代民芯科技有限公司 基于断言的存储器控制器接口时序参数化验证系统
CN111615688A (zh) * 2019-05-28 2020-09-01 深圳市大疆创新科技有限公司 一种断言验证代码绑定方法及装置
CN111274058A (zh) * 2020-01-20 2020-06-12 东南大学 一种轻量级冗余断言筛选方法
CN114564903A (zh) * 2022-02-25 2022-05-31 山东云海国创云计算装备产业创新中心有限公司 一种芯片仿真设计验证方法、装置、设备及介质
CN116663462A (zh) * 2023-07-27 2023-08-29 北京开源芯片研究院 断言验证方法、断言验证平台、电子设备及可读存储介质

Similar Documents

Publication Publication Date Title
US8918678B2 (en) Functional testing of a processor design
US8200655B2 (en) Query-based generation of data records
CN109992498B (zh) 测试用例的生成方法及系统、计算机系统
US20070094541A1 (en) Method and apparatus for generating test execution sequences automatically for a software testing process
CN108459850B (zh) 生成测试脚本的方法、装置及系统
US8560988B2 (en) Apparatus and method thereof for hybrid timing exception verification of an integrated circuit design
CN111611172A (zh) 项目测试缺陷分析方法、装置、设备及存储介质
US9600398B2 (en) Method and apparatus for debugging HDL design code and test program code
US10289798B1 (en) System, method, and computer program product for property clustering associated with formal verification of an electronic circuit design
CN105446864A (zh) 缓存文件删除影响的校验方法、装置及移动终端
US9195730B2 (en) Verifying correctness of a database system via extended access paths
CN104239206A (zh) 网页测试方法和装置
CN105893251A (zh) 一种智能终端app启动所需时间的测试方法及系统
US20140006875A1 (en) Systems and methods for analyzing transactions in a computer system
CN111221721B (zh) 一种单元测试案例自动化录制和执行方法及装置
US20120124428A1 (en) Method and system for testing software on programmable devices
CN113448869A (zh) 测试用例生成的方法、装置、电子设备及计算机可读介质
US9373077B1 (en) System and method for identifying constraint solver calls
US8739091B1 (en) Techniques for segmenting of hardware trace and verification of individual trace segments
CN117472670A (zh) 一种芯片验证中断言验证管理的方法、装置、系统和介质
CN102902820B (zh) 数据库类型的识别方法和装置
CN113360402B (zh) 一种测试方法、电子设备、芯片和存储介质
US9916412B2 (en) Automatic generation of test layouts for testing a design rule checking tool
CN112380127B (zh) 测试用例回归方法、装置、设备和存储介质
CN115062571A (zh) 应用于集成电路器件的数据区域动态选取方法、系统、设备和计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination