CN117454816A - 射频集成电路的设计方法和装置、存储介质和电子设备 - Google Patents

射频集成电路的设计方法和装置、存储介质和电子设备 Download PDF

Info

Publication number
CN117454816A
CN117454816A CN202311441197.8A CN202311441197A CN117454816A CN 117454816 A CN117454816 A CN 117454816A CN 202311441197 A CN202311441197 A CN 202311441197A CN 117454816 A CN117454816 A CN 117454816A
Authority
CN
China
Prior art keywords
radio frequency
circuit
design
schematic diagram
parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311441197.8A
Other languages
English (en)
Inventor
鲍佳睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ranpu Microelectronics Shanghai Co ltd
Original Assignee
Ranpu Microelectronics Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ranpu Microelectronics Shanghai Co ltd filed Critical Ranpu Microelectronics Shanghai Co ltd
Priority to CN202311441197.8A priority Critical patent/CN117454816A/zh
Publication of CN117454816A publication Critical patent/CN117454816A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/337—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Software Systems (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了一种射频集成电路的设计方法和装置、存储介质和电子设备，设计方法包括获取无源器件的拓扑结构变量及拓扑范围，构建无源器件的精确模型；根据射频电路设计指标，对有源电路网表进行优化，得到参数最优的有源电路原理图；基于有源电路原理图和无源器件的精确模型，构建整体射频电路原理图；基于射频电路设计指标，对整体射频电路原理图进行优化，得到包括最优设计参数的最优射频电路原理图；基于最优化射频电路原理图，得到射频集成电路版图。本申请射频集成电路的设计方法能够实现基于用户设定的设计指标自动设计生成最优的电路及版图的功能，有效提高射频集成电路设计效能，同时在设计过程中将有源电路和无源电路协同优化，提高了电路优化效果，提高了射频集成电路的性能。

Description

射频集成电路的设计方法和装置、存储介质和电子设备
技术领域
本申请属于集成电路设计技术领域，具体涉及一种射频集成电路的设计方法和装置、存储介质和电子设备。
背景技术
射频集成电路在现代通信系统中发挥了核心作用，应用在包括手机、无线网络设备、雷达系统、射频识别(RFID)标签等领域。传统的射频集成电路设计流程包括有源电路和无源电路的设计。
针对有源电路的优化，设计者需要对固定拓扑的电路网表进行元件参数的优化，直至满足设计指标。参数优化过程中需不断进行电路仿真迭代，耗费大量精力和时间。
针对无源器件的设计，设计者需画出无源器件的版本进行电磁仿真，根据仿真结果提取器件的电学参数，若电学参数不满足设计要求，则需要重新优化版图并进行电磁仿真，迭代此过程直到仿真结果满足设计要求。重复的迭代优化耗费大量的精力和时间，并且需要对优化过的版图通过电磁仿真提取参数模型，之后才能进行整体电路仿真，难以和有源器件协同优化。
发明内容
本申请的目的在于提供一种射频集成电路设计方法和装置、存储介质和电子设备，以解决现有设计方法耗费大量精力和时间，并且无源器件难以和有源器件协同优化的问题。
为实现上述目的，本申请提供了一种射频集成电路的设计方法，包括：
获取无源器件的拓扑结构变量及拓扑范围，构建无源器件的精确模型，所述无源器件的精确模型为描述无源器件的几何拓扑参数和输入参数与输出参数映射关系的模型；
获取射频电路设计指标，基于所述射频电路设计指标对有源电路网表进行优化，得到参数最优的有源电路原理图；
基于所述有源电路原理图和所述无源器件的精确模型，构建整体射频电路原理图；
基于所述射频电路设计指标，对所述整体射频电路原理图进行优化，得到包括最优设计参数的最优射频电路原理图，所述最优设计参数包括无源器件和无源电路的拓扑以及有源电路设计参数；
基于所述最优射频电路原理图，得到射频集成电路版图。
在一个或多个实施方式中，所述获取无源器件的拓扑结构变量及拓扑范围，构建无源器件的精确模型的步骤包括：
获取无源器件的拓扑结构变量及拓扑范围，构建无源器件的PCELL模型；
基于所述无源器件的PCELL模型，构建无源器件模型；
对所述无源器件模型进行仿真，基于仿真结果和模型输出结果对所述无源器件模型进行迭代，得到无源器件的精确模型。
在一个或多个实施方式中，所述无源器件的精确模型为基于物理公式的紧凑模型、基于分布式RLC的拓展模型、基于机器学习的神经网络模型或高斯回归模型。
在一个或多个实施方式中，所述获取射频电路设计指标，基于所述射频电路设计指标对有源电路网表进行优化，得到参数最优的有源电路原理图的步骤包括：
获取射频电路设计指标，基于所述射频电路设计指标得到有源电路设计指标；
获取有源电路拓扑结构及元件参数数值范围，构建有源电路网表；
对所述有源电路网表进行仿真，通过优化算法根据仿真结果迭代所述有源电路网表的元件参数，得到参数最优的有源电路原理图，所述有源电路原理图满足所述有源电路的设计指标。
在一个或多个实施方式中，所述优化算法包括启发式算法、强化学习算法或基于梯度下降的优化算法。
在一个或多个实施方式中，所述基于所述射频电路设计指标，对所述整体射频电路原理图进行优化，得到包括最优设计参数的最优射频电路原理图的步骤包括：
遍历所述无源器件的几何拓扑参数，并代入所述整体射频电路原理图中进行仿真，基于仿真结果确定无源器件的最优几何拓扑参数，获得所述最优射频电路原理图，所述最优射频电路原理图满足所述射频电路设计指标。
在一个或多个实施方式中，所述基于所述最优射频电路原理图，得到射频集成电路版图的步骤包括：
构建有源电路的PCELL模型，并结合无源器件的PCELL模型，构建射频电路模型；
基于所述迭代射频电路网表，获取射频电路的最优参数；
将所述最优设计参数输入所述射频电路模型，得到射频集成电路版图。
在一个或多个实施方式中，还包括：
对所述射频集成电路版图进行设计规则验证和版图原理图对比验证，并进行寄生参数提取。
为实现上述目的，本申请采用另一个技术方案是：
提供一种射频集成电路的设计，包括：
无源模型建立模块，用于获取无源器件的拓扑结构变量及拓扑范围，构建无源器件的精确模型，所述无源器件的精确模型为描述无源器件的几何拓扑参数和输入参数与输出参数映射关系的模型；
有源电路优化模块，用于获取射频电路设计指标，基于所述射频电路设计指标对有源电路网表进行迭代，得到参数最优的有源电路原理图；
射频电路原理图构建模块，用于基于所述有源电路原理图和所述无源器件的精确模型，构建整体射频电路原理图；
射频电路优化模块，用于基于所述射频电路设计指标，对所述整体射频电路原理图进行优化，得到包括最优设计参数的最优射频电路原理图，所述最优设计参数包括无源器件和无源电路的拓扑以及有源电路设计参数；
版图生成模块，用于基于所述最优射频电路原理图，得到射频集成电路版图。
为实现上述目的，本申请采用又一个技术方案是：
提供一种电子设备，包括：
至少一个处理器；以及
存储器，所述存储器存储指令，当所述指令被所述至少一个处理器执行时，使得所述至少一个处理器执行如上述任一实施方式所述的射频集成电路的设计方法。
为实现上述目的，本申请采用又一个技术方案是：
提供一种机器可读存储介质，其存储有可执行指令，所述指令当被执行时使得所述机器执行如上述任一实施方式所述的射频集成电路的设计方法。
区别于现有技术，本申请的有益效果是：
本申请射频集成电路的设计方法能够实现基于用户设定的设计指标自动设计生成最优的电路及版图的功能，有效提高射频集成电路设计效能，同时在设计过程中将有源电路和无源电路协同优化，提高了电路优化效果，提高了射频集成电路的性能。
附图说明
图1是现有射频集成电路的设计流程图；
图2是应用本申请各实施例示出的射频集成电路的设计方法和装置的一个场景示意图；
图3是本申请射频集成电路的设计方法一实施方式的流程示意图；
图4是图3中步骤S100对应的一实施方式的流程示意图；
图5是图3中步骤S200对应的一实施方式的流程示意图；
图6是图3中步骤S500对应的一实施方式的流程示意图；
图7是本申请射频集成电路的有源电路一应用场景的结构示意图；
图8是本申请一场景中对有源电路进行参数优化时种群平均适应度随迭代次数的变化图；
图9是本申请射频集成电路的无源电路一应用场景的结构示意图；
图10是本申请射频集成电路版图一场景的示意图；
图11是本申请射频集成电路的设计装置一实施方式的结构示意图；
图12是本申请的电子设备的一实施方式的结构示意图。
具体实施方式
以下将结合附图所示的各实施方式对本申请进行详细描述。但该等实施方式并不限制本申请，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本申请的保护范围内。
射频集成电路的设计流程包括有源电路和无源电路的设计，请参阅图1，图1是现有射频集成电路的设计流程图。如图1所示，a为有源电路的设计，b为无源电路的设计，两者无法协同优化，影响最终射频集成电路的性能优化。
另外，参见图1中a模块，由于射频集成电路中的有源部分所用晶体管较少，拓扑较为单一，设计者通常是对固定拓扑的电路网表进行元件参数的优化，直至满足前仿的设计指标。在参数优化过程中，设计者需要不断进行电路仿真迭代，这将耗费大量的精力和时间。因此，如何更快的得到最优的电路参数是当前研究的重点。
参见图1中b模块，无源器件作为射频集成电路设计中重要的模块，常常被用于阻抗匹配、滤波设计等。虽然晶圆代工产提供的工艺设计库中有一部分无源器件模型，但是这些模型受到拓扑和频段的限制，很难满足所有设计的需求。因此设计者通常需要自己画出无源器件的版图进行电磁仿真，根据仿真结果提取器件的电学参数，若电学参数不满足设计要求，则需要重新优化版图并进行电磁仿真，迭代此过程直到仿真结果满足设计要求，这种重复的迭代优化也会耗费大量的精力和时间。
为了解决上述问题，申请人开发了一种射频集成电路的自动化计算生成式的设计方法，该设计方法能够有效提高射频集成电路的设计效能，并实现无源电路和有源电路协同优化，提高射频集成电路的性能。
具体地，请参阅图2，图2是应用本申请各实施例示出的射频集成电路的设计方法和装置的一个场景示意图。
如图2所示，在该场景中用户可通过客户端可以将预设的设计指标及其他数据发送给服务器，服务器基于接收的数据可以由数据库中获取相关模型信息并进行射频集成电路的设计，之后将设计的射频集成电路版图发送给客户端，实现射频集成电路的自动设计。应理解，该场景中所包括的服务器、客户端和数据库可以为三台独立的设备，也可以是集成与同一个系统内，此处不做限定。
具体地，请参阅图3，图3是本申请射频集成电路的设计方法一实施方式的流程示意图。
如图3所示，该设计方法包括：
S100、获取无源器件的拓扑结构变量及拓扑范围，构建无源器件的精确模型。
具体地，无源器件可以是电感、变压器或电容，也可以是其他射频无源器件，其拓扑结构变量以及拓扑范围可以存储于设计库中，而也可以由用户基于客户端设定。
无源器件的精确模型是用于描述无源器件的几何拓扑参数和输入参数与输出参数映射关系的模型，即描述无源器件的输入和输出函数关系。
在一个实施方式中，请参阅图4，图4是图3中步骤S100对应的一实施方式的流程示意图。
构建精确模型的步骤可以包括：
S101、获取无源器件的拓扑结构变量及拓扑范围，构建无源器件的PCELL模型。
S102、基于无源器件的PCELL模型，构建无源器件模型。
S103、对无源器件模型进行仿真，基于仿真结果和模型输出结果对无源器件模型进行迭代，得到无源器件的精确模型。
首先，可以构建无源器件的PCELL模型，基于无源器件的PCELL模型，可以构建无源器件模型，其中无源器件模型可以是基于物理公式的紧凑模型、基于分布式RLC的拓展模型、基于机器学习的神经网络模型和高斯回归模型等。
针对无源器件模型，进行电磁仿真，将仿真结果和模型的输出结果进行对比，根据对比结果能够对无源器件模型进行参数优化迭代，从而得到无源电路的器件模型。
在其他实施方式中，而也可以将模型的输出结构和PCELL流片测试结果进行对比验证，也能够实现本实施方式的效果。
在一个实施方式中，可以将精确模型定义为模型输出结果和电磁仿真或者PCELL流片测试结果的误差小于5％，以保证模型精确性。
S200、获取射频电路设计指标，基于射频电路设计指标对有源电路网表进行优化，得到参数最优的有源电路原理图。
在构建无源器件的精确模型后，可以进行有源电路的优化。具体地，有源电路可以基于设计指标进行优化，以得到参数最优的原理图。
在一个实施方式中，请参阅图5，图5是图3中步骤S200对应的一实施方式的流程示意图。
对有源电路的优化步骤可以包括：
S201、获取射频电路设计指标，基于射频电路设计指标得到有源电路设计指标。
首先，可以获取射频电路设计指标，射频电路设计指标可以由用户预设得到，其可以包括增益(Gain)，线性度(OP1dB)，漏极效率(DrainEfficiency，DE)、噪声系数NoiseFactor(Nf)、稳定系数K-factor(Kf)和B1f等参数。
由于射频电路设计指标是整体射频电路的设计指标，其包含了无源模块的损耗，而有源模块得到的最优设计性能是在理想条件下得到的，例如理想最优负载，因此，考虑到无源模块的损坏，有源电路设计指标应当略高于射频电路设计指标。
在一个实施方式中，可以对射频电路设计指标进行固定比例或者固定数值的提高作为有源电路设计指标。
示例性的，在一个应用场景中，当射频电路设计指标为Gain>10dB、OP1db>10dBm、DE>30％、NF<5、Kf>1、B1f>0时；有源模块的设计指标可以为Gain_target>13dB、OP1dB_target>14dBm、DE_target>50％、Nf_target<5、Kf>1、B1f>0。
S202、获取有源电路拓扑结构及元件参数数值范围，构建有源电路网表。
进一步的，可以构建有源电路网表。其中，有源电路拓扑结构可以是用于由数据库中存在的射频器件和电路模型库中选择确定。
由于射频电路设计的有源器件数量不多，拓扑较为单一，因此仅有几种固定的拓扑结构模型，用户可以在发送设计任务时，由模型库中确定有源电路的拓扑结构。
元件参数的数值范围可以存在于模型库中，也可以由用户设定。
在获取到拓扑结构和元件参数拓扑范围后，可以构建有源电路网表。
S203、对有源电路网表进行仿真，通过优化算法根据仿真结果迭代有源电路网表的元件参数，得到参数最优的有源电路原理图。
其中，有源电路原理图满足有源电路的设计指标。
通过电路仿真器和优化算法的交互进行网表的迭代，优化算法可以是启发式算法、强化学习算法或基于梯度下降的优化算法等。仿真器能够根据有源电路网表进行仿真，优化算法能够根据仿真结果迭代优化有源电路的参数，使其满足有源电路设计指标，得到有源电路原理图。
S300、基于有源电路原理图和无源器件的精确模型，构建整体射频电路原理图。
在获取有源电路原理图和无源器件的精确模型后，可以构建整个射频电路的原理图，即整体射频电路原理图，应当理解的，该原理图中有源电路已经得到优化，无源电路的参数仍未确定。
S400、基于射频电路设计指标，对整体射频电路原理图进行优化，得到包括最优设计参数的最优射频电路原理图。
其中，最优射频电路原理图满足射频电路设计指标，最优设计参数包括无源器件和无源电路的拓扑以及有源电路设计参数。
以射频电路设计指标为目标，针对该整体射频电路原理图的优化可以将射频电路的有源部分和无源部分协同优化，从而提高射频电路的性能。
在一个实施方式中，可以通过搜索无源器件的最优参数的方法来实现整体射频电路的优化。
具体地，可以遍历无源器件的几何拓扑参数，并代入整体射频集成电路原理图中进行仿真，基于仿真结果确定无源器件的最优几何拓扑参数，获得整体射频电路原理图。这些参数包括电容的大小和尺寸，无源匹配电路的几何尺寸和形状参量比如变压器的直径、间距、圈数等。
在一个实施方式中，可以通过人工智能算法进行上述优化过程，快速搜算无源器件的最优参数，得到满足射频电路设计指标的最优射频电路原理图。
S500、基于最优射频电路原理图，得到射频集成电路版图。
由于最优射频电路原理图中确定了有源电路和无源电路的最优参数，基于最优参数能够得到满足设计目标的电路版图。
在一个实施方式中，请参阅图6，图6是图3中步骤S500对应的一实施方式的流程示意图。
得到版图的方法可以包括：
S501、构建有源电路的PCELL模型，并结合无源器件的PCELL模型，构建射频电路模型。
S502、将最优射频电路原理图中的最优设计参数输入射频电路模型，得到射频集成电路版图。
由于射频电路的有源器件较简单，版图排布相对固定，因此可以直接构建有源电路的PCELL模型，并结合无源器件的PCELL模型，构建得到整个射频电路的模型。
之后基于最优射频电路原理图能够获得有源电路以及无源器件和电路的最优设计参数，将最优设计参数代入射频电路模型，即可得到射频集成电路版图，实现版图自动化程序。
通过上述方案，能够实现基于用户设定的设计指标自动设计生成版图的功能，有效提高射频集成电路设计效能，同时在设计过程中将有源电路和无源电路协同优化，提高了电路优化效果，提高了射频集成电路的性能。
在一个实施方式中，为了对自动设计的射频集成电路进行仿真验证，设计方法还包括：
S600、对射频集成电路进行设计规则验证和版图原理图对比验证，并进行寄生参数提取。
具体地，针对设计得到的射频集成电路版图进行设计规则验证，根据基本设计规则进行检查，包括最小宽度、最小间隙、最小交叠、最小延伸，最小间距等；同时还进行版图原理图对比验证，通过EDA工具分别从电路图和版图中提取出网表文件，然后对两者进行比较，判断是否一致。
基于上述验证，从版图中提取到器件的参数，器件之间连接关系还有寄生电阻与电容，产生一个网表文件，从而可以恢复出电路图，和原电路图比较，查找错误，从而有助于用户对版图进行纠错操作，完成整个设计过程。
下面以28GHz下的放大器为例介绍本申请射频集成电路的设计方法在一具体场景下的应用，28GHz的放大器的有源电路是由两个差分放大管和两个中和电容管组成的共源放大器，无源电路是用作放大器的输入匹配和输出匹配的变压器匹配电路。其中，有源电路的共源放大器请参阅图7，图7是本申请射频集成电路的有源电路一应用场景的结构示意图，有源电路的待优化电路的参数包括4个mos管的finger数和multiplier数、负载阻抗、偏置电压。
放大器的设计指标可以包括增益Gain、线性度OP1dB、效率Drain Efficiency(DE)、噪声系数Noise Factor(Nf)、稳定系数K-factor(Kf)和B1f，用户可以设定放大器的射频电路设计指标为Gain>10dB、OP1db>10dBm、DE>30％、NF<5、Kf>1、B1f>0。
基于设定的射频电路设计指标，可以设置有源电路设计指标为Gain_target>13dB、OP1dB_target>14dBm、DE_target>50％、Nf_target<5、Kf>1、B1f>0。
在基于用户选定的四个有源器件的拓扑结构，以及获取到的有源器件的参数范围后，可以构建有源电路网表，并利用进化差分算法对有源模块进行参数优化设计，算法中种群个体x0的适应度计算可以如下：
式中，稳定参数Kf、B1f作为算法约束；Gain_target、OP1dB_target、DE_target、Nf_target作为算法优化指标；wGain、wOP1dB、wDE、wN f表示指标的权重，可以对重点侧重的指标添加更大的权重。
为了加快收敛，可以采用了分级权重的方法，即对于电学参数达到目标的设计个体，添加更大的权重。此处种群大小设置为5000，迭代次数设置为100，通过优化算法和仿真器交互进行迭代，种群的平均适应度随迭代次数的变化请参见参见图8，图8是本申请一场景中对有源电路进行参数优化时种群平均适应度随迭代次数的变化图。取最后一次迭代种群中适应度最高的设计个体，其电学参数的ADE电路仿真结果如下表所示，满足有源电路设计指标，得到迭代有源电路网表。
Gain(dB) OP1dB(dBm) DE(％) NF
性能结果 13.20 14.14 57.82 2.40
在完成有源电路的参数优化后，可以建立无源电路的精确模型。具体地，在本场景中可以建立变压器有关S参数的模型，请参阅图9，图9是本申请射频集成电路的无源电路一应用场景的结构示意图。变压器的拓扑结构参数可以包括主副线圈的圈数、主副线圈的线宽、主副线圈的线距、主副线圈的半径、主副线圈的中心偏移、拉伸度和剪切角。结合迭代有源电路网表和构建的变压器的S参数模型，可以构建射频电路网表。
基于射频电路网表进行仿真，可以获取无源电路的最优几何拓扑参数。具体地，本场景中可以利用优化算法，先对加入输出匹配的电路进行参数优化以确定输出匹配所用变压器的结构；再固定输出匹配的设计结构，利用优化算法对加入了输入输出匹配电路的整体电路进行参数优化，以确定输入匹配所用的变压器结构参数。仅加入输出阻抗匹配优化后的电路性能和加入了输入输出匹配优化后的电路性能如下表所示，优化后的整体电路的性能满足射频电路设计指标。
Gain(dB) OP1dB(dBm) DE(％) NF
加入输出阻抗匹配 12.62 12.25 41.7 2.70
加入输入输出阻抗匹配 10.80 10.38 30.23 4.8
基于上述优化，可以获得参数最优的迭代射频电路网表，之后可以将迭代射频电路网表的最优参数输入基于有源电路PCELL模型和无源电路PCELL模型构建的射频电路模型中，即可获得优化设计方案对应的版面，请参阅图10，图10是本申请射频集成电路版图一场景的示意图。
本申请还提供了一种射频集成电路的设计装置，请参阅图11，图11是本申请射频集成电路的设计装置一实施方式的结构示意图。
该设计装置包括无源模型建立模块21，有源电路优化模块22，射频电路原理图构建模块23，无源电路优化模块24和版图生成模块25。
其中，无源模型建立模块21用于获取无源器件的拓扑结构变量及拓扑范围，构建无源器件的精确模型，无源器件的精确模型为描述无源器件的几何拓扑参数和输入参数与输出参数映射关系的模型；
有源电路优化模块22用于获取射频电路设计指标，基于射频电路设计指标对有源电路网表进行迭代，得到参数最优的有源电路原理图；
射频电路原理图构建模块23用于基于有源电路原理图和无源器件的精确模型，构建整体射频电路原理图；
射频电路优化模块24用于基于射频电路设计指标，对整体射频电路原理图进行优化，得到包括最优设计参数的最优射频电路原理图，最优设计参数包括无源器件和无源电路的拓扑以及有源电路设计参数；
版图生成模块25用于基于最优射频电路原理图，得到射频集成电路版图。
如上参照图2到图10，对根据本说明书实施例射频集成电路的设计方法进行了描述。在以上对方法实施例的描述中所提及的细节，同样适用于本说明书实施例的射频集成电路的设计装置。上面的射频集成电路的设计装置可以采用硬件实现，也可以采用软件或者硬件和软件的组合来实现。
本申请还提供了一种电子设备，请参阅图12，图12是本申请的电子设备的一实施方式的结构示意图。如图所示，电子设备30可以包括至少一个处理器31、存储器32(例如非易失性存储器)、内存33和通信接口34，并且至少一个处理器31、存储器32、内存33和通信接口34经由总线35连接在一起。至少一个处理器31执行在存储器32中存储或编码的至少一个计算机可读指令。
应该理解，在存储器32中存储的计算机可执行指令当执行时使得至少一个处理器31进行本说明书的各个实施例中以上结合图1-图10描述的各种操作和功能。
在本说明书的实施例中，电子设备30可以包括但不限于：个人计算机、服务器计算机、工作站、桌面型计算机、膝上型计算机、笔记本计算机、移动电子设备、智能电话、平板计算机、蜂窝电话、个人数字助理(PDA)、手持装置、消息收发设备、可佩戴电子设备、消费电子设备等等。
根据一个实施例，提供了一种比如机器可读介质的程序产品。机器可读介质可以具有指令(即，上述以软件形式实现的元素)，该指令当被机器执行时，使得机器执行本说明书的各个实施例中以上结合图1-图10描述的各种操作和功能。具体地，可以提供配有可读存储介质的系统或者装置，在该可读存储介质上存储着实现上述实施例中任一实施例的功能的软件程序代码，且使该系统或者装置的计算机或处理器读出并执行存储在该可读存储介质中的指令。
在这种情况下，从可读介质读取的程序代码本身可实现上述实施例中任何一项实施例的功能，因此机器可读代码和存储机器可读代码的可读存储介质构成了本说明书的一部分。
可读存储介质的实施例包括软盘、硬盘、磁光盘、光盘(如CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD-RW)、磁带、非易失性存储卡和ROM。可选择地，可以由通信网络从服务器计算机上或云上下载程序代码。
本领域技术人员应当理解，上面公开的各个实施例可以在不偏离发明实质的情况下做出各种变形和修改。因此，本说明书的保护范围应当由所附的权利要求书来限定。
需要说明的是，上述各流程和各系统结构图中不是所有的步骤和单元都是必须的，可以根据实际的需要忽略某些步骤或单元。各步骤的执行顺序不是固定的，可以根据需要进行确定。上述各实施例中描述的装置结构可以是物理结构，也可以是逻辑结构，即，有些单元可能由同一物理客户实现，或者，有些单元可能分由多个物理客户实现，或者，可以由多个独立设备中的某些部件共同实现。
以上各实施例中，硬件单元或模块可以通过机械方式或电气方式实现。例如，一个硬件单元、模块或处理器可以包括永久性专用的电路或逻辑(如专门的处理器，FPGA或ASIC)来完成相应操作。硬件单元或处理器还可以包括可编程逻辑或电路(如通用处理器或其它可编程处理器)，可以由软件进行临时的设置以完成相应操作。具体的实现方式(机械方式、或专用的永久性电路、或者临时设置的电路)可以基于成本和时间上的考虑来确定。
上面结合附图阐述的具体实施方式描述了示例性实施例，但并不表示可以实现的或者落入权利要求书的保护范围的所有实施例。在整个本说明书中使用的术语“示例性”意味着“用作示例、实例或例示”，并不意味着比其它实施例“优选”或“具有优势”。出于提供对所描述技术的理解的目的，具体实施方式包括具体细节。然而，可以在没有这些具体细节的情况下实施这些技术。在一些实例中，为了避免对所描述的实施例的概念造成难以理解，公知的结构和装置以框图形式示出。
本公开内容的上述描述被提供来使得本领域任何普通技术人员能够实现或者使用本公开内容。对于本领域普通技术人员来说，对本公开内容进行的各种修改是显而易见的，并且，也可以在不脱离本公开内容的保护范围的情况下，将本文所对应的一般性原理应用于其它变型。因此，本公开内容并不限于本文所描述的示例和设计，而是与符合本文公开的原理和新颖性特征的最广范围相一致。

Claims (11)

1.一种射频集成电路的设计方法，其特征在于，包括：
获取无源器件的拓扑结构变量及拓扑范围，构建无源器件的精确模型，所述无源器件的精确模型为描述无源器件的几何拓扑参数和输入参数与输出参数映射关系的模型；
获取射频电路设计指标，基于所述射频电路设计指标对有源电路网表进行优化，得到参数最优的有源电路原理图；
基于所述有源电路原理图和所述无源器件的精确模型，构建整体射频电路原理图；
基于所述射频电路设计指标，对所述整体射频电路原理图进行优化，得到包括最优设计参数的最优射频电路原理图，所述最优设计参数包括无源器件和无源电路的拓扑以及有源电路设计参数；
基于所述最优射频电路原理图，得到射频集成电路版图。
2.根据权利要求1所述的设计方法，其特征在于，所述获取无源器件的拓扑结构变量及拓扑范围，构建无源器件的精确模型的步骤包括：
获取无源器件的拓扑结构变量及拓扑范围，构建无源器件的PCELL模型；
基于所述无源器件的PCELL模型，构建无源器件模型；
对所述无源器件模型进行仿真，基于仿真结果和模型输出结果对所述无源器件模型进行迭代，得到无源器件的精确模型。
3.根据权利要求1所述的设计方法，其特征在于，所述无源器件的精确模型为基于物理公式的紧凑模型、基于分布式RLC的拓展模型、基于机器学习的神经网络模型或高斯回归模型。
4.根据权利要求1所述的设计方法，其特征在于，所述获取射频电路设计指标，基于所述射频电路设计指标对有源电路网表进行优化，得到参数最优的有源电路原理图的步骤包括：
获取射频电路设计指标，基于所述射频电路设计指标得到有源电路设计指标；
获取有源电路拓扑结构及元件参数数值范围，构建有源电路网表；
对所述有源电路网表进行仿真，通过优化算法根据仿真结果迭代所述有源电路网表的元件参数，得到参数最优的有源电路原理图，所述有源电路原理图满足所述有源电路的设计指标。
5.根据权利要求4所述的设计方法，其特征在于，所述优化算法包括启发式算法、强化学习算法或基于梯度下降的优化算法。
6.根据权利要求1所述的设计方法，其特征在于，所述基于所述射频电路设计指标，对所述整体射频电路原理图进行优化，得到包括最优设计参数的最优射频电路原理图的步骤包括：
遍历所述无源器件的几何拓扑参数，并代入所述整体射频电路原理图中进行仿真，基于仿真结果确定无源器件的最优几何拓扑参数，获得所述最优射频电路原理图，所述最优射频电路原理图满足所述射频电路设计指标。
7.根据权利要求1所述的设计方法，其特征在于，所述基于所述最优射频电路原理图，得到射频集成电路版图的步骤包括：
构建有源电路的PCELL模型，并结合无源器件的PCELL模型，构建射频电路模型；
将所述最优射频电路原理图中的最优设计参数输入所述射频电路模型，得到射频集成电路版图。
8.根据权利要求1所述的设计方法，其特征在于，还包括：
对所述射频集成电路版图进行设计规则验证和版图原理图对比验证，并进行寄生参数提取。
9.一种射频集成电路的设计，其特征在于，包括：
无源模型建立模块，用于获取无源器件的拓扑结构变量及拓扑范围，构建无源器件的精确模型，所述无源器件的精确模型为描述无源器件的几何拓扑参数和输入参数与输出参数映射关系的模型；
有源电路优化模块，用于获取射频电路设计指标，基于所述射频电路设计指标对有源电路网表进行迭代，得到参数最优的有源电路原理图；
射频电路原理图构建模块，用于基于所述有源电路原理图和所述无源器件的精确模型，构建整体射频电路原理图；
射频电路优化模块，用于基于所述射频电路设计指标，对所述整体射频电路原理图进行优化，得到包括最优设计参数的最优射频电路原理图，所述最优设计参数包括无源器件和无源电路的拓扑以及有源电路设计参数；
版图生成模块，用于基于所述最优射频电路原理图，得到射频集成电路版图。
10.一种电子设备，包括：
至少一个处理器；以及
存储器，所述存储器存储指令，当所述指令被所述至少一个处理器执行时，使得所述至少一个处理器执行如权利要求1至8任一项所述的射频集成电路的设计方法。
11.一种机器可读存储介质，其存储有可执行指令，所述指令当被执行时使得所述机器执行如权利要求1至8任一项所述的射频集成电路的设计方法。
CN202311441197.8A 2023-11-01 2023-11-01 射频集成电路的设计方法和装置、存储介质和电子设备 Pending CN117454816A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311441197.8A CN117454816A (zh) 2023-11-01 2023-11-01 射频集成电路的设计方法和装置、存储介质和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311441197.8A CN117454816A (zh) 2023-11-01 2023-11-01 射频集成电路的设计方法和装置、存储介质和电子设备

Publications (1)

Publication Number Publication Date
CN117454816A true CN117454816A (zh) 2024-01-26

Family

ID=89587086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311441197.8A Pending CN117454816A (zh) 2023-11-01 2023-11-01 射频集成电路的设计方法和装置、存储介质和电子设备

Country Status (1)

Country Link
CN (1) CN117454816A (zh)

Similar Documents

Publication Publication Date Title
Yelten et al. Demystifying surrogate modeling for circuits and systems
Xu et al. MAGICAL: Toward fully automated analog IC layout leveraging human and machine intelligence
Zhang et al. Bayesian optimization approach for analog circuit synthesis using neural network
US10678973B2 (en) Machine-learning design enablement platform
US9805158B1 (en) Efficient extraction of K-sigma corners from Monte Carlo simulation
CN107770783B (zh) 一种基站扩容改造方案设计方法及相关设备
Moradifar et al. Intelligent localisation of multiple non‐linear loads considering impact of harmonic state estimation accuracy
US20110093242A1 (en) Method and System for Constructing Corner Models for Multiple Performance Targets
Mahata et al. Optimal integer‐order rational approximation of α and α+ β fractional‐order generalised analogue filters
Shokouhifar et al. Simplified symbolic transfer function factorization using combined artificial bee colony and simulated annealing
Santacruz et al. Learning the graph edit costs based on a learning model applied to sub-optimal graph matching
Afacan et al. A hybrid quasi monte carlo method for yield aware analog circuit sizing tool
CN117454816A (zh) 射频集成电路的设计方法和装置、存储介质和电子设备
Merad et al. Design and resonant frequency calculation of rectangular microstrip antennas
Bingler et al. Global sensitivity analysis using a kriging metamodel for EM design problems with functional outputs
CN107070675B (zh) 一种确定网络设备的应用场景的方法、装置和计算设备
Touloupas et al. Mixed-Variable Bayesian Optimization for Analog Circuit Sizing using Variational Autoencoders
Qin et al. Symbolic analysis and reduction of VLSI circuits
Pillans Efficiency of evolutionary search for analog filter synthesis
CN113609363A (zh) 一种用户搜索方法及装置
Anisheh et al. Placement and routing method for analogue layout generation using modified cuckoo optimisation algorithm
CN117540105B (zh) 一种增强图推荐模型鲁棒性的方法、装置及一种推荐方法
Long et al. A unified community detection algorithm in large-scale complex networks
Wei et al. Highly Efficient Automatic Synthesis of a Millimeter-Wave On-Chip Deformable Spiral Inductor Using a Hybrid Knowledge-Guided and Data-Driven Technique
De Ridder et al. Adaptive frequency sampling using linear Bayesian vector fitting

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination