CN117437887A - 显示面板及其驱动方法和显示装置 - Google Patents

显示面板及其驱动方法和显示装置 Download PDF

Info

Publication number
CN117437887A
CN117437887A CN202311567528.2A CN202311567528A CN117437887A CN 117437887 A CN117437887 A CN 117437887A CN 202311567528 A CN202311567528 A CN 202311567528A CN 117437887 A CN117437887 A CN 117437887A
Authority
CN
China
Prior art keywords
pixel
transistor
display
data line
output control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311567528.2A
Other languages
English (en)
Inventor
王玉青
唐韬
谭小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202311567528.2A priority Critical patent/CN117437887A/zh
Publication of CN117437887A publication Critical patent/CN117437887A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明实施例公开了一种显示面板及其驱动方法和显示装置，该显示面板包括多个像素单元，数据驱动器和多条数据线，数据驱动器包括多个驱动模块，驱动模块与数据线对应连接；驱动模块包括数模转换单元和输出控制单元，数模转换单元用于将显示数据转换为显示模拟电压，输出控制单元用于在第一显示模式下将显示模拟电压传输至对应的数据线，以及在第二显示模式下将灭像素电压和显示模拟电压分时传输至对应的数据线，以使得同一行和/或同一列的多个像素单元交替亮灭。本方案根据显示模式灵活选择显示面板的PPI，通过数据驱动器中的驱动模块分时传输显示模拟电压和灭像素电压，以降低显示面板的PPI，从而降低显示功耗。

Description

显示面板及其驱动方法和显示装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种显示面板及其驱动方法和显示装置。
背景技术
随着显示技术的不断发展，显示面板的显示功能越来越丰富和多样化，高PPI(Pixels Per Inch，每英寸所拥有的像素数量)、高刷新率和高亮度已经成为一种趋势。
显示功能上的优化带来的弊端是功耗随之增大，目前，现有的移动设备的电池不能长久支持设备的使用，待机时间短，严重降低使用效果。
发明内容
本发明实施例提供了一种显示面板及其驱动方法和显示装置，以降低显示功耗。
根据本发明的一方面，提供了一种显示面板，包括：
多个像素单元；
数据驱动器和多条数据线，数据驱动器包括多个驱动模块，驱动模块与数据线对应连接；
驱动模块包括数模转换单元和输出控制单元，数模转换单元与输出控制单元连接，数模转换单元用于将显示数据转换为显示模拟电压，输出控制单元用于在第一显示模式下将显示模拟电压传输至对应的数据线，以及在第二显示模式下将灭像素电压和显示模拟电压分时传输至对应的数据线，以使得同一行和/或同一列的多个像素单元交替亮灭。
可选地，输出控制单元包括第一晶体管和第二晶体管，第一晶体管的第一极接入灭像素电压，第二晶体管的第一极与数模转换单元的输出端连接，第一晶体管和第二晶体管的第二极连接同一条数据线，第奇数个输出控制单元中的第一晶体管的栅极连接第一控制信号线，第奇数个输出控制单元中的第二晶体管的栅极连接第二控制信号线，第偶数个输出控制单元中的第一晶体管的栅极连接第三控制信号线，第偶数个输出控制单元中的第二晶体管的栅极连接第四控制信号线；
第一晶体管和第二晶体管被配置为在第二显示模式下交替导通，第一晶体管还被配置为在第一显示模式下保持关断；
可选地，相邻两个像素单元中的一者为亮态，另一者为暗态；
可选地，第一晶体管和第二晶体管的沟道类型相同。
可选地，输出控制单元包括第一晶体管和第二晶体管，第一晶体管的第一极接入灭像素电压，第二晶体管的第一极与数模转换单元的输出端连接，第一晶体管和第二晶体管的第二极连接同一条数据线，第奇数个输出控制单元中的第一晶体管的栅极和第二晶体管的栅极均连接第一控制信号线，第偶数个输出控制单元中的第一晶体管的栅极和第二晶体管的栅极均连接第二控制信号线；其中，第一晶体管和第二晶体管的沟道类型不同；
可选地，在第二显示模式下，第一控制信号线上传输的第一控制信号和第二控制信号线上传输的第二控制信号均为脉冲信号。
可选地，第一晶体管由导通状态切换至关断状态的时间间隔为行扫描时间。
可选地，至少部分显示模拟电压复用为灭像素电压。
可选地，灭像素电压的选择精度大于或等于1bit。
可选地，驱动模块还包括多路选择器，多路选择器与输出控制单元连接，多路选择器用于择一输出灭像素电压。
可选地，像素单元包括第一子像素、第二子像素和第三子像素，多条数据线划分为多个数据线组，每一数据线组均包括第一数据线、第二数据线和第三数据线，第一数据线、第二数据线和第三数据线沿第一方向排布，并沿第二方向延伸；其中，第一方向和第二方向相交；
可选地，显示面板还包括多个像素电路，每一子像素均对应连接一像素电路；
可选地，同一像素单元中，第一数据线与第一子像素或第三子像素对应的像素电路连接，第二数据线与第二子像素对应的像素电路连接，第三数据线与第三子像素或第一子像素对应的像素电路连接；其中，第一数据线和第三数据线连接不同的子像素所对应的像素电路；
可选地，第一子像素、第二子像素和第三子像素的发光颜色不同。
可选地，显示面板还包括多条扫描线，多条扫描线沿第二方向排布，并沿第一方向延伸，扫描线用于在行扫描时间内控制数据线上传输的灭像素电压或显示模拟电压写入至对应的像素电路。
根据本发明的另一方面，提供了一种显示装置，该显示装置包括本发明任意实施例所提供的显示面板。
根据本发明的另一方面，提供了一种显示面板的驱动方法，显示面板包括：多个像素单元、数据驱动器和多条数据线，多个像素单元呈阵列排布，数据驱动器包括多个驱动模块，驱动模块与数据线一一对应连接，驱动模块包括数模转换单元和输出控制单元，数模转换单元与输出控制单元连接；
显示面板的驱动方法包括：
在第一显示模式下，控制输出控制单元将数模转换单元输出的显示模拟电压传输至对应的数据线；
在第二显示模式下，控制输出控制单元将灭像素电压和显示模拟电压分时传输至对应的数据线，以使得同一行和/或同一列的多个像素单元交替亮灭。
本发明实施例提供的技术方案，驱动模块包括数模转换单元和输出控制单元，数模转换单元与输出控制单元连接，数模转换单元用于将显示数据转换为显示模拟电压，输出控制单元用于在第一显示模式下将显示模拟电压传输至对应的数据线，以及在第二显示模式下将灭像素电压和显示模拟电压分时传输至对应的数据线，以使得同一行和/或同一列的多个像素单元交替亮灭。本方案根据显示模式，灵活选择显示面板的PPI，在第二显示模式下，通过数据驱动器中的驱动模块分时传输显示模拟电压和灭像素电压，以降低显示面板的PPI，从而降低显示功耗，进而实现省电目的。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示面板的结构示意图；
图2为本发明实施例提供的另一种显示面板的结构示意图；
图3为本发明实施例提供的另一种显示面板的结构示意图；
图4为本发明实施例提供的一种数据驱动器的结构示意图；
图5为本发明实施例提供的另一种显示面板的结构示意图；
图6为本发明实施例提供的另一种显示面板的结构示意图；
图7为本发明实施例提供的另一种显示面板的结构示意图；
图8为本发明实施例提供的一种在第二显示模式下的驱动波形图；
图9为本发明实施例提供的一种驱动模块的结构示意图；
图10为本发明实施例提供的一种第一显示模式下的像素排布结构的示意图；
图11为本发明实施例提供的一种第二显示模式下的像素排布结构的示意图；
图12为本发明实施例提供的另一种第一显示模式下的像素排布结构的示意图；
图13为本发明实施例提供的另一种第二显示模式下的像素排布结构的示意图；
图14为本发明实施例提供的一种显示面板的驱动方法的流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
目前，为了克服移动设备待机短的问题，现有技术通常采用LTPO(LowTemperature Poly-oxide，低温多晶氧化物)工艺或eLEAP技术(其中，e代表environmentpositive,友好型环境；L代表Lithography with maskless deposition,无掩膜版蒸镀的光刻技术；E代表Extreme long life,low power,and high luminance,超长的寿命，低功耗和高亮度；AP代表Any shape Patterning,做成任何形状的图形)，通过降低漏电或提升像素开口率来实现低刷新率，以降低显示功耗。但是这种降低刷新率的方式会影响移动设备的正常使用，只能适用于显示低刷新率或静态场景，如，浏览电子书。在实际使用过程中，移动设备(如，手机)大多数是处于动态画面的，如，微信聊天、浏览网页、视频等功能均不适合低刷新率显示，因此，现有技术不能有效改善显示耗电大的问题。
基于上述问题，本发明提供一种显示面板，以通过切换分辨率来降低显示功耗。一般情况下，人眼视网膜的分辨极限为300PPI，显示像素200PPI～300PPI即可满足正常显示应用，在绝大多数的场景下，人眼并不能分辨高分辨率和低分辨率在同一块屏上的显示差异。图1为本发明实施例提供的一种显示面板的结构示意图，图2为本发明实施例提供的另一种显示面板的结构示意图，图3为本发明实施例提供的另一种显示面板的结构示意图，参考图1-图3，本实施例提供的显示面板包括：
多个像素单元PX，位于显示区AA，多个像素单元PX呈阵列排布；
数据驱动器10和多条数据线DL，数据驱动器10包括多个驱动模块20，驱动模块20与数据线DL一一对应连接；多条数据线DL沿第一方向X排布，并沿第二方向Y延伸，第一方向X和第二方向Y相交。数据驱动器10可位于非显示区NA。
驱动模块20包括数模转换单元201和输出控制单元202，数模转换单元201与输出控制单元202连接，数模转换单元201用于将显示数据Data转换为显示模拟电压Vdata，输出控制单元202用于在非低功耗显示模式下将显示模拟电压Vdata传输至对应的数据线DL，以及在低功耗显示模式下将灭像素电压VE和显示模拟电压Vdata分时传输至对应的数据线DL，以使得同一行和/或同一列的多个像素单元PX交替亮灭。
具体地，每一像素单元PX均包括多个子像素，例如红色子像素、绿色子像素和蓝色子像素，每个子像素包括发光单元和像素电路。其中，发光单元可以是有机发光二极管。像素电路由多个薄膜晶体管和存储电容构成，例如像素电路可以是2T1C或7T1C等结构的像素电路，其中，T代表薄膜晶体管，C代表存储电容。薄膜晶体管包括驱动晶体管和开关晶体管，像素电路通过开关晶体管连接数据线DL，开关晶体管在导通时，可以将数据线DL上的数据电压(显示模拟电压Vdata)传输至存储电容，通过存储电容来存储数据电压，以使驱动晶体管能够根据数据电压产生稳定的驱动电流，进而驱动有机发光二极管发光。
其中，数据驱动器10包括多个驱动模块20，驱动模块20可用于向数据线DL传输显示模拟电压Vdata或灭像素电压VE。
在本实施例中，显示面板的显示模式包括第一显示模式和第二显示模式。其中，第二显示模式可以为低功耗显示模式，第一显示模式可以为非低功耗显示模式。在第一显示模式下，输出控制单元202将数模转换单元201输出的显示模拟电压Vdata传输至数据线DL，在像素单元PX逐行扫描过程中，各数据线DL上的显示模拟电压Vdata可传输至对应的像素单元PX的像素电路上，以驱动发光单元发光。在第二显示模式下，所有的像素单元PX均处于亮态，显示面板处于高PPI模式，例如500PPI。
在本实施例中，低功耗显示指的是，不需要高PPI的显示场景下的显示模式，如微信聊天、简单的网页浏览以及简单的显示内容等低清显示时定义为低功耗显示模式，显示高清画面、高清电影或游戏时定义为非低功耗显示模式。在一种可选实施方式中，200-300PPI可以为低PPI，300PPI以上为高PPI。
在第二显示模式下，输出控制单元202将灭像素电压VE和显示模拟电压Vdata分时传输至对应的数据线DL，以使得同一条数据线DL所对应的像素单元PX交替亮灭，以此来降低PPI，从而达到减小功耗的目的。示例性地，如图3所示，在第一行像素单元PX扫描时，第一个输出控制单元202将灭像素电压VE传输至第一条数据线DL1，以使得第一个像素单元PX处于暗态(黑色方块)，第二个输出控制单元202将显示模拟电压Vdata传输至第二条数据线DL2，以使得第二个像素单元PX处于亮态(白色方块)，第三个输出控制单元202将灭像素电压VE传输至第三条数据线DL3，以使得第三个像素单元PX处于暗态，以此类推，第n个输出控制单元202将显示模拟电压Vdata传输至第n条数据线DLn，以使得第n个像素单元PX处于亮态，因此，第一行各像素单元PX交替亮灭。
在第二行像素单元PX扫描时，第二行的第一个输出控制单元202将显示模拟电压Vdata传输至第一条数据线DL1，以使得第一个像素单元PX处于亮态，第二个输出控制单元202将灭像素电压VE传输至第二条数据线DL2，以使得第二个像素单元PX处于暗态，第三个输出控制单元202将显示模拟电压Vdata传输至第三条数据线DL3，以使得第三个像素单元PX处于亮态，以此类推，第n个输出控制单元202将灭像素电压VE传输至第n条数据线DLn，以使得第n个像素单元PX处于暗态，因此，第二行各像素单元PX交替亮灭。
下一行像素单元PX重复上述第一行像素单元PX的驱动方式，直到最后一行，由此可以减小PPI，以降低功耗，达到省电的目的。
综上，在第一行像素单元PX的行扫描时间内，各数据线DL上传输的电压不变，在第二行像素单元PX的行扫描时间内，各数据线DL上传输的电压发生变化，如从显示模拟电压Vdata跳变至灭像素电压VE，或从灭像素电压VE跳变至显示模拟电压Vdata。也即，在不同的行扫描时间内，同一条数据线DL上传输的电压不同。
当然，在其他实施例中，各行像素单元PX的亮灭状态还可以为其他方式，上述仅是示意性地示出一个具体方式，并不是对此进行限定。
本发明实施例提供的技术方案，驱动模块20包括数模转换单元201和输出控制单元202，数模转换单元201与输出控制单元202连接，数模转换单元201用于将显示数据Data转换为显示模拟电压Vdata，输出控制单元202用于在第一显示模式下将显示模拟电压Vdata传输至对应的数据线DL，以及在第二显示模式下将灭像素电压VE和显示模拟电压Vdata分时传输至对应的数据线DL，以使得同一行和/或同一列的多个像素单元PX交替亮灭。本方案根据显示模式，灵活选择显示面板的PPI，在第二显示模式下，通过数据驱动器10中的驱动模块20分时传输显示模拟电压Vdata和灭像素电压VE，以降低显示面板的PPI，从而降低显示功耗，进而实现省电目的。
图4为本发明实施例提供的一种数据驱动器的结构示意图，参考图4，在上述技术方案的基础上，可选地，本实施例提供的数据驱动器10包括n比特的移位寄存器101、第一锁存器102、第二锁存器103和电平转换电路104，以及n个模数转换单元(DAC)201、输出控制单元202和缓冲器105，每一缓冲器105对应连接一条数据线DL(DL1、DL2、DL3……DLn-1、DLn)。其中，移位寄存器101用于根据时钟信号Hclock将同步信号Hsync的脉冲从输入端向输出端依次传输，第一锁存器102用于逐一写入第n条扫描线对应的显示数据Data，并保持，第二锁存器103用于逐一写入第n-1条扫描线对应的显示数据Data，并保持。电平转换电路104用于将对应的显示数据Data的电平转换成需求的电平，数模转换单元201用于将经过电平转换后的显示数据Data转换为显示模拟电压，输出控制单元202选择显示模拟电压或灭像素电压VE进行输出，输出控制单元202输出的电压作为驱动电压被一起施加至所有数据线DL上。其中，数模转换单元201的电压源选用显示模拟伽马电压串产生的电压。
图5为本发明实施例提供的另一种显示面板的结构示意图，参考图5，所述显示面板还包括栅极驱动器30和多条扫描线GL，多条扫描线GL沿第二方向Y排布，并沿第一方向X延伸，栅极驱动器30用于向扫描线GL传输栅极驱动信号，以使得扫描线GL在行扫描时间内控制数据线DL上传输的灭像素电压VE或显示模拟电压Vdata写入至对应的像素单元PX中的像素电路。其中，行扫描时间为一行像素单元PX扫描完成所需的时间。
图6为本发明实施例提供的另一种显示面板的结构示意图，具体示出了输出控制单元202细化为器件的结构。在上述技术方案的基础上，参考图6，可选地，输出控制单元202包括第一晶体管M1和第二晶体管M2，第一晶体管M1的第一极接入灭像素电压VE，第二晶体管M2的第一极与数模转换单元201的输出端连接，第一晶体管M1和第二晶体管M2的第二极连接同一条数据线DL，第奇数个输出控制单元202中的第一晶体管M1的栅极连接第一控制信号线SC1，第奇数个输出控制单元202中的第二晶体管M2的栅极连接第二控制信号线SC2，第偶数个输出控制单元202中的第一晶体管M1的栅极连接第三控制信号线SC3，第偶数个输出控制单元202中的第二晶体管M2的栅极连接第四控制信号线SC4。第一晶体管M1和第二晶体管M2被配置为在第二显示模式下交替导通。
具体地，在第一显示模式下，第一晶体管M1分别响应第一控制信号线SC1上的第一控制信号和第三控制信号线SC3上的第三控制信号保持关断，第二晶体管M2分别响应第二控制信号线SC2上的第二控制信号和第四控制信号线SC4上的第四控制信号保持导通。数模转换单元201将显示数据Data转换为显示模拟电压Vdata，并通过第二晶体管M2传输至数据线DL上，在各行像素单元PX的行扫描时间内，各条数据线DL上的显示模拟电压Vdata传输至对应的像素单元PX中，以实现显示功能。
在第二显示模式下，第一晶体管M1和第二晶体管M2在相邻两行像素单元PX的行扫描时间切换时交替导通。也就是说，第一晶体管M1和第二晶体管M2不同时导通，对于同一个输出控制单元202，在当前行像素单元PX的行扫描时间内，可以是第一晶体管M1导通，到了下一行像素单元PX的行扫描时间内，切换为第二晶体管M2导通，从而使得同一条数据线DL在不同的行扫描时间内传输不同的电压，相邻两个像素单元PX中的发光单元一个为亮态，另一个为暗态，实现降低显示PPI的效果，以节省显示功耗。
示例性地，在第一行像素单元PX的行扫描时间内，第奇数个输出控制单元202中的第一晶体管M1响应第一控制信号线SC1上的第一控制信号导通，第二晶体管M2响应第二控制信号线SC2上的第二控制信号关断，第偶数个输出控制单元202中的第一晶体管M1响应第三控制信号线SC3上的第三控制信号关断，第二晶体管M2响应第四控制信号线SC2上的第四控制信号导通，使得第奇数个输出控制单元202输出灭像素电压VE，第偶数个输出控制单元202输出显示模拟电压Vdata，从而使得第奇数条数据线DL(DL1、DL3……DLn-1)对应的像素单元PX呈现暗态，第偶数条数据线DL(DL2……DLn)对应的像素单元PX呈现亮态。其中，n为偶数。在第二行像素单元PX的行扫描时间内，第奇数个输出控制单元202中的第一晶体管M1响应第一控制信号线SC1上的第一控制信号关断，第二晶体管M2响应第二控制信号线SC2上的第二控制信号导通，第偶数个输出控制单元202中的第一晶体管M1响应第三控制信号线SC3上的第三控制信号导通，第二晶体管M2响应第四控制信号线SC2上的第四控制信号关断，使得第偶数个输出控制单元202输出灭像素电压VE，第奇数个输出控制单元202输出显示模拟电压Vdata，从而使得第奇数条数据线DL(DL1、DL3……DLn-1)对应的像素单元PX呈现亮态，第偶数条数据线DL(DL2……DLn)对应的像素单元PX呈现暗态。在第三行像素单元PX的行扫描时间内，第一晶体管M1和第二晶体管M2的通断状态与在第一行像素单元PX的行扫描时间内的通断状态相同。以此类推，直到最后一行像素单元PX的行扫描时间。
可选地，在图6所示的结构中，第一晶体管M1和第二晶体管M2的沟道类型可以不同。当然，在图6所示结构中，第一晶体管M1和第二晶体管M2的沟道类型也可以相同，以减小第一晶体管M1和第二晶体管M2的布线空间。
图7为本发明实施例提供的另一种显示面板的结构示意图，参考图7，第一晶体管M1和第二晶体管M2的沟道类型不同，以减少控制信号线的数量。具体地，输出控制单元202包括第一晶体管M1和第二晶体管M2，第一晶体管M1的第一极接入灭像素电压VE，第二晶体管M2的第一极与数模转换单元201的输出端连接，第一晶体管M1和第二晶体管M2的第二极连接同一条数据线DL，第奇数个输出控制单元202中的第一晶体管M1的栅极和第二晶体管M2的栅极均连接第一控制信号线SC1，第偶数个输出控制单元202中的第一晶体管M1的栅极和第二晶体管M2的栅极均连接第二控制信号线SC2；其中，同一个输出控制单元202中的第一晶体管M1和第二晶体管M2的沟道类型不同，一个为P型管，另一个为N型管。
图8为本发明实施例提供的一种在低功耗显示模式下的驱动波形图，可适用于图7所示结构，结合图7和图8，在低功耗模式下，第一控制信号线SC1上传输的第一控制信号和第二控制信号线SC2上传输的第二控制信号均为脉冲信号。在第一行像素单元PX的行扫描时间T1内，第奇数个输出控制单元202中的第一晶体管M1响应第一控制信号线SC1上的高电平信号导通，将灭像素电压VE传输至对应的数据线DL上，第二晶体管M2响应第一控制信号线SC1上的高电平信号关断。第偶数个输出控制单元202中的第一晶体管M1响应第一控制信号线SC1上的高电平信号关断，第二晶体管M2响应第一控制信号线SC1上的高电平信号导通，将显示模拟电压Vdata传输至对应的数据线DL上。
在第二行像素单元PX的行扫描时间T2内，第奇数个输出控制单元202中的第一晶体管M1响应第一控制信号线SC1上的低电平信号关断，第二晶体管M2响应第一控制信号线SC1上的低电平信号导通，将显示模拟电压Vdata传输至对应的数据线DL上。第偶数个输出控制单元202中的第一晶体管M1响应第一控制信号线SC1上的低电平信号导通，第二晶体管M2响应第一控制信号线SC1上的低电平信号关断，将灭像素电压VE传输至对应的数据线DL上。
在第三行像素单元PX的行扫描时间T3内，重复第一行像素单元PX的行扫描时间T1内的步骤。相邻两行像素单元PX在扫描过程中，同一个输出控制单元202中的第一晶体管M1和第二晶体管M2交替导通，直到最后一行像素单元PX扫描完毕，实现了通过降低显示PPI来节省功耗的效果。
在本实施例中，通过设置统一输出控制单元202中的第一晶体管M1和第二晶体管M2连接同一条控制信号线，能够在低功耗显示模式下实现亮像素与灭像素的同步切换，有利于改善视觉效果。
在上述各技术方案中，第一晶体管M1和第二晶体管M2由导通状态切换至关断状态的时间间隔为行扫描时间。也就是说，在一行像素单元PX的行扫描时间内，同一个输出控制单元202中的第一晶体管M1和第二晶体管M2的通断状态保持不变，直到下一行像素单元PX的行扫描时间来临，第一晶体管M1和第二晶体管M2才会切换通断状态。
图9为本发明实施例提供的一种驱动模块的结构示意图，参考图9，在上述各技术方案的基础上，可选地，驱动模块20还包括多路选择器203，多路选择器203与输出控制单元202连接，多路选择器203用于择一输出灭像素电压VE。其中，多路选择器203为多选一选择器。
可选地，多路选择器203包括多个晶体管，各晶体管的栅极可以响应不同的控制信号。
具体地，由于不同显示屏的工艺参数不同，导致不同显示屏的灭像素电压VE也不完全相同，因此，在本实施例中，设置灭像素电压VE的选择精度大于或等于1bit，也即灭像素电压VE的数量至少为两个(2^1＝2)。
可选地，灭像素电压VE的选择精度可以为8bit，也即灭像素电压VE的数量为256个(2^8＝256)。如图9所示，时序控制器可根据显示屏的类型从256个电压(V0……V254、V255)中择一输出一个电压作为灭像素电压VE，以满足采用拼接技术形成的大尺寸屏的需求，使得该大尺寸屏在低功耗显示模式下，各屏之间的暗态程度一致性，保证良好的显示效果。本方案通过设置多路选择器203可以灵活选择灭像素电压VE，提高可控制灵活性与兼容性。
可选地，在本实施例中，至少部分显示模拟电压Vdata复用为灭像素电压VE。由于灭像素电压VE能够起到灭像素的作用，因此，灭像素电压VE可以与显示模拟电压Vdata相同，以使得像素呈现暗态的显示模拟电压Vdata作为灭像素电压VE，无需单独设置电压源。
可选地，在第二显示模式下，由于PPI较低，因此，可以借助图像放大算法来进一步优化显示效果。
图10为本发明实施例提供的一种第一显示模式下的像素排布结构的示意图，参考图10，像素单元PX包括第一子像素P1、第二子像素P2和第三子像素P3，多条数据线DL划分为多个数据线组，每一数据线组均包括第一数据线D1、第二数据线D2和第三数据线D3，第一数据线D1、第二数据线D2和第三数据线D3沿第一方向X排布，并沿第二方向Y延伸；其中，第一方向X和第二方向Y相交。
如图10所示，第一子像素P1可以为红色子像素，第二子像素P2可以为绿色子像素，第三子像素P3可以为蓝色子像素。同一列子像素中，当前像素单元PX中的第三子像素P3与后一个像素单元PX中的第一子像素P1对应连接同一条数据线DL。例如，第一数据线D1连接奇数行像素单元PX中的第三子像素P3和偶数行像素单元PX中的第一子像素P1，第二数据线D2连接第二子像素P2。其中，第一条第一数据线D1-1、第一条第二数据线D2-1和第一条第三数据线D3-1共同形成第一个数据线组，第二条第一数据线D1-2、第二条第二数据线D2-2和第二条第三数据线D3-2共同形成第二个数据线组，第三条第一数据线D1-3、第三条第二数据线D2-3和第三条第三数据线D3-3共同形成第三个数据线组，第四条第一数据线D1-4、第四条第二数据线D2-4和第四条第三数据线D3-4共同形成第四个数据线组，依次类推。
图11为本发明实施例提供的一种第二显示模式下的像素排布结构的示意图，结合图2和图11，在第二显示模式下，在逐行扫描过程中，奇数数据线组和偶数数据线组交替向各子像素对应的像素电路输出灭像素电压VE和显示模拟电压Vdata，以使得每一行像素单元PX中均有一半的像素单元PX处于暗态，从而降低显示PPI，达到节省功耗的目的。其中，每个像素单元PX对应的第一数据线D1、第二数据线D2和第三数据线D3传输的电压相同。
图12为本发明实施例提供的另一种第一显示模式下的像素排布结构的示意图，与图10所示像素排布结构不同之处在于，图12所示像素单元PX中的第一子像素P1、第二子像素P2和第三子像素P3按第一方向X依次排布，同一列中的多个子像素的发光颜色相同。在同一个像素单元PX中，第一数据线D1与第一子像素P1对应的像素电路连接，第二数据线D2与第二子像素P2对应的像素电路连接，第三数据线D3与第三子像素P3对应的像素电路连接。该像素排布结构的显示面板的驱动方法与图10所示显示面板的驱动方法相同，不再赘述。
图13为本发明实施例提供的另一种第二显示模式下的像素排布结构的示意图，图13所示像素排布结构的显示面板的驱动方法可参考图11所示显示面板的驱动方法，不再赘述，具有与上述技术方案相同的有益效果。
可选地，本发明实施例还提供了一种显示装置，该显示装置包括上述任意实施例所提供的显示面板，因此，本实施例提供的显示装置同样具备上述任意实施例所描述的有益效果。在本实施例中，该显示装置可以为手机，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定。
可选地，本发明实施例还提供了一种显示面板的驱动方法，可用于驱动上述任意实施例所提供的显示面板。图14为本发明实施例提供的一种显示面板的驱动方法的流程图，参考图14，该驱动方法包括：
S110、在第一显示模式下，控制输出控制单元将数模转换单元输出的显示模拟电压传输至对应的数据线。
S120、在第二显示模式下，控制输出控制单元将灭像素电压和显示模拟电压分时传输至对应的数据线，以使得同一行和/或同一列的多个像素单元交替亮灭。
本发明实施例提供的驱动方法，可根据显示模式灵活选择显示面板的PPI，在第二显示模式下，通过数据驱动器中的驱动模块分时传输显示模拟电压和灭像素电压，以降低显示面板的PPI，从而降低显示功耗，进而实现省电目的。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种显示面板，其特征在于，包括：
多个像素单元；
数据驱动器和多条数据线，所述数据驱动器包括多个驱动模块，所述驱动模块与所述数据线对应连接；
所述驱动模块包括数模转换单元和输出控制单元，所述数模转换单元与所述输出控制单元连接，所述数模转换单元用于将显示数据转换为显示模拟电压，所述输出控制单元用于在第一显示模式下将所述显示模拟电压传输至对应的所述数据线，以及在第二显示模式下将灭像素电压和所述显示模拟电压分时传输至对应的所述数据线，以使得同一行和/或同一列的多个所述像素单元交替亮灭。
2.根据权利要求1所述的显示面板，其特征在于，所述输出控制单元包括第一晶体管和第二晶体管，所述第一晶体管的第一极接入所述灭像素电压，所述第二晶体管的第一极与所述数模转换单元的输出端连接，所述第一晶体管和所述第二晶体管的第二极连接同一条所述数据线，第奇数个所述输出控制单元中的所述第一晶体管的栅极连接第一控制信号线，第奇数个所述输出控制单元中的所述第二晶体管的栅极连接第二控制信号线，第偶数个所述输出控制单元中的所述第一晶体管的栅极连接第三控制信号线，第偶数个所述输出控制单元中的所述第二晶体管的栅极连接第四控制信号线；
所述第一晶体管和所述第二晶体管被配置为在所述第二显示模式下交替导通，所述第一晶体管还被配置为在所述第一显示模式下保持关断；
优选地，相邻两个所述像素单元中的一者为亮态，另一者为暗态；
优选地，所述第一晶体管和所述第二晶体管的沟道类型相同。
3.根据权利要求1所述的显示面板，其特征在于，所述输出控制单元包括第一晶体管和第二晶体管，所述第一晶体管的第一极接入所述灭像素电压，所述第二晶体管的第一极与所述数模转换单元的输出端连接，所述第一晶体管和所述第二晶体管的第二极连接同一条所述数据线，第奇数个所述输出控制单元中的所述第一晶体管的栅极和所述第二晶体管的栅极均连接第一控制信号线，第偶数个所述输出控制单元中的所述第一晶体管的栅极和所述第二晶体管的栅极均连接第二控制信号线；
其中，所述第一晶体管和所述第二晶体管的沟道类型不同；
优选地，在所述第二显示模式下，所述第一控制信号线上传输的第一控制信号和所述第二控制信号线上传输的第二控制信号均为脉冲信号。
4.根据权利要求2所述的显示面板，其特征在于，所述第一晶体管由导通状态切换至关断状态的时间间隔为行扫描时间。
5.根据权利要求1所述的显示面板，其特征在于，至少部分所述显示模拟电压复用为所述灭像素电压。
6.根据权利要求1所述的显示面板，其特征在于，所述灭像素电压的选择精度大于或等于1bit；
优选地，所述驱动模块还包括多路选择器，所述多路选择器与所述输出控制单元连接，所述多路选择器用于择一输出所述灭像素电压。
7.根据权利要求1所述的显示面板，其特征在于，所述像素单元包括第一子像素、第二子像素和第三子像素，所述多条数据线划分为多个数据线组，每一所述数据线组均包括第一数据线、第二数据线和第三数据线，所述第一数据线、所述第二数据线和所述第三数据线沿第一方向排布，并沿第二方向延伸；其中，所述第一方向和所述第二方向相交；
优选地，所述显示面板还包括多个像素电路，每一子像素均对应连接一所述像素电路；
优选地，同一所述像素单元中，所述第一数据线与所述第一子像素或所述第三子像素对应的所述像素电路连接，所述第二数据线与所述第二子像素对应的所述像素电路连接，所述第三数据线与所述第三子像素或所述第一子像素对应的所述像素电路连接；其中，所述第一数据线和所述第三数据线连接不同的子像素所对应的所述像素电路；
优选地，所述第一子像素、所述第二子像素和所述第三子像素的发光颜色不同。
8.根据权利要求7所述的显示面板，其特征在于，所述显示面板还包括多条扫描线，所述多条扫描线沿第二方向排布，并沿第一方向延伸，所述扫描线用于在行扫描时间内控制所述数据线上传输的所述灭像素电压或所述显示模拟电压写入至对应的所述像素电路。
9.一种显示装置，其特征在于，包括如权利要求1-8任一项所述的显示面板。
10.一种显示面板的驱动方法，其特征在于，所述显示面板包括：多个像素单元、数据驱动器和多条数据线，所述数据驱动器包括多个驱动模块，所述驱动模块与所述数据线对应连接，所述驱动模块包括数模转换单元和输出控制单元，所述数模转换单元与所述输出控制单元连接；
所述显示面板的驱动方法包括：
在第一显示模式下，控制所述输出控制单元将所述数模转换单元输出的显示模拟电压传输至对应的数据线；
在第二显示模式下，控制所述输出控制单元将灭像素电压和所述显示模拟电压分时传输至对应的所述数据线，以使得同一行和/或同一列的多个所述像素单元交替亮灭。
CN202311567528.2A 2023-11-22 2023-11-22 显示面板及其驱动方法和显示装置 Pending CN117437887A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311567528.2A CN117437887A (zh) 2023-11-22 2023-11-22 显示面板及其驱动方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311567528.2A CN117437887A (zh) 2023-11-22 2023-11-22 显示面板及其驱动方法和显示装置

Publications (1)

Publication Number Publication Date
CN117437887A true CN117437887A (zh) 2024-01-23

Family

ID=89555207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311567528.2A Pending CN117437887A (zh) 2023-11-22 2023-11-22 显示面板及其驱动方法和显示装置

Country Status (1)

Country Link
CN (1) CN117437887A (zh)

Similar Documents

Publication Publication Date Title
CN110517636B (zh) 有机发光显示面板、显示装置和驱动方法
CN110178174B (zh) 一种栅极驱动电路及其控制方法、移动终端
US11004385B1 (en) Display panel, driving method and display device
CN110391267B (zh) 显示面板及其驱动方法、显示装置
WO2020215881A1 (zh) 一种显示屏、移动终端及其控制方法
US20220334440A1 (en) Array substrate, display panel, display device, and driving method
CN102385846A (zh) 电光装置及电子设备
CN108305580B (zh) 显示面板、显示装置及显示面板的驱动方法
CN110010096B (zh) 显示面板、其驱动方法及显示装置
CN112466244B (zh) 显示面板和显示装置
CN110111738A (zh) 像素电路、显示基板、显示装置及驱动方法
CN105637578A (zh) 电光装置、电光装置的驱动方法及电子设备
US11810514B2 (en) Display panel, method for driving the same, and display apparatus
CN116631325A (zh) 一种显示面板及其驱动方法、显示装置
CN113628588B (zh) 显示驱动模组、显示装置及显示方法
CN110751924A (zh) 分屏控制的Micro-LED显示屏
CN112365838B (zh) 硅基显示面板及其驱动方法和显示装置
CN115206243A (zh) 像素电路、显示面板及显示装置
CN109147699A (zh) 一种双层显示装置及其驱动方法
US11328660B2 (en) Display device and driving method thereof
CN117437887A (zh) 显示面板及其驱动方法和显示装置
CN115064105A (zh) 显示面板的像素驱动电路、驱动方法以及显示装置
CN117121084A (zh) 显示面板、其驱动方法及显示装置
CN114333677A (zh) 显示面板、驱动方法和显示装置
CN114373423B (zh) 发光面板及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination