CN117410276A - 一种半导体器件的光学量测结构及其量测方法 - Google Patents

一种半导体器件的光学量测结构及其量测方法 Download PDF

Info

Publication number
CN117410276A
CN117410276A CN202311694173.3A CN202311694173A CN117410276A CN 117410276 A CN117410276 A CN 117410276A CN 202311694173 A CN202311694173 A CN 202311694173A CN 117410276 A CN117410276 A CN 117410276A
Authority
CN
China
Prior art keywords
pattern
auxiliary
measurement
main body
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311694173.3A
Other languages
English (en)
Other versions
CN117410276B (zh
Inventor
李海峰
张祥平
古哲安
吴建宏
林士程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202311694173.3A priority Critical patent/CN117410276B/zh
Publication of CN117410276A publication Critical patent/CN117410276A/zh
Application granted granted Critical
Publication of CN117410276B publication Critical patent/CN117410276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开了一种半导体器件的光学量测结构及其量测方法，其中半导体器件上设置切割道，光学量测结构至少包括：多个参照标记，设置在切割道中，且参照标记位于半导体器件的前层堆叠层中；辅助量测图案，设置在半导体器件的当层堆叠层中，辅助量测图案位于切割道中，且辅助量测图案和切割道侧壁的距离大于等于安全阈值；以及主体量测图案，设置在半导体器件的当层堆叠层中，主体量测图案位于切割道中，且主体量测图案和切割道侧壁的距离小于安全阈值，主体量测图案的侧壁相较于参照标记的侧壁倾斜。本发明能够提升半导体器件的制造良率。

Description

一种半导体器件的光学量测结构及其量测方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件的光学量测结构及其量测方法。
背景技术
在半导体制造的光刻制程中，要求硅片表面的图案与掩模版上的图形准确对准，这种特性指标就是套准精度。当图形的形成要多次用到掩模版时，套准精度过差会影响硅片表面上不同图案间的总布局宽容度。并且套准精度过差时，金属接触结构（Contact，CT）可能会被连接到错误的位置上，致使半导体产品的性能不过关，或是出现短路和断路等问题，影响半导体制造的良率。
在半导体制程中，同一个晶圆上的芯片可以是不同的产品。而不同产品的边缘形貌不同，晶圆切割道尺寸的不同，导致套刻（Overlay，OVL）量测机台测出的套准精度误差过大。
发明内容
本发明的目的在于提供一种半导体器件的光学量测结构及其量测方法，能够提升半导体器件的制造良率。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明提供一种半导体器件的光学量测结构，所述半导体器件上设置切割道，所述光学量测结构至少包括：
多个参照标记，设置在所述切割道中，且所述参照标记位于所述半导体器件的前层堆叠层中；
辅助量测图案，设置在所述半导体器件的当层堆叠层中，所述辅助量测图案位于所述切割道中，且所述辅助量测图案和切割道侧壁的距离大于等于安全阈值；以及
主体量测图案，设置在所述半导体器件的当层堆叠层中，所述主体量测图案位于所述切割道中，且所述主体量测图案和所述切割道侧壁的距离小于所述安全阈值，所述主体量测图案的侧壁相较于所述参照标记的侧壁倾斜。
在本发明一实施例中，所述主体量测图案和所述辅助量测图案在所述切割道上的正投影位于所述参照标记内。
在本发明一实施例中，所述光学量测结构包括：
多个辅助对准区域，设置在所述前层堆叠层的所述切割道中，所述辅助对准区域的宽度大于等于安全阈值；以及
多个主体对准区域，设置在所述前层堆叠层的所述切割道中，所述主体对准区域的宽度小于所述安全阈值。
在本发明一实施例中，所述参照标记位于所述辅助对准区域和所述主体对准区域。
本发明提供了一种半导体器件的光学量测方法，基于如上所述的一种半导体器件的光学量测结构，至少包括以下步骤：
模拟所述半导体器件的表面图形分布图，根据所述表面图形分布图，在所述半导体器件上设置参照标记、辅助量测图案和主体量测图案；
对比所述辅助量测图案和所述参照标记，调整所述辅助量测图案的倾斜度并获得所述辅助量测图案调整后的量测参数；
对比所述主体量测图案和所述参照标记，并根据所述量测参数，获取所述主体量测图案的倾斜度；以及
根据所述主体量测图案的倾斜度，以及所述主体量测图案与所述参照标记的距离，获取所述主体量测图案的套准精度。
在本发明一实施例中，设置所述辅助量测图案和所述主体量测图案的步骤包括：
在切割道中设置辅助对准区域和主体对准区域；
提供一掩模版，在所述掩模版上设置所述辅助量测图案和所述主体量测图案；以及
以所述掩模版为掩模，对所述半导体器件的当层堆叠层进行光刻处理，将所述辅助量测图案和所述主体量测图案转移至所述当层堆叠层中。
在本发明一实施例中，对比所述辅助量测图案和所述参照标记的步骤包括：
设置所述辅助量测图案的量测参数，对所述辅助量测图案和所述参照标记发射测试光线；
收集所述辅助量测图案的光线反射信号，并根据所述光线反射信号，建立参照波长图；
设置预设波长图，获取所述参照波长图中和所述预设波长图不同的波形，作为第一待测波形；以及
根据所述第一待测波形的斜率，获取所述辅助量测图案的倾斜度。
在本发明一实施例中，调整所述辅助量测图案的倾斜度的步骤包括：
设置调整阈值；以及
当所述辅助量测图案的倾斜度大于所述调整阈值，调整所述量测参数并重新获取所述光线反射信号，直到所述辅助量测图案的倾斜度小于等于所述调整阈值。
在本发明一实施例中，对比所述主体量测图案和所述参照标记的步骤包括：
根据所述辅助量测图案的所述量测参数，对所述主体量测图案和所述参照标记发射测试光线；
并获取所述主体量测图案的光学反射信号，建立量测波长图；以及
获取所述量测波长图中和所述预设波长图不同的波形，作为第二待测波形；以及
根据所述第二待测波形的斜率，获取所述主体量测图案的倾斜度。
在本发明一实施例中，获取所述述主体量测图案的倾斜度的步骤包括：
获取所述主体量测图案的侧壁和所述参照标记的边线的最大距离，作为粗套准精度；以及
根据所述粗套准精度和所述主体量测图案的倾斜度，获得精套准精度的范围。
如上所述，本发明提供了一种半导体器件的光学量测结构及其量测方法，本发明意想不到的技术效果是能够精准地量测出半导体器件的套准精度，从而提升半导体器件的制造良率。并且，根据本发明提供的光学量测结构及其量测方法，能够弥补切割道形状不规则导致的量测误差，从而提升多种芯片产品同步制造的半导体制程良率。根据本发明提供的光学量测结构及其量测方法，可以容忍对准标记的不对称性，准确测出当层堆叠层的套准精度，在提升半导体器件的制造良率上，能够达到意想不到的技术效果。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例中晶圆上芯片颗粒和切割道的分布示意图。
图2为本发明一实施例中光学量测方法的流程图。
图3为本发明一实施例中晶圆的截面图。
图4为本发明一实施例中参照标记和量测标记的俯视图。
图5为本发明一实施例中参照标记和量测标记的光线反射信号的波峰示意图。
图6为本发明一实施例中不对称量测标记的剖面示意图。
图7为图6中量测标记侧壁倾斜角度的放大图。
图8为本发明一实施例中晶圆表面的套准容差的示意图。
图9为本发明一实施例中步骤S10模拟的表面图形分布图。
图10为本发明一实施例中切割道和芯片颗粒的电镜图。
图11为本发明一实施例中切割道宽度的示意图。
图12为本发明一实施例中辅助量测图案和主体量测图案的示意图。
图13为本发明一实施例中步骤S30的流程图。
图14为本发明一实施例中步骤S40的流程图。
图15为本发明一实施例中光线反射信号的波形示意图。
图16为本发明一实施例中待测波形的示意图。
图17为本发明一实施例中步骤S60的流程图。
图中：100、晶圆；101、芯片颗粒；1011、衬底；1012、器件层；1013、堆叠层；1014、封装层；102、切割道；1021、辅助对准区域；1022、主体对准区域；103、缺口；200、参照标记；300、量测标记；301、辅助量测图案；302、主体量测图案。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在半导体的光刻制程中，为了成功地在硅片上形成图案，必须把硅片上的图形正确地与投影掩膜版上的图形对准只有每个投影的图形都能正确地和硅片上的图形匹配，集成电路才有相应的功能。在光刻制程中，掩模版经过光学邻近校正（Optical ProximityCorrection，OPC）后，接着通过曝光和显影，将掩模版图案转移到半导体结构上，从而在半导体结构上垒出符合设计需求的层级结构。其中，半导体结构的每一层设置都需要进行对准，而对准过程建立在对准标记的量测的基础上。在本实施例中，可以将掩膜版与步进光刻机或步进扫描光刻机的机身上固定的参照标记的正确对准。一旦掩膜版和曝光设备的参照标记对准，通过曝光可以形成当前半导体层级。本发明提供的量测系统及方法可以根据对准标记的定位数据来补偿掩膜版的特征变化。
请参阅图2所示，本发明提供了一种半导体器件的光学量测方法，能够对半导体器件的多层进行对准量测。具体的，本发明提供的光学量测方法包括步骤S10。
步骤S10、模拟半导体器件的表面图形分布图，在半导体器件上设置并定位辅助切割道、主体切割道和参照标记。
请参阅图1和图2，以及图4所示，在本发明一实施例中，首先提供一半导体器件，在工艺加工阶段，半导体器件可以是待加工的晶圆100。如图2所示，晶圆100上设置有多个芯片颗粒101，其中多个芯片颗粒101呈线性阵列分布。图2仅为芯片颗粒101的分布示意图，本发明不限制单个晶圆100上芯片颗粒101的数量。在本实施例中，晶圆100上设置有多个切割道102，且切割道102位于相邻的芯片颗粒101之间。其中多个切割道102呈网格状分布。在芯片颗粒101的制程结束后，可按照切割道102对晶圆100进行切割，将晶圆100分割为多个芯片颗粒101。需要说明的是，分布在晶圆100上的芯片颗粒101可以是不同类型的半导体产品，也可以是相同类型的半导体产品。在步骤S10中，在切割道102中设置对准标记，如图4所示。
请参阅图2至图4所示，在本发明一实施例中，晶圆100上设置了多个芯片颗粒101。其中晶圆100包括衬底1011、器件层1012和堆叠层1013，以及封装层1014。其中，器件层1012设置在衬底1011上。器件层1012可以是芯片器件结构，本发明对此不做限定。在本实施例中，堆叠层1013有多个，且多个堆叠层1013根据集成电路设计的结构依次铺叠在器件层1012上。其中堆叠层1013可以是金属互连结构的金属层。封装层1014设置在堆叠层1013上，用于封装芯片，本发明对此不做限定。如图3和图4所示，对准标记设置在每个堆叠层1013上。
请参阅图2至图4所示，在本发明一实施例中，对准标记包括参照标记200和量测标记300。具体的，在形成一个堆叠层1013后，将形成的堆叠层1013上的对准标记定义为参照标记200。接着要形成下一个堆叠层1013时，将下一个堆叠层1013上的对准标记定义为量测标记300。因此，在形成当层的堆叠层1013时，参照标记200为前层的对准标记，量测标记300为当层的对准标记。例如，在设置第二个堆叠层1013时，第一个堆叠层1013上的对准标记为参照标记200，第二堆叠层1013上的对准标记为量测标记300。在本实施例中，量测第n个堆叠层1013关于第n-1个堆叠层1013的套准精度时，第n个堆叠层1013上的对准标记为量测标记300，第n-1个堆叠层1013上的对准标记为参照标记200。需要说明的是，对准标记在图4的俯视图中被显示为平面图形，但对准标记为半导体制程中的光刻图案，对准标记是具有厚度的，且对准标记的厚度可以与堆叠层1013的厚度一致，本发明对对准标记的厚度不做限定。
请参阅图2至图8所示，在本发明一实施例中，当晶圆100上分布的为同一类芯片颗粒101，在切割道102中，以及切割道102与芯片颗粒101的分界面处，晶圆100的材料环境一致，因此形成的对准标记如图6所示。可以看到在图6中，下方的堆叠层1013中，由于切割道102两侧的材料环境和形貌具有一致性，因此在标准的制程工艺中能够保证对准标记的侧壁是具有对称性的。需要说明的是，本发明所述对准标记的对称性是半导体器件在同样材料环境和工艺环境下所具有的图案特性。在本实施例中，对准标记可以是四边形，且具体可以是对称的四边形。在图6中，下方的堆叠层1013中，由于晶圆100上的芯片颗粒101不是同一类型，切割道102与芯片颗粒101的分界面处，晶圆100的材料环境不同，因此对准标记102侧壁是不对称的，如图6所示，量测标记300的侧壁倾斜角度为β。需要说明的是，不论是对称的对准标记还是对称的对准标记，在俯视图中，如图3所示，由于参照标记200和量测标记300所看到的仍旧为对准标记的顶面图案，因此在俯视图中是看不出这种不对称性的。在本实施例中，可以通过光线反射信号来捕捉对准标记的不对称性，如图5所示。在OVL量测机台中，探测光照射到晶圆100的表面，晶圆100表面反射光线，机台接收端接收到反射光后，形成可分析的电子信号，即光线反射信号。分析光线反射信号，可以形成如图5所示的波形图。图5中波峰可以代表机台接收到对准标记侧壁的反射光。δ1和δ2分别为参照标记200和量测标记300的波峰间距，通过获取δ1和δ2，可以获知参照标记200和量测标记300的侧壁间距。其中，结合OVL量测机台搭载的算法，可以获取当层堆叠层1013的偏移距离。本发明对计算出的具体数值，以及计算所采用的算法不做限定。如图8所示，通过机台扫描晶圆100的表面，其中在芯片颗粒101的中心处，多个芯片颗粒101中，边缘点的偏离距离是低于容许阈值的，中心点的偏离距离是超出了容许阈值的。在本发明的其他实施例中，参照标记200或量测标记300参与量测的侧壁可以都是倾斜的，也可以是部分侧壁倾斜的，本发明对此不做限制。
请参阅图2至图4和图6所示，在本发明一实施例中，根据对准标记，计算出当层堆叠层1013的套准精度。在本实施例中，对晶圆100的俯视图中，对准标记可以是正方形，参照标记200和量测标记300的边缘平行，且量测标记300的在前一个堆叠层1013上的正投影位于参照标记200内。其中，如图3所示，以水平方向为X轴，以竖直方向为Y轴。其中，沿X轴方向，参照标记200和量测标记300的侧边距离为X1和X2。沿Y轴方向，参照标记200和量测标记300的侧边距离为Y1和Y2。根据侧边距离X1、侧边距离X2、侧边距离Y1和侧边距离Y2，可以确认当层的堆叠层1013相对于前层的堆叠层1013的偏移距离。其中，将多个偏移距离中的最大偏移距离作为套准精度的参考值。当套准精度小于等于容许阈值，则当层和前层的堆叠层1013是对齐的。当套准精度大于容许阈值，则当层并未跟前层对齐。在本实施例中，根据测出的所述套准精度，可以对下一个堆叠层1013的铺设位置进行调节，补偿套准误差。其中需要说明的是，在发现未对齐时，黄光工艺中，可以去除光阻材料重新涂胶，对工艺误差进行补偿。
请参阅图2至图4，以及图6至图10所示，在本发明一实施例中，在步骤S10中，模拟出晶圆100表面的图案分布情况。具体的，可以结合衬底1011的尺寸，以及根据每层的设计图和量测出的每层的关键尺寸偏差和套准偏差，模拟出晶圆100的表面情况，从而得到晶圆100的表面图形分布图。其中，关键尺寸（Critical Dimension，CD）可以是浅沟槽宽度或是金属线宽等尺寸。如图9所示，图9为模拟的晶圆100的表面图形分布结构，其中，类方形结构对应着芯片颗粒101的位置，而图9中可见的网格状结构对应着切割道102，图9中的圆斑状结构对应着参照标记200。图10为晶圆100随机挑选的部分区域的电镜扫描图。对照晶圆100的电镜扫描图和模拟出的表面图形分布图，可见本发明通过模拟来获取晶圆100表面图形分布图可靠度较高。并且，切割道102的形状和宽度在表面图形分布图中也能被准确地体现出来。因此在本实施例中，基于模拟出晶圆100的表面图形分布图，进行后续的量测工作，不仅量测的可靠度高，还能保护晶圆100的表面不受到损伤。
请参阅图2至图4，以及图6至图10所示，在本发明一实施例中，在步骤S10中，根据切割道102的宽度设置安全阈值，并将宽度大于等于安全阈值的切割道102设置为辅助切割道，将宽度小于安全阈值的切割道102设置为主体切割道。其中，不同产品系列的芯片颗粒101存在制程工艺不同或是层级结构的区别，导致切割道102两侧的图形分布情况并不是对称的。当切割道102的宽度大于等于安全阈值时，形成的量测标记300受到切割道102两侧的芯片颗粒101的影响较小。当切割道102过窄时，在切割道102中设置对准标记，会直接影响到对准标记的准确度，出现如图6所示的不对称。在仅有一两层堆叠层1013时，对准标记不准确的问题可能不会过于严重，但是多层累积的误差极易造成晶圆100的废片。尤其在先进制程中随着关键尺寸的减小，套准导致的误差积累非常容易导致晶圆100的废片。在本实施例中，在设置安全阈值时，可以根据实验训练获取安全阈值的范围，也可以根据行业经验设置安全阈值，本发明对安全阈值的具体数值不做限定。本实施例中根据实验数据，将安全阈值设置为例如1nm。
请参阅图2至图4，以及图6和图11所示，在本发明一实施例中，在步骤S10中，获取晶圆100上多个切割道102的宽度D。其中，在晶圆100的表面图形分布图中，切割道102的边缘可以为曲线。在本实施例中，获取切割道102的平均宽度。具体的，可以在切割道102上设置多个采样点，按照采样点的位置获取切割道102的截线，从而获取切割道102的多个宽度数值。接着计算多个宽度数值的平均值，并将平均值设置为切割道102的平均宽度。如图11所示，例如设置3个采样点a、b、c，且采样点a、采样点b、采样点c处切割道102的截线宽度分别为D1、D2、D3。其中，在获取采样点时，使通过采样点形成的切割道102的截线与参照标记200相交。在本实施例中，参照标记200对应的切割道102的平均宽度为D1、D2、D3的平均值。在本实施例中，以并列排布的三个参照标记200为例，例如位于中间的参照标记200满足切割道102的平均宽度D大于等于安全阈值，则将对应的切割道102设置为辅助切割道。反之，若位于中间的参照标记200满足切割道102的平均宽度D小于安全阈值，则将对应的切割道102设置为主体切割道。接着执行步骤S20。
步骤S20、在辅助切割道和主体切割道中分别设置辅助对准区域和主体对准区域。
请参阅图2至图4，以及图6和图11所示，在本发明一实施例中，在步骤S20中，辅助对准区域1021位于辅助切割道中，且辅助对准区域1021中有且仅有一个参照标记200。在主体切割道上设置主体对准区域1022，且主体对准区域1022中有且仅有一个参照标记200。本发明不限制辅助对准区域1021和主体对准区域1022的数量。在晶圆100上，可以同时存在多个辅助对准区域1021和主体对准区域1022。
请参阅图2至图4，以及图6和图11所示，在本发明一实施例中，在设置当层的堆叠层1013时，首先在前一堆叠层1013上设置光刻胶，并在光刻胶上设置掩模版，通过对光刻胶曝光，将掩模版上的图案转移到光刻胶上。在本实施例中，量测标记300首先设置在掩模版上，通过掩模版将量测标记300转移至光刻胶上。接着在形成堆叠层1013的功能区域时，通过光刻工艺将量测标记300转移至堆叠层1013中。本发明所述光学量测方法还提供了步骤S30。
步骤S30、提供一掩模版，在掩模版上设置辅助量测图案和主体量测图案，其中辅助量测图案与辅助对准区域对准，主体量测图案与主体对准区域对准。
请参阅图2至图4，以及图12和图13所示，在本发明一实施例中，在步骤S30中，量测标记300包括辅助量测图案301和主体量测图案302。具体的，根据辅助对准区域1021中的参照标记200设置辅助量测图案301。接着对准主体对准区域1022的参照标记200设置主体量测图案302。在本实施例中，辅助量测图案301和主体量测图案302的截面为方框形，且具体为正方形。在本发明的其他实施例中，也可以将根据参照标记200调整辅助量测图案301和主体量测图案302的形状，例如设置为菱形或是交叉的线形。在本实施例中，形成辅助量测图案301和主体量测图案302的步骤包括步骤S301和步骤S302。
步骤S301、在掩模版上设置辅助量测图案和主体量测图案，对掩模版进行光学修正，其中修正后的辅助量测图案对准辅助量测区域，修正后的主体量测图案对准主体量测区域。
步骤S302、根据晶圆缺口安装掩模版和晶圆。
请参阅图2至图4，以及图12和图13所示，在本发明一实施例中，掩模版上包括功能图案，功能图案为半导体器件为实现特定功能所设计的图案，本发明对此不做限定。在步骤S301中，在掩模版上设置辅助量测图案301和主体量测图案302。根据光学邻近校正（Optical Proximity Correction，OPC）对辅助量测图案301和主体量测图案302以及掩模版上的功能图案进行同步校正。其中，在光学邻近校正后，辅助量测图案301和主体量测图案302以及功能图案的图形经过调整，可以弥补光刻过程产生的误差，从而形成预期的图形。本发明对光学邻近校正的具体过程不做限定。在步骤S302中，掩模版和晶圆100被安装在光刻设备上。具体的，晶圆100上设置有缺口103。如图1和图8所示，制程开始前，在晶圆100上打上缺口103，制程中或是测试中可以根据缺口103对晶圆100进行定位。具体的，光刻设备包括承片台和承装架，承片台上设置有与缺口103对应的定位件。根据定位件和缺口103将晶圆100安装在承片台上，将掩模版安装在与承片台对应的承装架上。安装好掩模版后，由于掩模版是经过模拟校正的，定位精度极高。因此，在掩膜版的遮挡下对光阻层进行曝光后，能使主体量测图案302形成在主体对准区域1022上，辅助量测图案301形成在辅助对准区域1021上。具体的，辅助量测图案301和主体量测图案302分别位于对应的参照标记200上，如图12所示。接着执行步骤S40。
步骤S40、对比辅助量测图案和参照标记，获取并调整辅助量测图案的倾斜度。
请参阅图2至图4，以及图12和图14所示，在本发明一实施例中，在步骤S40中，对比辅助量测图案301和参照标记200，获取并调整辅助量测图案301的倾斜度。具体的，步骤S40包括步骤S401步骤S404。
步骤S401、根据辅助量测图案侧壁的光线反射信号建立参照波长图。
步骤S402、设置预设波长图，对比参照波长图和标准波长图的波形。
步骤S403、获取参照波长图中与预设波长图不同的波形，作为第一待测波形。
步骤S404、获取第一待测波段的斜率，并处理第一待测波段的斜率，获得辅助量测图案的倾斜度。
步骤S405、设置调整阈值，调整辅助量测图案的倾斜度，直到辅助量测图案的倾斜度小于等于调整阈值。
请参阅图2至图4，以及图12至图16所示，在本发明一实施例中，在步骤S401中，通过光波量测装置获取辅助量测图案301的光线反射信号。其中光波量测装置包括发射端和接收端。其中，发射端发出测试光线，测试光线到达辅助量测图案301的侧壁后被反射，接收端接收反射回来的测试光线。根据测试光线的发射距离以及测试光线返回的时间，可以对辅助量测图案301的侧壁形状进行模拟。其中，本发明对光线反射信号的获取基于OVL量测机台，OVL量测机台能够获取光线反射信号，并生成有关于辅助量测图案301的反射信号波形和量测参数。其中，OVL量测机台的量测参数包括辅助量测图案301的反射信号强度和反射时间，以及反射信号波形的相关参数，例如波形周期、波形长度和波形的斜率等等。如图15和图16所示，光线反射信号的波长图可以是正弦余弦的函数图，且本发明不限定波峰的数量，如图15所示。在步骤S402中，设置预设波长图。其中预设波长图为切割道102在对称环境下，OVL量测机台能够获取的标准图形，可以通过参数实验或制程工艺学习获取所述标准图形。OVL量测机台中，对比预设波长图和参照波长图，具体的，对照同一相位时波的信号强度，从而找出波形不同的波段。在步骤S403中，获取参照波长图中与预设波长图不同的波形，作为第一待测波形，如图16所示。其中图16为示意图。
请参阅图2至图4，以及图12至图16所示，在本发明一实施例中，在步骤S404中，从量测机台中调出第一待测波形的斜率数值。并根据第一待测波形的斜率，获取辅助量测图案301的倾斜度。在本实施例的实际应用中，OVL量测机台在获取辅助量测图案301的波形后，生成对应的多个参数值。在本实施例中，可以用OVL量测机台的Qmerit值代表辅助量测图案301的不对称程度。需要说明的是，Qmerit值与辅助量测图案301的斜率相关，但并不直接相等。Qmerit值与第一待测波形的斜率的具体相关关系可以根据OVL量测机台的设定改变。例如，可将第一待测波形的斜率和Qmerit值设置为线性相关，也可以设置为其他的函数相关关系，本发明对此不做限定。
请参阅图2至图4，以及图12至图16所示，在本发明一实施例中，在步骤S405中，设置调整阈值。其中调整阈值为辅助量测图案301的倾斜度的最大容许限值。在本实施例中，在设置辅助对准区域1021时，通过限制切割道102的宽度来选定辅助对准区域1021。因此辅助量测图案301和真正对称的量测标记300是有区别的。并且，OVL量测机台能够生成的参数极多，生成的波峰数量也不受限制。需要说明的是，OVL量测机台将第一待测波形的斜率转换为辅助量测图案301的倾斜度时，并非单一变量相关关系，其中还会涉及到多个参数，例如反射光的波长、选取的辅助量测图案301的厚度、选取的切割道102截面的宽度数值等等。其中涉及到的参数会形成参数表。通过更换输入的参数数值，也会改变辅助量测图案301的倾斜度。在实际应用中，也就是更换输入的参数数值，以改变Qmerit值。由于Qmerit值涉及到的参数众多，因此在本实施例中，在步骤S405中，设置调整阈值，使辅助量测图案301的倾斜度小于等于调整阈值，以避免参数选取造成辅助量测图案301的倾斜度不准确。当辅助量测图案301的倾斜度小于等于调整阈值时，根据辅助量测图案301的倾斜度可以获取主体量测图案302的套准精度。接着，执行步骤S50。
步骤S50、对比主体量测图案和参照标记，获取主体量测图案的倾斜度。
请参阅图2至图4，以及图12至图17所示，在本发明一实施例中，在步骤S50中，与步骤S401至步骤S404一致，获取主体量测图案302的第二待测波形。其中，在获取主体量测图案302的倾斜度时，计算选取的参数与辅助量测图案301调整后的参数一致，从而获取主体量测图案302的Qmerit值。接着执行步骤S60。
步骤S60、根据主体量测图案的倾斜度和主体量测图案与参照标记的距离，获取主体量测图案的套准精度。
请参阅图2至图4、图6和图8，以及图12和图17所示，在本发明一实施例中，在步骤S60中，获得主体量测图案302的倾斜度后，根据主体量测图案302的侧壁和参照标记200的距离，以及主体量测图案302的倾斜度，获取主体量测图案302的套准精度。具体的，步骤S60包括步骤S601至步骤S603。
步骤S601、获取主体量测图案的侧壁和参照标记边线的最大距离，作为粗套准精度。
步骤S602、根据粗套准精度和倾斜度，获得精套准精度的范围。
请参阅图2至图4、图6和图8，以及图12和图17所示，在本发明一实施例中，在步骤S601中，如图4所示，依次获取主体量测图案302的侧边与参照标记200的距离，例如为X1、X2、Y1和Y2，其中，例如X2为最大值，则将X2作为主体量测图案302的粗套准精度。在步骤S602中，精套准精度为粗套准精度和倾斜度的和或差。具体的，精套准精度的最大值为粗套准精度和倾斜度的和。精套准精度的最小值为粗套准精度和倾斜度的差。需要说明的是，对于不对称的量测标记300，本发明获得的精套准精度为量测标记300实际的套准精度范围，并非单一数值。对应精套准精度的范围，当最大精套准精度超出容许阈值，则认为当层的堆叠层1013已经发生偏移，可以重新洗去光刻胶，并重新上胶，以提升半导体器件的良率。需要说明的是，在半导体器件中，同时具有多个精套准精度，要确认全部芯片颗粒101的套准精度，如图8所示。任一芯片颗粒101的精套准精度不符合要求，都需要考虑重新上胶。
本发明提供了一种半导体器件的光学量测结构及其量测方法，其中所述光学量测结构包括多个参照标记，以及辅助量测图案和主体量测图案。其中，多个参照标记设置在切割道中，且参照标记位于半导体器件的前层堆叠层中。辅助量测图案设置在半导体器件的当层堆叠层中。其中辅助量测图案位于切割道中，且辅助量测图案和切割道侧壁的距离大于等于安全阈值。主体量测图案设置在半导体器件的当层堆叠层中。其中主体量测图案位于切割道中，且主体量测图案和切割道侧壁的距离小于安全阈值。其中主体量测图案和辅助量测图案在切割道上的正投影位于参照标记内，且主体量测图案的侧壁相较于参照标记的侧壁倾斜。
本发明提供了一种半导体器件的光学量测结构及其量测方法，其中在光学量测方法中，模拟所述半导体器件的表面图形分布图，根据所述表面图形分布图，在所述半导体器件上设置参照标记、辅助量测图案和主体量测图案。对比所述辅助量测图案和所述参照标记，调整所述辅助量测图案的倾斜度并获得所述辅助量测图案调整后的量测参数。对比所述主体量测图案和所述参照标记，并根据所述量测参数，获取所述主体量测图案的倾斜度。根据所述主体量测图案的倾斜度，以及所述主体量测图案与所述参照标记的距离，获取所述主体量测图案的套准精度。根据本发明提供的光学量测结构及其量测方法，能够取得的意想不到的技术效果。具体的，本发明意想不到的技术效果为：能够容忍对准标记的不对称性，并且弥补切割道形貌不规则导致的套准精度误差，从而提升半导体器件的制造良率。在半导体的先进制程中，尤其是随着半导体器件的关键尺寸的减小，半导体器件堆叠层数的上升，本发明能够显著提升半导体器件的制造良率。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种半导体器件的光学量测结构，其特征在于，所述半导体器件上设置切割道，所述光学量测结构至少包括：
多个参照标记，设置在所述切割道中，且所述参照标记位于所述半导体器件的前层堆叠层中；
辅助量测图案，设置在所述半导体器件的当层堆叠层中，所述辅助量测图案位于所述切割道中，且所述辅助量测图案和切割道侧壁的距离大于等于安全阈值；以及
主体量测图案，设置在所述半导体器件的当层堆叠层中，所述主体量测图案位于所述切割道中，且所述主体量测图案和所述切割道侧壁的距离小于所述安全阈值，所述主体量测图案的侧壁相较于所述参照标记的侧壁倾斜。
2.根据权利要求1所述的一种半导体器件的光学量测结构，其特征在于，所述主体量测图案和所述辅助量测图案在所述切割道上的正投影位于所述参照标记内。
3. 根据权利要求1所述的一种半导体器件的光学量测结构，其特征在于，所述光学量测结构包括：
多个辅助对准区域，设置在所述前层堆叠层的所述切割道中，所述辅助对准区域的宽度大于等于安全阈值；以及
多个主体对准区域，设置在所述前层堆叠层的所述切割道中，所述主体对准区域的宽度小于所述安全阈值。
4.根据权利要求3所述的一种半导体器件的光学量测结构，其特征在于，所述参照标记位于所述辅助对准区域和所述主体对准区域。
5.一种半导体器件的光学量测方法，基于如权利要求1所述的一种半导体器件的光学量测结构，其特征在于，至少包括以下步骤：
模拟所述半导体器件的表面图形分布图，根据所述表面图形分布图，在所述半导体器件上设置参照标记、辅助量测图案和主体量测图案；
对比所述辅助量测图案和所述参照标记，调整所述辅助量测图案的倾斜度并获得所述辅助量测图案调整后的量测参数；
对比所述主体量测图案和所述参照标记，并根据所述量测参数，获取所述主体量测图案的倾斜度；以及
根据所述主体量测图案的倾斜度，以及所述主体量测图案与所述参照标记的距离，获取所述主体量测图案的套准精度。
6.根据权利要求5所述的一种半导体器件的光学量测方法，其特征在于，设置所述辅助量测图案和所述主体量测图案的步骤包括：
在切割道中设置辅助对准区域和主体对准区域；
提供一掩模版，在所述掩模版上设置所述辅助量测图案和所述主体量测图案；以及
以所述掩模版为掩模，对所述半导体器件的当层堆叠层进行光刻处理，将所述辅助量测图案和所述主体量测图案转移至所述当层堆叠层中。
7.根据权利要求5所述的一种半导体器件的光学量测方法，其特征在于，对比所述辅助量测图案和所述参照标记的步骤包括：
设置所述辅助量测图案的量测参数，对所述辅助量测图案和所述参照标记发射测试光线；
收集所述辅助量测图案的光线反射信号，并根据所述光线反射信号，建立参照波长图；
设置预设波长图，获取所述参照波长图中和所述预设波长图不同的波形，作为第一待测波形；以及
根据所述第一待测波形的斜率，获取所述辅助量测图案的倾斜度。
8. 根据权利要求7所述的一种半导体器件的光学量测方法，其特征在于，调整所述辅助量测图案的倾斜度的步骤包括：
设置调整阈值；以及
当所述辅助量测图案的倾斜度大于所述调整阈值，调整所述量测参数并重新获取所述光线反射信号，直到所述辅助量测图案的倾斜度小于等于所述调整阈值。
9.根据权利要求8所述的一种半导体器件的光学量测方法，其特征在于，对比所述主体量测图案和所述参照标记的步骤包括：
根据所述辅助量测图案的所述量测参数，对所述主体量测图案和所述参照标记发射测试光线；
并获取所述主体量测图案的光学反射信号，建立量测波长图；以及
获取所述量测波长图中和所述预设波长图不同的波形，作为第二待测波形；以及
根据所述第二待测波形的斜率，获取所述主体量测图案的倾斜度。
10. 根据权利要求5所述的一种半导体器件的光学量测方法，其特征在于，获取所述述主体量测图案的倾斜度的步骤包括：
获取所述主体量测图案的侧壁和所述参照标记的边线的最大距离，作为粗套准精度；以及
根据所述粗套准精度和所述主体量测图案的倾斜度，获得精套准精度的范围。
CN202311694173.3A 2023-12-12 2023-12-12 一种半导体器件的光学量测结构及其量测方法 Active CN117410276B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311694173.3A CN117410276B (zh) 2023-12-12 2023-12-12 一种半导体器件的光学量测结构及其量测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311694173.3A CN117410276B (zh) 2023-12-12 2023-12-12 一种半导体器件的光学量测结构及其量测方法

Publications (2)

Publication Number Publication Date
CN117410276A true CN117410276A (zh) 2024-01-16
CN117410276B CN117410276B (zh) 2024-03-01

Family

ID=89498300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311694173.3A Active CN117410276B (zh) 2023-12-12 2023-12-12 一种半导体器件的光学量测结构及其量测方法

Country Status (1)

Country Link
CN (1) CN117410276B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101592869A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 曝光设备焦距监测方法
CN112731778A (zh) * 2019-10-28 2021-04-30 长鑫存储技术有限公司 一种半导体套刻精度的控制方法及叠层标记
US20210351089A1 (en) * 2020-05-11 2021-11-11 Kla Corporation Substrate with Cut Semiconductor Pieces Having Measurement Test Structures for Semiconductor Metrology
CN115356898A (zh) * 2022-08-25 2022-11-18 上海华力集成电路制造有限公司 提高光刻套刻精度的方法
CN116360223A (zh) * 2023-02-01 2023-06-30 上海华力集成电路制造有限公司 量测图形结构及其使用方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101592869A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 曝光设备焦距监测方法
CN112731778A (zh) * 2019-10-28 2021-04-30 长鑫存储技术有限公司 一种半导体套刻精度的控制方法及叠层标记
US20210351089A1 (en) * 2020-05-11 2021-11-11 Kla Corporation Substrate with Cut Semiconductor Pieces Having Measurement Test Structures for Semiconductor Metrology
CN115356898A (zh) * 2022-08-25 2022-11-18 上海华力集成电路制造有限公司 提高光刻套刻精度的方法
CN116360223A (zh) * 2023-02-01 2023-06-30 上海华力集成电路制造有限公司 量测图形结构及其使用方法

Also Published As

Publication number Publication date
CN117410276B (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
EP1162507B1 (en) Alignment method, overlay deviation inspection method and photomask
US5017514A (en) Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern
US20200241429A1 (en) Self-referencing and self-calibrating interference pattern overlay measurement
US20040239934A1 (en) Aberration mark and method for estimating overlay error and optical aberrations
US6083807A (en) Overlay measuring mark and its method
US8717539B2 (en) Calibration of optical line shortening measurements
US7865328B2 (en) Position detecting method and apparatus
US20100321705A1 (en) Semiconductor device and method of manufacturing the same
CN101789386B (zh) 晶片对准的方法
US20190049849A1 (en) Wafer table chuck having a particle recess
JPH07153673A (ja) 半導体装置の製造方法および測定マークパターン
US6309944B1 (en) Overlay matching method which eliminates alignment induced errors and optimizes lens matching
CN116203808B (zh) 套刻误差的量测方法及套刻标记
CN117410276B (zh) 一种半导体器件的光学量测结构及其量测方法
US6757629B2 (en) Calibration plate having accurately defined calibration pattern
US8174673B2 (en) Method for wafer alignment
CN111128829A (zh) 对准方法及校准方法
JP2006332177A (ja) 半導体ウエハ、その製造方法及びマスク
CN117406552A (zh) 对准标记的布局方法及装置
US20230035488A1 (en) Metrology method
CN116263567A (zh) 一种套刻误差的测量方法
JPH11132716A (ja) フォトリソグラフィ工程における重ね合わせ精度測定方法、及びフォトリソグラフィ工程における重ね合わせ精度測定マーク
CN115087930A (zh) 多步骤过程检查方法
JP7287304B2 (ja) ワイドバンドギャップ半導体装置の製造方法
KR100356757B1 (ko) 반도체 웨이퍼 패턴의 크기 및 오버레이 측정방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant