CN117407345A - 一种共享触发总线的实现方法和系统 - Google Patents

Abstract

本发明公开一种共享触发总线的实现方法和系统，方法包括：通过触发总线使主控制器与所有需要接收触发的模块相连；对主控制器预设若干个触发编码，使主控制器在一个时间周期内，按预设时间顺序输出所述若干个触发编码；对各个模块预设各自需要响应的触发编码，使各个模块在接收到自身需要响应的触发编码后，触发相应动作。本发明只需一个信号线，触发信号数量则不受限制，可以随模块的增多而增多；另外，通过编码信号进行控制，也不受限于传统触发执行动作的高低电平两种种类，如此便同时解决了传统的触发实现方式中触发信号数量受限、触发执行动作种类受限的不足。

Description

一种共享触发总线的实现方法和系统

技术领域

本发明属于电路控制技术领域，更具体地，涉及一种共享触发总线的实现方法和系统。

背景技术

在复杂的电路控制系统中，通常会根据每部分电路功能的不同划分成不同的独立的功能模块，而这些功能模块需要在统一的控制下协同实现整体功能。一般主控制器会承担整个系统统一控制的功能，输出特定的时序信号，每个功能电路模块接收这些时序信号，在特定的时刻完成该电路模块的功能。比如在冷原子重力仪电控系统中，拉曼光的频率切换和拉曼光的开启与关闭是需要在特定时间执行的，但拉曼光的变频和拉曼光的开启关闭这两个功能是分别由两个电路模块实现的，为了实现这两个电路模块在特定时刻实现特定动作的目的，需要由主控制器发出触发信号来控制。

多个电路模块为了实现精确的同步工作，传统的实现方式是：主控制器输出多个触发信号给每个独立的电路功能模块或板卡。当有N个功能板卡，那么主控制器件输出N个触发信号，需要第几块板卡产生特定动作时，主控制器就输出第几个触发信号。参考图1所示，比如在面向仪器系统的PCI扩展(PCI extensions for Instrumentation，简写为：PXI)系统中，星形触发控制器(Star Trigger Controller)输出多个触发信号，每个触发信号分别连接到每个模块(Module)上，各个模块在各自的触发信号控制下工作。

传统的触发实现方式有诸多限制：

触发信号数量受限：每个模块需要一个触发信号。通常一个触发信号在一根PCB走线或是一个连接导线上走线。N个模块需要触发，那么就需要N个触发信号，也即需要N根PCB或N条连接导线，而实际工作过程中，需要的模块数量可能众多，但PCB或连接导线的数量却跟不上，导致触发信号数量受限。

触发执行动作种类受限：传统的触发实现方式通常只能实现高电平和低电平输出，即只能表示出两种状态。假设一个模块根据触发信号的高低电平产生两个频率，高电平输出f1，低电平输出f2，这种场景下容易实现。但当需要在3个频率之间切换时，这种触发方式无法满足要求。因为触发信号通常是数字信号，一个触发信号只有高电平或者低电平两种，无法表示出更多的状态。

鉴于此，如何克服上述现有技术所存在的技术问题是本技术领域亟待解决的难题。

发明内容

本发明的目的之一在于克服上述现有技术中存在的技术问题，为了解决传统的触发实现方式中触发信号数量受限、触发执行动作种类受限的不足，提供一种共享触发总线的实现方法和系统，使主控制器通过一条触发总线(一个信号线)输出触发信号，触发总线连接到所有需要接收触发的模块。主控制器通过触发总线输出编码信号，所有模块都能接收到编码信号，当接收到特定编码时就可以根据预定产生对应的动作。采用本发明的方案只需一个信号线，触发信号数量则不受限制，可以随模块的增多而增多；另外，通过编码信号进行控制，也不受限于传统触发执行动作的高低电平两种种类，如此便同时解决了传统的触发实现方式中触发信号数量受限、触发执行动作种类受限的不足。

为实现上述目的，按照本发明的第一方面，提供了一种共享触发总线的实现方法，包括：

通过触发总线使主控制器与所有需要接收触发的模块相连；

对主控制器预设若干个触发编码，使主控制器在一个时间周期内，按预设时间顺序输出所述若干个触发编码；

对各个模块预设各自需要响应的触发编码，使各个模块在接收到自身需要响应的触发编码后，触发相应动作。

在一个可选的实施方式中，所述通过触发总线使主控制器与所有需要接收触发的模块相连具体包括：

将主控制器与触发总线相连，使主控制器通过触发总线输出触发信号，所述触发信号包括预设的若干个触发编码；

将各个模块分别与触发总线相连，使各个模块分别通过触发总线接收到触发信号。

在一个可选的实施方式中，所述对主控制器预设若干个触发编码，使主控制器在一个时间周期内，按预设时间顺序输出所述若干个触发编码具体包括：

对主控制器预设N个触发编码，对N个触发编码的输出顺序进行排序，并确定N个触发编码的输出时间，在一个时间周期内，依照N个触发编码的输出顺序以及输出时间输出所述N个触发编码。

在一个可选的实施方式中，所述对各个模块预设各自需要响应的触发编码，使各个模块在接收到自身需要响应的触发编码后，触发相应动作具体包括：

对于每个模块，都设定自身需要响应的触发编码，每个模块在通过触发总线接收到主控制器发送的触发编码时，判断是否属于自身需要响应的触发编码，若属于则触发与触发编码对应的相应动作，若不属于则不触发任何动作。

在一个可选的实施方式中，一个模块具有一个相应动作时，设定一个触发编码与该一个相应动作对应；模块在接收到自身需要响应的触发编码后，触发相应动作。

在一个可选的实施方式中，一个模块具有多个相应动作时，设定多个触发编码与该多个相应动作一一对应；模块在接收到自身需要响应的触发编码后，触发与该触发编码对应的相应动作。

在一个可选的实施方式中，所述主控制器内设置有一个寄存器，所述寄存器内包括与模块数量相对应的数码位数；当模块接收到自身需要响应的触发编码并触发相应动作后，所述寄存器改变与触发相应动作的模块所对应位置的数码，以使所述主控制器通过所述寄存器内数码的改变判断出模块是否正常工作。

在一个可选的实施方式中，所述触发编码的TTL电平包括起始位、数据位以及停止位，其中，所述起始位为高电平，所述停止位为低电平，所述数据位位于起始位与停止位之间。

在一个可选的实施方式中，所述触发总线采用差分信号的方式实现时，将触发信号设置为一对，以分别对应差分信号下的一对触发总线。

第二方面，本发明提供一种共享触发总线的实现系统，应用如第一方面所述的共享触发总线的实现方法，包括主控制器以及若干个模块，所述主控制器通过触发总线与所有模块相连；其中：

所述主控制器预设有若干个触发编码，在一个时间周期内，所述主控制器通过所述触发总线按预设时间顺序输出所述若干个触发编码到所有模块；

每个所述模块预设有自身需要响应的触发编码，每个所述模块在接收到自身需要响应的触发编码后，触发相应动作。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有如下有益效果：

1、物理电路更简单，成本更低：整个触发功能只需要一条总线，主控制器件输出，其它所有模块同时连接到这个总线，所有模块都能接收到触发信号。

2、需要接收触发信号的模块不受电路限制：传统触发方式每个模块都需要一个触发信号，主控制器受限于自身资源，输出的触发信号不可能无限制增加。而本发明的触发信号数量与触发编码的方式有关，比如触发编码采用8位时，触发输出的种类最多能支持256种(2⁸＝256)。当需要触发的种类更多时，只需要增加触发编码的位数就可以了。

3、接收模块支持的执行动作数量不受限制：传统的触发方式，通常每个模块只接收一个触发信号，当需要实现多个动作切换时，通常需要其它更复杂的技术来辅助实现。而在本发明中，如果一个模块需要支持执行多个动作，比如需要在f1、f2和f3三个频率中切换时，只需要给这个模块分配3个编码就可以了，接收模块收到对应的编码n时，就将频率切换到fn即可。

4、触发总线可以采用差分信号的方式实现，提高抗干扰能力：传统触发方式需要N个触发信号来控制N个模块，如果为了提供抗干扰能力采用差分线，那么触发信号需要增加到2N，成本和复杂度成倍数增加，如果N很大，受限于系统规模限制，这种方式有时候是不可接受的。而本发明共享总线的触发方式，仅仅是由1个触发信号变成了1对(两个)触发信号，成本和复杂度并不会增加多少。

附图说明

图1为本发明提供的传统的触发方式示意图；

图2为本发明实施例1提供的一种共享触发总线的实现方法流程图；

图3为本发明实施例1提供的触发编码的TTL电平示意图；

图4为本发明实施例1提供的差分信号示意图；

图5为本发明实施例2提供的一种共享触发总线的实现系统示意图；

图6为本发明实施例3提供的一种共享触发总线的实现装置的结构示意图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以作出若干变形和改进。这些都属于本发明的保护范围。

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。

需要说明的是，如果不冲突，本发明实施例中的各个特征可以相互结合，均在本申请的保护范围之内。另外，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。

除非另有定义，本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本说明书中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是用于限制本发明。此外，下面所描述的本发明各个实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。

此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

本发明提出了一种新型的触发方式：一种共享触发总线的实现方法。主控制器通过一条总线(一个信号线)输出触发信号，总线连接到所有需要接收触发的模块。主控制器通过总线输出编码信号，所有模块都能接收到编码信号，当接收到特定编码时就可以根据预定产生对应的动作。下面就参考附图和实施例结合来详细说明本发明。

实施例1：

如图2所示，本发明提供了一种共享触发总线的实现方法，包括如下步骤。

步骤100：通过触发总线使主控制器与所有需要接收触发的模块相连。在本优选实施例的该步骤中，所述通过触发总线使主控制器与所有需要接收触发的模块相连具体包括：将主控制器与触发总线相连，使主控制器通过触发总线输出触发信号，所述触发信号包括预设的若干个触发编码；将各个模块分别与触发总线相连，使各个模块分别通过触发总线接收到触发信号，同样的，模块能接收到的触发信号也包括预设的若干个触发编码。

步骤200：对主控制器预设若干个触发编码，使主控制器在一个时间周期内，按预设时间顺序输出所述若干个触发编码。在本优选实施例的该步骤中，所述对主控制器预设若干个触发编码，使主控制器在一个时间周期内，按预设时间顺序输出所述若干个触发编码具体包括：对主控制器预设N个触发编码，对N个触发编码的输出顺序进行排序，并确定N个触发编码的输出时间，在一个时间周期内，依照N个触发编码的输出顺序以及输出时间输出所述N个触发编码。例如，对主控制器预设4个触发编码：触发编码1号、触发编码2号、触发编码3号、触发编码4号；对这4个触发编码的输出顺序进行排序：触发编码2号排在第一个发送、触发编码4号排在第二个发送、触发编码3号排在第三个发送、触发编码1号排在第四个发送；确定4个触发编码的输出时间：触发编码2号在0.5s时输出、触发编码4号在1s时输出、触发编码3号在1.5s时输出、触发编码1号在2s时输出；那么，在一个时间周期内(比如3秒的时间周期)，主控制器依照这4个触发编码的输出顺序以及输出时间输出这4个触发编码：在0.5s时输出触发编码2号、在1s时输出触发编码4号、在1.5s时输出触发编码3号、在2s时输出触发编码1号。

步骤300：对各个模块预设各自需要响应的触发编码，使各个模块在接收到自身需要响应的触发编码后，触发相应动作。在本优选实施例的该步骤中，所述对各个模块预设各自需要响应的触发编码，使各个模块在接收到自身需要响应的触发编码后，触发相应动作具体包括：对于每个模块，都设定自身需要响应的触发编码，每个模块在通过触发总线接收到主控制器发送的触发编码时，判断是否属于自身需要响应的触发编码，若属于则触发与触发编码对应的相应动作，若不属于则不触发任何动作。例如，有四个模块：模块1、模块2、模块3、模块4，模块1设定自身需要响应的触发编码1号，对应的，模块1的相应动作1在收到触发编码1号时执行；模块2设定自身需要响应的触发编码2号，对应的，模块2的相应动作2在收到触发编码2号时执行；模块3设定自身需要响应的触发编码3号，对应的，模块3的相应动作3在收到触发编码3号时执行；模块4设定自身需要响应的触发编码4号，对应的，模块4的相应动作4在收到触发编码4号时执行。模块1、模块2、模块3、模块4在通过触发总线接收到主控制器发送的触发编码时，先接收到主控制器在0.5s时输出的触发编码2号，此时，模块2判断触发编码2号属于自身需要响应的触发编码，所以执行对应的相应动作2，而模块1、模块3、模块4判断触发编码2号不属于自身需要响应的触发编码，不执行任何动作。模块1、模块2、模块3、模块4接收到主控制器在1s时输出的触发编码4号，此时，模块4判断触发编码4号属于自身需要响应的触发编码，所以执行对应的相应动作4，而模块1、模块2、模块3判断触发编码4号不属于自身需要响应的触发编码，不执行任何动作。模块1、模块2、模块3、模块4接收到主控制器在1.5s时输出的触发编码3号，此时，模块3判断触发编码3号属于自身需要响应的触发编码，所以执行对应的相应动作3，而模块1、模块2、模块4判断触发编码3号不属于自身需要响应的触发编码，不执行任何动作。模块1、模块2、模块3、模块4接收到主控制器在2s时输出的触发编码1号，此时，模块1判断触发编码1号属于自身需要响应的触发编码，所以执行对应的相应动作1，而模块2、模块3、模块4判断触发编码1号不属于自身需要响应的触发编码，不执行任何动作。

通过上述步骤，本发明实施例采用的物理电路更简单，成本更低：整个触发功能只需要一条总线，主控制器件输出，其它所有模块同时连接到这个总线，所有模块都能接收到触发信号。另外，本发明实施例需要接收触发信号的模块不受电路限制、接收模块支持的执行动作数量不受限制。

基于上述方法，在本优选实施例的一个具体实施方式中，一个模块具有一个相应动作时，设定一个触发编码与该一个相应动作对应；模块在接收到自身需要响应的触发编码后，触发相应动作。例如上述举例中，模块1只有相应动作1这一个相应动作时，只设定一个触发编码1号与相应动作1对应，模块1也只需对触发编码1号产生反应，在接收到触发编码1号时执行相应动作1。模块2只有相应动作2这一个相应动作时，只设定一个触发编码2号与相应动作2对应，模块2也只需对触发编码2号产生反应，在接收到触发编码2号时执行相应动作2。模块3只有相应动作3这一个相应动作时，只设定一个触发编码3号与相应动作3对应，模块3也只需对触发编码3号产生反应，在接收到触发编码3号时执行相应动作3。模块4只有相应动作4这一个相应动作时，只设定一个触发编码4号与相应动作4对应，模块4也只需对触发编码4号产生反应，在接收到触发编码4号时执行相应动作4。

基于上述方法，在本优选实施例的另一个具体实施方式中，一个模块具有多个相应动作时，设定多个触发编码与该多个相应动作一一对应；模块在接收到自身需要响应的触发编码后，触发与该触发编码对应的相应动作。例如在上一个举例的基础上，模块1有相应动作1、相应动作5这两个相应动作时，就需要设定一个触发编码1号与相应动作1对应、设定一个触发编码5号与相应动作5对应，模块1需要对触发编码1号、触发编码5号这两个触发编码产生反应，在接收到触发编码1号时执行相应动作1，在接收到触发编码5号时执行相应动作5。其他模块同理，每个模块有多少个相应动作，就需要设定多少个触发编码来与相应动作对应，并且这些触发编码都需要预设在主控制器的输出中，才能通过触发总线传输到各个模块，以使模块接收到这些触发编码后执行相应动作。

在本优选实施例的一个具体实施方式中，所述触发编码采用8位或更多位数的二进制数表示。比如触发编码采用8位时，触发输出的种类最多能支持256种(2⁸＝256)。当需要触发的种类更多时，只需要增加触发编码的位数就可以了。

参考图3所示，在本优选实施例的一个具体实施方式中，所述触发编码的TTL电平包括起始位、数据位以及停止位，其中，所述起始位为高电平，所述停止位为低电平，所述数据位位于起始位与停止位之间。需说明，触发总线是主控制器依次输出多个编码，从设备分别接收各自对应的编码。触发总线在空闲时(即不输出编码的时间段)，一般处于低电平(或高电平，那后续电平相反)，那么当主控制器输出一个8bit的编码时，需要添加一个高电平的起始位，这样子从设备只要识别到触发总线由低电平变到高电平时，就知道有一个新的触发编码到来。当主控制器需要连续输出两个8bit编码时，当输出完第一个编码时，需要插入一个低电平停止位，用来间隔下一个编码。否则两个8bit编码中间没有停止位分割，会导致从设备可能接收到一个16bit的编码，而不是两个8bit编码。所以需要停止位用来分割两个连续的编码。

在一个可选的实施方式中，所述触发总线采用差分信号的方式实现时，将触发信号设置为一对，以分别对应差分信号下的一对触发总线。在本优选实施例的一个具体实施方式中，参考图4所示，差分信号一般指用两根PCB走线输出一个信号，这两根PCB走线一个为P端，另外一个为N端，p和n输出的信号向反，接收端接收p和n之后将p和n的信号相减，恢复出需要的信号。差分信号能抑制共模干扰，能提高抗干扰能力，能将信号传递更远。

在一个可选的实施方式中，所述主控制器内设置有一个寄存器，所述寄存器内包括与模块数量相对应的数码位数；当模块接收到自身需要响应的触发编码并触发相应动作后，所述寄存器改变与触发相应动作的模块所对应位置的数码，以使所述主控制器通过所述寄存器内数码的改变判断出模块是否正常工作。例如，模块有八个，那么寄存器就包括八位数码(模块数量增减的话，寄存器数码位数也相应增减，保持与模块数量一致)，初始可以为00000000；当第一个模块接收到自身需要响应的触发编码并触发相应动作后，寄存器第一个数码变为1，整体为10000000；当第四个模块接收到自身需要响应的触发编码并触发相应动作后，寄存器第四个数码变为1，整体为10010000；以此类推，主控制器每一轮信号过去(每一轮信号前，寄存器数码整体初始化归零)，有哪些模块触发相应动作，寄存器相对应的数码也进行改变，从而可以通过寄存器方便的判断出哪些模块触发了相应动作。这样一来，当有些模块损坏或故障无法正常工作时，通过读取寄存器的数码改变，来和本来预设需要的模块动作相比，就能方便快速的得知哪些模块正常工作，哪些模块出现问题，进而发出通知解决问题。例如，主控制器发出一轮信号，原预定是能触发第一个模块、第四个模块进行动作切换，结果在触发完成后，发现寄存器内数码整体为00010000，而按预定应该是10010000，由此可以得知第一个模块出现问题，随即发出通知，以解决第一个模块出现的问题。

在一个可选的实施方式中，当多个模块需要同步触发一个组合指令的时候，通过寄存器内数码的改变快慢，来得知模块反应速度快慢；若模块反应速度不符合同步触发的需求，则发出通知以对相应模块进行更换或调节，以使该多个模块反应速度满足同步触发的需求。在这种情况下，寄存器能实现高频读取，进而能获知寄存器内数码的改变快慢，当多个模块需要同步触发一个组合指令的时候，例如，第一个模块、第四个模块、第八个模块需要同步触发一个组合指令，在高频读取寄存器内数码的情况下，发现整体数码先是变为00010000，然后变为00010001，最后变为10010001，由此可以得出，第四个模块反应速度最快、第八个模块反应速度其次、第一个模块反应速度最慢。基于此发出通知，对这三个模块进行调节，使三者速度保持一致，或在某个极小范围误差内。调节可以是直接更换模块，也可以是对模块设置进行调节，调节标准能以最快的一个为标准，也能以较慢的为标准，根据需求而定。

综上所述，本发明提出了一种共享触发总线的实现方法，该方法与现有技术相比，具有如下有益效果：1、物理电路更简单，成本更低：整个触发功能只需要一条总线，主控制器件输出，其它所有模块同时连接到这个总线，所有模块都能接收到触发信号。2、需要接收触发信号的模块不受电路限制：传统触发方式每个模块都需要一个触发信号，主控制器受限于自身资源，输出的触发信号不可能无限制增加。而本发明的触发信号数量与触发编码的方式有关，比如触发编码采用8位时，触发输出的种类最多能支持256种(2⁸＝256)。当需要触发的种类更多时，只需要增加触发编码的位数就可以了。3、接收模块支持的执行动作数量不受限制：传统的触发方式，通常每个模块只接收一个触发信号，当需要实现多个动作切换时，通常需要其它更复杂的技术来辅助实现。而在本发明中，如果一个模块需要支持执行多个动作，比如需要在f1、f2和f3三个频率中切换时，只需要给这个模块分配3个编码就可以了，接收模块收到对应的编码n时，就将频率切换到fn即可。4、触发总线可以采用差分信号的方式实现，提高抗干扰能力：传统触发方式需要N个触发信号来控制N个模块，如果为了提供抗干扰能力采用差分线，那么触发信号需要增加到2N，成本和复杂度成倍数增加，如果N很大，受限于系统规模限制，这种方式有时候是不可接受的。而本发明共享总线的触发方式，仅仅是由1个触发信号变成了1对(两个)触发信号，成本和复杂度并不会增加多少。

实施例2：

本发明实施例还提供一种共享触发总线的实现系统，应用如上实施例提供的共享触发总线的实现方法，参考图5所示，为本实施例提供的一种共享触发总线的实现系统的模块结构框图。本实施例的系统包括主控制器以及若干个模块(也即图中模块1、模块2、模块3、模块4、模块5、模块6......模块N)，所述主控制器通过触发总线与所有模块相连；其中：所述主控制器预设有若干个触发编码，在一个时间周期内，所述主控制器通过所述触发总线按预设时间顺序输出所述若干个触发编码到所有模块；每个所述模块预设有自身需要响应的触发编码，每个所述模块在接收到自身需要响应的触发编码后，触发相应动作。

具体的，参考图5所示，主控制器可以预设多个触发编码，触发编码可以用8位或更多位数的二进制数表示。比如图5中主控制器的编码采用8位进制数表示，预设了0x01，0x43，0xAA和0x55共4个编码，在一个时间周器T内，在特定的时间输出这4个编码。N个模块同时接入这个触发总线，并都能接收触发编码信号。每个模块都只响应各自设定的触发编码，比如模块1只响应0x01编码，当接收到0x01编码时，模块1产生特定的动作。假设模块1是拉曼光变频模块，接收到0x01编码时，将拉曼光频率切换到f1，而接收到其它编码时，不产生任何动作。每个模块也可以设定接收多个编码，比如模块1可以设定接收0x01和0x43两个编码，当模块1在当前周期T内接收到0x01时，将拉曼光频率切换到f1，而接收到0x43时，将拉曼光频率切换到f2。

基于上述系统架构，本实施例还提供该系统的具体工作步骤和原理：步骤1：主控制器输出一条触发总线，多个功能模块同时连接到这条触发总线。在复杂的电路控制系统中，每个功能模块实现特定功能，主控制器负责产生触发信号，在特定时间控制各个功能模块开始动作。步骤2：将每个功能需要触发后执行的动作进行编码。比如模块1实现在三个频率中切换，可以将0x01、0x02、0x03三个编码分别代表切换到f1、f2、f3。模块2实现激光打开、关闭两个动作，可以分别编码成0x04、0x05。步骤3：将所有编码按要求预设进主控制器，比如0.1s时刻输出0x01，3s时刻输出0x02……。系统开始工作后，主控制器件按照预设的时间和编码顺序依次输出各个编码。步骤4：触发总线上的每个功能模块都能接收到所有编码，但只有特定模块才会响应特定的编码。比如模块1收到0x01、0x02和0x03才会切换频率，而接收到其它编码时不响应。

综上所述，本发明提出了一种共享触发总线的实现系统，该系统与现有技术相比，具有如下有益效果：1、物理电路更简单，成本更低：整个触发功能只需要一条总线，主控制器件输出，其它所有模块同时连接到这个总线，所有模块都能接收到触发信号。2、需要接收触发信号的模块不受电路限制：传统触发方式每个模块都需要一个触发信号，主控制器受限于自身资源，输出的触发信号不可能无限制增加。而本发明的触发信号数量与触发编码的方式有关，比如触发编码采用8位时，触发输出的种类最多能支持256种(2⁸＝256)。当需要触发的种类更多时，只需要增加触发编码的位数就可以了。3、接收模块支持的执行动作数量不受限制：传统的触发方式，通常每个模块只接收一个触发信号，当需要实现多个动作切换时，通常需要其它更复杂的技术来辅助实现。而在本发明中，如果一个模块需要支持执行多个动作，比如需要在f1、f2和f3三个频率中切换时，只需要给这个模块分配3个编码就可以了，接收模块收到对应的编码n时，就将频率切换到fn即可。4、触发总线可以采用差分信号的方式实现，提高抗干扰能力：传统触发方式需要N个触发信号来控制N个模块，如果为了提供抗干扰能力采用差分线，那么触发信号需要增加到2N，成本和复杂度成倍数增加，如果N很大，受限于系统规模限制，这种方式有时候是不可接受的。而本发明共享总线的触发方式，仅仅是由1个触发信号变成了1对(两个)触发信号，成本和复杂度并不会增加多少。

实施例3：

在上述实施例提供的共享触发总线的实现方法的基础上，本发明还提供了一种可用于实现上述方法的共享触发总线的实现装置，如图6所示，是本发明实施例的装置架构示意图。本实施例的共享触发总线的实现装置包括一个或多个处理器21以及存储器22。其中，图6中以一个处理器21为例。

处理器21和存储器22可以通过总线或者其他方式连接，图6中以通过总线连接为例。

存储器22作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如实施例2中的共享触发总线的实现方法。处理器21通过运行存储在存储器22中的非易失性软件程序、指令以及模块，从而执行共享触发总线的实现装置的各种功能应用以及数据处理，即实现本发明实施例的共享触发总线的实现方法。

存储器22可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器22可选包括相对于处理器21远程设置的存储器，这些远程存储器可以通过网络连接至处理器21。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

程序指令/模块存储在存储器22中，当被一个或者多个处理器21执行时，执行上述实施例中的共享触发总线的实现方法，例如，执行以上描述的图2所示的各个步骤。

本领域普通技术人员可以理解实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(Read Only Memory，简写为：ROM)、随机存取存储器(Random AccessMemory，简写为：RAM)、磁盘或光盘等。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (10)

1.一种共享触发总线的实现方法，其特征在于，包括：

通过触发总线使主控制器与所有需要接收触发的模块相连；

对主控制器预设若干个触发编码，使主控制器在一个时间周期内，按预设时间顺序输出所述若干个触发编码；

对各个模块预设各自需要响应的触发编码，使各个模块在接收到自身需要响应的触发编码后，触发相应动作。

2.根据权利要求1所述的共享触发总线的实现方法，其特征在于，所述通过触发总线使主控制器与所有需要接收触发的模块相连具体包括：

将主控制器与触发总线相连，使主控制器通过触发总线输出触发信号，所述触发信号包括预设的若干个触发编码；

将各个模块分别与触发总线相连，使各个模块分别通过触发总线接收到触发信号。

3.根据权利要求1所述的共享触发总线的实现方法，其特征在于，所述对主控制器预设若干个触发编码，使主控制器在一个时间周期内，按预设时间顺序输出所述若干个触发编码具体包括：

对主控制器预设N个触发编码，对N个触发编码的输出顺序进行排序，并确定N个触发编码的输出时间，在一个时间周期内，依照N个触发编码的输出顺序以及输出时间输出所述N个触发编码。

4.根据权利要求1所述的共享触发总线的实现方法，其特征在于，所述对各个模块预设各自需要响应的触发编码，使各个模块在接收到自身需要响应的触发编码后，触发相应动作具体包括：

对于每个模块，都设定自身需要响应的触发编码，每个模块在通过触发总线接收到主控制器发送的触发编码时，判断是否属于自身需要响应的触发编码，若属于则触发与触发编码对应的相应动作，若不属于则不触发任何动作。

5.根据权利要求4所述的共享触发总线的实现方法，其特征在于，一个模块具有一个相应动作时，设定一个触发编码与该一个相应动作对应；模块在接收到自身需要响应的触发编码后，触发相应动作。

6.根据权利要求4所述的共享触发总线的实现方法，其特征在于，一个模块具有多个相应动作时，设定多个触发编码与该多个相应动作一一对应；模块在接收到自身需要响应的触发编码后，触发与该触发编码对应的相应动作。

7.根据权利要求1-6任一所述的共享触发总线的实现方法，其特征在于，所述主控制器内设置有一个寄存器，所述寄存器内包括与模块数量相对应的数码位数；当模块接收到自身需要响应的触发编码并触发相应动作后，所述寄存器改变与触发相应动作的模块所对应位置的数码，以使所述主控制器通过所述寄存器内数码的改变判断出模块是否正常工作。

8.根据权利要求1-6任一所述的共享触发总线的实现方法，其特征在于，所述触发编码的TTL电平包括起始位、数据位以及停止位，其中，所述起始位为高电平，所述停止位为低电平，所述数据位位于起始位与停止位之间。

9.根据权利要求1-6任一所述的共享触发总线的实现方法，其特征在于，所述触发总线采用差分信号的方式实现时，将触发信号设置为一对，以分别对应差分信号下的一对触发总线。

10.一种共享触发总线的实现系统，应用如权利要求1-9任一所述的共享触发总线的实现方法，其特征在于，包括主控制器以及若干个模块，所述主控制器通过触发总线与所有模块相连；其中：

所述主控制器预设有若干个触发编码，在一个时间周期内，所述主控制器通过所述触发总线按预设时间顺序输出所述若干个触发编码到所有模块；

每个所述模块预设有自身需要响应的触发编码，每个所述模块在接收到自身需要响应的触发编码后，触发相应动作。