CN117354254B - 一种基于lro超时和中断itr超时的联合中断控制方法和装置 - Google Patents

一种基于lro超时和中断itr超时的联合中断控制方法和装置 Download PDF

Info

Publication number
CN117354254B
CN117354254B CN202311344548.3A CN202311344548A CN117354254B CN 117354254 B CN117354254 B CN 117354254B CN 202311344548 A CN202311344548 A CN 202311344548A CN 117354254 B CN117354254 B CN 117354254B
Authority
CN
China
Prior art keywords
interrupt
timeout
receiving queue
dma
lro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311344548.3A
Other languages
English (en)
Other versions
CN117354254A (zh
Inventor
董树林
杜欣
钟世鹏
金俊浩
廖源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongxing Microsystem Technology Co ltd
Original Assignee
Wuxi Zhongxing Microsystem Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Zhongxing Microsystem Technology Co ltd filed Critical Wuxi Zhongxing Microsystem Technology Co ltd
Priority to CN202311344548.3A priority Critical patent/CN117354254B/zh
Publication of CN117354254A publication Critical patent/CN117354254A/zh
Application granted granted Critical
Publication of CN117354254B publication Critical patent/CN117354254B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/36—Flow control; Congestion control by determining packet size, e.g. maximum transfer unit [MTU]
    • H04L47/365—Dynamic adaptation of the packet size
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/43—Assembling or disassembling of packets, e.g. segmentation and reassembly [SAR]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/52—Queue scheduling by attributing bandwidth to queues
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/625—Queue scheduling characterised by scheduling criteria for service slots or service orders
    • H04L47/628—Queue scheduling characterised by scheduling criteria for service slots or service orders based on packet size, e.g. shortest packet first
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9063—Intermediate storage in different physical parts of a node or terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供了一种基于LRO超时和中断ITR超时的联合中断控制方法和装置，该方法包括：将DMA接收队列的中断请求映射到中断向量上，并复用中断向量的ITR超时计数器；当ITR超时计数器的计时值达到第一时间间隔时，向DMA接收队列反映射一个LRO超时脉冲，用于指示DMA接收队列停止聚合当前数据流，并将已聚合的数据流写入主机内存；当ITR超时计数器的计时值达到第二时间间隔时，将DMA接收队列产生的中断请求上报给主机端。本发明的技术方案将中断超时和接收队列LRO超时相结合，降低了CPU利用率，节省了芯片资源和功耗。

Description

一种基于LRO超时和中断ITR超时的联合中断控制方法和装置
技术领域
本发明属于网络传输技术领域，特别涉及一种基于LRO超时和中断ITR超时的联合中断控制方法和装置。
背景技术
网络中通常是以数据包为单位进行信息传递的。能够传输的最大数据包大小称为MTU，以字节为单位。RFC标准定义以太网的默认MTU为1500字节，当软件要发送的数据包大于该MTU大小后，TSO(TCP Segmentation Offload，TCP分段卸载)技术就按照MTU对数据包进行切分，将切分好的数据包分片，通过网络发送给对端。
与发送方向相对应地，网卡芯片的接收通路采用一种将多个数据包分片(TCP分片)进行聚合的技术(LRO，Large Receive Offload，大型接收卸载)。其中为了防止聚合一个超级长包，传统LRO会在每个接收队列内部使用一个超时计数器，当超时后停止当前数据流聚合，将已经聚合的数据写入到主机内存，并将描述符回写给主机。随后产生中断告知主机软件。其目的是将网卡接收到的数据包，在传递给操作系统之前进行合并，减少CPU中断处理次数，从而减少CPU的工作负荷，提高网络传输性能。
此外，网卡中断模块还可以通过中断速率限制(ITR，Time-Based InterruptThrottling，基于时间的中断限制)功能，防止给主机上报中断过频。只有当ITR计数器超时后，中断才可以上报给主机软件。例如通过中断时间戳的时间值和系统时间值之间的差值判断是否大于软件配置的阈值，来决定当前中断是否可以上报给主机软件，用于节省带宽，提升中断抑制效果。
然而，上述现有技术存在以下不足。首先，当开启LRO功能后，为了防止一直没有接收到后续数据分片的数据包，导致某个数据包长时间占用LRO聚合流的资源，或者防止逻辑硬件一直在聚合，从而产生一个超级长的数据包，每个接收队列都需要使用一个超时计数器，每个中断向量也使用一个计数器。中断模块和LRO模块都会有大量计数器一直在工作状态，这将会耗费大量的资源和功耗。其次，为了达到提高网络处理性能，最佳情况是当LRO超时停止聚合后，软件能够立即收到中断，处理本次LRO的数据。但LRO超时停止和中断模块上报中断时间没有任何耦合关系，无法确保同步。如果LRO超时停止聚合时间较长，中断超时多次，该队列LRO才超时一次，就会出现实际逻辑已经处理一部分LRO的数据，但是前面几次上报给主机软件的中断，并未告知主机有LRO的数据可以处理，直到LRO超时后才给中断模块中断请求，然后中断模块等待中断超时后，再将处理的LRO数据告知软件，会存在前面CPU有空闲时间，但是没有处理数据的情况；或者某个队列LRO超时较短，该队列LRO超时多次，但是中断还没有超时的情况。上述两种情况都会导致CPU需要突发处理大量数据。
发明内容
本发明的目的在于提供一种基于LRO超时和中断ITR超时的联合中断控制方法和装置，旨在节省软件CPU资源和芯片的逻辑资源。
根据本发明的第一方面，提供了一种基于LRO超时和中断ITR超时的联合中断控制方法，包括：
将DMA(Direct Memory Access，直接内存访问)接收队列的中断请求映射到中断向量上，并复用所述中断向量的ITR超时计数器；
当所述ITR超时计数器的计时值达到第一时间间隔时，向所述DMA接收队列反映射一个LRO超时脉冲，用于指示所述DMA接收队列停止聚合当前数据流，并将已聚合的数据流写入主机内存；
当所述ITR超时计数器的计时值达到第二时间间隔时，将所述DMA接收队列产生的中断请求上报给主机端。
优选地，所述第一时间间隔和所述第二时间间隔之和为中断ITR超时间隔。
优选地，所述将已聚合的数据流写入主机内存，进一步包括：
将所述DMA接收队列已聚合的接收数据和对应的描述符通过DMA写入到主机内存。
优选地，在所述将已聚合的数据流写入主机内存之后，该方法还包括：
生成中断请求，将所述中断请求发送到中断处理模块，以使所述DMA接收队列自动开始新数据流的聚合。
优选地，该方法还包括：
根据链路延迟状态，动态配置所述第二时间间隔，以使确保在上报所述中断请求前，所述DMA接收队列已经将聚合的数据包写入到所述主机内存中。
根据本发明的第二方面，提供了一种基于LRO超时和中断ITR超时的联合中断控制装置，包括：
映射单元，用于将DMA接收队列的中断请求映射到中断向量上，并复用所述中断向量的ITR超时计数器；
反映射单元，用于当所述ITR超时计数器的计时值达到第一时间间隔时，向所述DMA接收队列反映射一个LRO超时脉冲，用于指示所述DMA接收队列停止聚合当前数据流，并将已聚合的数据流写入主机内存；
中断单元，用于当所述ITR超时计数器的计时值达到第二时间间隔时，将所述DMA接收队列产生的中断请求上报给主机端。
相比于现有技术，本发明的技术方案具备以下优点：
1、减少了芯片内部计数器的使用，节省了芯片资源和功耗。以256接收队列和64中断向量为例，可以从传统的320个计数器减少到1个计数器和128个寄存器。并且随着接收队列的增加，节省芯片资源和功耗的效果更加明显。通过将多个接收队列可编程地映射到一个中断向量，还能够大幅节省中断向量。
2、实现了LRO聚合包长和中断间隔可配置。主机软件可以根据接收到数据包的长度来实时动态调整中断间隔，从而协同自适应调整LRO聚合包长，实现软硬件处理融合一体。根据实际运用场景的链路延迟，软件对第二时间间隔进行动态可编程，保证LRO停止聚合的数据包和描述符写入到主机内存后，再上报中断。
3、将中断超时和接收队列LRO超时相结合，能够将停止聚合的数据包通过中断及时地告知主机，并且减少软件无效处理LRO聚合报文的次数。主机软件只需要处理该中断映射的队列，因而有效地降低了CPU利用率。
4、本发明的方案具有广泛的适用性。不依赖PCIe的中断模式，该方法对INT-X、MSI和MSIX中断均适用，并且可以根据不同带宽的网卡来调节第一时间间隔和第二时间间隔进行适配。此外该方案适用于虚拟化和非虚拟化场景。
本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可以通过在说明书、权利要求书以及附图中所指出的结构和流程来实现和获取。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见的是，下面描述中的附图是本发明的某些实施例，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。
图1是根据本发明的基于LRO超时和中断ITR超时的联合中断控制方法的主要流程图。
图2是根据本发明的基于LRO超时和中断ITR超时的联合中断控制方法的框架图。
图3是根据本发明的LRO队列复用中断ITR超时计数器的时序图。
具体实施方式
为了使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获取的所有其他实施例，都属于本发明保护的范围。
基于以上分析，本发明将LRO超时和中断超时进行融合，LRO每个接收队列不再单独使用各自的超时计数器，而是将属于同一个PF/VF(物理功能/虚拟功能)的DMA接收队列映射到一个中断向量，其中每个队列的LRO复用中断的ITR计数器，将原始的中断ITR超时间隔分为第一时间间隔和第二时间间隔两部分，当计时达到第一时间间隔时，中断处理模块向该中断向量上的所有DMA接收队列发送一个反映射的脉冲。当计时达到第二时间间隔时，中断处理模块上报中断，从而实现接收队列的LRO超时终止聚合和中断超时联合控制。
参见图1的流程图，本发明提供的所述高性能基于LRO超时和中断ITR超时的联合中断控制方法包括：
步骤101：将DMA接收队列的中断请求映射到中断向量上，并复用所述中断向量的ITR超时计数器。
本发明整体系统框架如图2所示，为了节约中断向量，软件通过配置寄存器将多个DMA接收队列可编程地映射到任意一个中断向量，其中一个中断向量可以映射的DMA接收队列没有上限，即一个中断向量可以映射任意数量的DMA接收队列。当PCIe建链后与主机进行通信，硬件最大支持的中断向量数量，由主机选择实际使用的中断向量数量。每个DMA接收队列中不设置LRO超时计数器，而是复用映射中断向量的ITR超时计数器。
步骤102：当所述ITR超时计数器的计时值达到第一时间间隔时，向所述DMA接收队列反映射一个LRO超时脉冲，用于指示所述DMA接收队列停止聚合当前数据流，并将已聚合的数据流写入主机内存。
图3示出了LRO队列复用中断ITR超时计数器的时序图。将中断超时间隔ITR_interval分为两个部分，称为第一时间间隔和第二时间间隔两部分。ITR速率控制模块在发现该中断向量第一时间间隔超时时，反映射给该中断向量上所有DMA接收队列一个LRO_timeout，即LRO超时脉冲。在第二时间间隔内，DMA接收队列收到第一时间间隔LRO_timeout超时脉冲后，停止聚合当前数据流。接下来，所述DMA接收队列将已聚合的接收数据和对应的描述符descriptor通过DMA写入到主机内存，描述符descriptor包括可用于缓存接收方向数据包的内存地址、硬件卸载指示和标志位等。硬件逻辑根据描述符中的内存地址，将接收的数据包再通过DMA写入到主机内存中。数据搬运完成后，修改描述符中对应的标志位，通过写回描述符WB_Descriptor写回到主机内存。然后，DMA接收队列向中断处理模块发送中断源，生成中断请求irq_req，队列映射/反映射模块则负责将DMA接收队列的中断请求映射到相应的中断向量，然后将中断请求irq_req发送到中断处理模块。随后DMA接收队列自动开始新数据流的聚合，从而保证LRO聚合时间接近一个中断超时间隔ITR_interval。
步骤103：当所述ITR超时计数器的计时值达到第二时间间隔时，将所述DMA接收队列产生的中断请求上报给主机端。
主机软件可以根据实际场景的链路延迟，动态配置第二时间间隔，确保在上报中断前，接收队列已经将聚合的数据包和回写描述符写入到主机内存中，如果某次链路发生拥塞，导致中断超时后，某个接收队列依旧没有将聚合报文处理完成，则将在下次循环中将该队列的报文处理完成。
中断处理模块等待ITR速率控制模块发出第二时间间隔超时INT_timeout后，将整个ITR_interval内的所有中断请求汇聚成一个中断请求，随后通过PCIe上报中断给主机软件。
主机软件接收到中断后，根据映射配置，能够有效且精确地处理该中断下的所有队列，从写回的描述符中获得接收数据包的内存地址，将描述符进行回收后更新描述符环。
主机软件在退出中断处理函数前，基于本次收到的报文长度，根据需求计算出合适的中断间隔。主机软件通过动态调整中断间隔，协同实时地调整中断下所有队列的LRO聚合时间。依次往复，形成一种软硬件交互的动态循环。
传统上，如果每个中断向量都采用一个计数器，则64个Nbit的计数器，每时每刻都在工作，那么寄存器翻转将会产生大量的动态功耗。因此，本发明的逻辑内部使所有中断向量使用一个系统计数器，每个中断向量采用时间戳的方式记录本次ITR的起始时间。通过将中断向量记录的ITR起始时间和第一时间间隔进行求和运算，获得第一时间间隔超时的系统时间，并采用寄存器存储，同理可以获得第二时间间隔的时间值。例如，当前系统时刻为tA，第一时间间隔的时长为tB，第二时间间隔的时长为tc。则到达第一时间间隔的系统时刻为tA+tB，到达第二时间间隔的系统时刻为tA+tB+tC。
等待计数器到达第一时间间隔时给出LRO_timeout，然后反映射给该中断向量上的所有DMA接收队列一个LRO超时脉冲。等待计数器到达第二时间间隔时给出INT_timeout，中断处理模块上报中断给主机软件。
可见，本发明提出的基于LRO超时和中断ITR超时的联合中断控制方法，相比于现有技术具备以下优点：
1、减少了芯片内部计数器的使用，节省了芯片资源和功耗。以256接收队列和64中断向量为例，可以从传统的320个计数器减少到1个计数器和128个寄存器。并且随着接收队列的增加，节省芯片资源和功耗的效果更加明显。通过将多个接收队列可编程地映射到一个中断向量，还能够大幅节省中断向量。
2、实现了LRO聚合包长和中断间隔可配置。主机软件可以根据接收到数据包的长度来实时动态调整中断间隔，从而协同自适应调整LRO聚合包长，实现软硬件处理融合一体。根据实际运用场景的链路延迟，软件对第二时间间隔进行动态可编程，保证LRO停止聚合的数据包和描述符写入到主机内存后，再上报中断。
3、将中断超时和接收队列LRO超时相结合，能够将停止聚合的数据包通过中断及时地告知主机，并且减少软件无效处理LRO聚合报文的次数。主机软件只需要处理该中断映射的队列，因而有效地降低了CPU利用率。
4、本发明的方案具有广泛的适用性。不依赖PCIe的中断模式，该方法对INT-X、MSI和MSIX中断均适用，并且可以根据不同带宽的网卡来调节第一时间间隔和第二时间间隔进行适配。此外该方案适用于虚拟化和非虚拟化场景。
相应地，本发明在第二方面提供了一种基于LRO超时和中断ITR超时的联合中断控制装置，包括：
映射单元，用于将DMA接收队列的中断请求映射到中断向量上，并复用所述中断向量的ITR超时计数器；
反映射单元，用于当所述ITR超时计数器的计时值达到第一时间间隔时，向所述DMA接收队列反映射一个LRO超时脉冲，用于指示所述DMA接收队列停止聚合当前数据流，并将已聚合的数据流写入主机内存；
中断单元，用于当所述ITR超时计数器的计时值达到第二时间间隔时，将所述DMA接收队列产生的中断请求上报给主机端。
上述装置可通过上述第一方面的实施例提供的基于LRO超时和中断ITR超时的联合中断控制方法实现，具体的实现方式可以参见第一方面的实施例中的描述，在此不再赘述。
可以理解，上述实施例中描述的电路结构、名称和参数仅为举例。本领域技术人员还可以根据使用需要，对以上多个实施例的结构特征进行容易想到的组合和调整，而不应将本发明的构思限制于上述示例的具体细节。
尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种基于大型接收卸载LRO超时和基于时间的中断限制超时的联合中断控制方法，其特征在于，包括：
将直接内存访问DMA接收队列的中断请求映射到中断向量上，并复用所述中断向量的基于时间的中断限制超时计数器；
当所述基于时间的中断限制超时计数器的计时值达到第一时间间隔时，向所述DMA接收队列反映射一个LRO超时脉冲，用于指示所述DMA接收队列停止聚合当前数据流，并将已聚合的数据流写入主机内存；
当所述基于时间的中断限制超时计数器的计时值达到第二时间间隔时，将所述DMA接收队列产生的中断请求上报给主机端。
2.根据权利要求1所述的联合中断控制方法，其特征在于，所述第一时间间隔和所述第二时间间隔之和为基于时间的中断限制超时间隔。
3.根据权利要求1所述的联合中断控制方法，其特征在于，所述将已聚合的数据流写入主机内存，进一步包括：
将所述DMA接收队列已聚合的接收数据和对应的描述符通过DMA写入到主机内存。
4.根据权利要求3所述的联合中断控制方法，其特征在于，在所述将已聚合的数据流写入主机内存之后，该方法还包括：
生成中断请求，将所述中断请求发送到中断处理模块，以使所述DMA接收队列自动开始新数据流的聚合。
5.根据权利要求1所述的联合中断控制方法，其特征在于，该方法还包括：
根据链路延迟状态，动态配置所述第二时间间隔，以使确保在上报所述中断请求前，所述DMA接收队列已经将聚合的数据包写入到所述主机内存中。
6.一种基于大型接收卸载LRO超时和基于时间的中断限制超时的联合中断控制装置，其特征在于，包括：
映射单元，用于将直接内存访问DMA接收队列的中断请求映射到中断向量上，并复用所述中断向量的基于时间的中断限制超时计数器；
反映射单元，用于当所述基于时间的中断限制超时计数器的计时值达到第一时间间隔时，向所述DMA接收队列反映射一个LRO超时脉冲，用于指示所述DMA接收队列停止聚合当前数据流，并将已聚合的数据流写入主机内存；
中断单元，用于当所述基于时间的中断限制超时计数器的计时值达到第二时间间隔时，将所述DMA接收队列产生的中断请求上报给主机端。
7.根据权利要求6所述的联合中断控制装置，其特征在于，所述第一时间间隔和所述第二时间间隔之和为基于时间的中断限制超时间隔。
8.根据权利要求6所述的联合中断控制装置，其特征在于，所述反映射单元进一步用于：
将所述DMA接收队列已聚合的接收数据和对应的描述符通过DMA写入到主机内存。
9.根据权利要求8所述的联合中断控制装置，其特征在于，所述反映射单元进一步用于：
生成中断请求，将所述中断请求发送到中断处理模块，以使所述DMA接收队列自动开始新数据流的聚合。
10.根据权利要求6所述的联合中断控制装置，其特征在于，还包括：
配置单元，用于根据链路延迟状态，动态配置所述第二时间间隔，以使确保在上报所述中断请求前，所述DMA接收队列已经将聚合的数据包写入到所述主机内存中。
CN202311344548.3A 2023-10-17 2023-10-17 一种基于lro超时和中断itr超时的联合中断控制方法和装置 Active CN117354254B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311344548.3A CN117354254B (zh) 2023-10-17 2023-10-17 一种基于lro超时和中断itr超时的联合中断控制方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311344548.3A CN117354254B (zh) 2023-10-17 2023-10-17 一种基于lro超时和中断itr超时的联合中断控制方法和装置

Publications (2)

Publication Number Publication Date
CN117354254A CN117354254A (zh) 2024-01-05
CN117354254B true CN117354254B (zh) 2024-04-02

Family

ID=89362689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311344548.3A Active CN117354254B (zh) 2023-10-17 2023-10-17 一种基于lro超时和中断itr超时的联合中断控制方法和装置

Country Status (1)

Country Link
CN (1) CN117354254B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102436403A (zh) * 2011-08-17 2012-05-02 福建星网锐捷网络有限公司 中断向量表被篡改的检测方法、装置及网络设备
US10657084B1 (en) * 2018-11-07 2020-05-19 Xilinx, Inc. Interrupt moderation and aggregation circuitry
CN113411262A (zh) * 2018-11-14 2021-09-17 华为技术有限公司 一种大型接收卸载功能的设置方法和装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102436403A (zh) * 2011-08-17 2012-05-02 福建星网锐捷网络有限公司 中断向量表被篡改的检测方法、装置及网络设备
US10657084B1 (en) * 2018-11-07 2020-05-19 Xilinx, Inc. Interrupt moderation and aggregation circuitry
CN113411262A (zh) * 2018-11-14 2021-09-17 华为技术有限公司 一种大型接收卸载功能的设置方法和装置

Also Published As

Publication number Publication date
CN117354254A (zh) 2024-01-05

Similar Documents

Publication Publication Date Title
US10552352B2 (en) Methods and apparatus for synchronizing uplink and downlink transactions on an inter-device communication link
US11249938B2 (en) Programmed input/output mode
CA2573156C (en) Apparatus and method for supporting memory management in an offload of network protocol processing
US10346326B2 (en) Adaptive interrupt moderation
US8769036B2 (en) Direct sending and asynchronous transmission for RDMA software implementations
US7493427B2 (en) Apparatus and method for supporting received data processing in an offload of network protocol processing
CA2573162C (en) Apparatus and method for supporting connection establishment in an offload of network protocol processing
US8661167B2 (en) DMA (direct memory access) coalescing
CN111651377B (zh) 一种用于片内报文处理的弹性共享缓存器
CN108600053B (zh) 一种基于零拷贝技术的无线网络数据包捕获方法
US20070271401A1 (en) Techniques to moderate interrupt transfer
EP4195760A1 (en) Roce network congestion control method and related apparatus
WO2018000820A1 (zh) 一种队列管理方法和装置
CN117354254B (zh) 一种基于lro超时和中断itr超时的联合中断控制方法和装置
Manohar et al. Progressive vector quantization of multispectral image data using a massively parallel SIMD machine
WO2023030195A1 (zh) 缓存管理方法和装置、控制程序及控制器
CN110297785A (zh) 一种基于fpga的金融数据流控装置和流控方法
US20220179805A1 (en) Adaptive pipeline selection for accelerating memory copy operations
CN115529275B (zh) 一种报文处理系统及方法
US20240195740A1 (en) Receiver-based precision congestion control
JP2006238477A (ja) パケット処理装置およびプログラム
CN117785766A (zh) 基于dpdk+qdma的cpu与外设的数据传输方法
CN117749718A (zh) 基于ack和nop机制的dma传输保序处理方法和装置
JP3934099B2 (ja) パケット処理装置およびプログラム
Wang et al. An Optimized RDMA QP Communication Mechanism for Hyperscale AI Infrastructure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant