CN117332824A - 基于加权和同步抖动算法的忆阻神经网络全电路 - Google Patents
基于加权和同步抖动算法的忆阻神经网络全电路 Download PDFInfo
- Publication number
- CN117332824A CN117332824A CN202210708530.6A CN202210708530A CN117332824A CN 117332824 A CN117332824 A CN 117332824A CN 202210708530 A CN202210708530 A CN 202210708530A CN 117332824 A CN117332824 A CN 117332824A
- Authority
- CN
- China
- Prior art keywords
- circuit
- neural network
- algorithm
- wssp
- memristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013528 artificial neural network Methods 0.000 title claims abstract description 56
- 238000004422 calculation algorithm Methods 0.000 title claims abstract description 44
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 10
- 238000004364 calculation method Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 11
- 239000002356 single layer Substances 0.000 claims description 9
- 210000002569 neuron Anatomy 0.000 claims description 8
- 230000004913 activation Effects 0.000 claims description 7
- 230000001105 regulatory effect Effects 0.000 claims description 6
- 230000000946 synaptic effect Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 3
- 210000000225 synapse Anatomy 0.000 claims description 3
- 230000009977 dual effect Effects 0.000 claims 2
- 230000001276 controlling effect Effects 0.000 claims 1
- 238000005070 sampling Methods 0.000 claims 1
- 230000006870 function Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013178 mathematical model Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Evolutionary Computation (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Image Analysis (AREA)
Abstract
本发明公开了一种加权和同步抖动算法(WSSP)在线学习电路，以及基于WSSP算法的忆阻神经网络全电路。WSSP算法通过在加权和处施加抖动信号，再利用添加抖动信号的网络误差以及未添加抖动信号的网络误差之间的差值进行权值更新。WSSP算法与反向传播(BP)算法相比，不涉及复杂反向传播和求导计算，算法结构简单，便于硬件实现；WSSP算法与随机权值变化(RWC)算法相比,权值改变量W不仅与误差变化量E的符号有关，而且与E的数值有关，收敛速度较快。另外，为解决基于软件实现的神经网络速度慢的问题，本发明提出了基于忆阻的神经网络全电路。提出的忆阻神经网络全电路采用基于WSSP算法的在线训练方式，权值可以实时更新，结构简单应用领域广泛。
Description
技术领域
本技术设计了一种基于加权和同步抖动算法的在线学习电路，并基于该在线学习电路设计了忆阻神经网络全电路，属于神经网络领域。
背景技术
人工神经网络作为人工智能的重要分支，在类脑计算、图像处理与模式识别、智能控制等领域有着重要的应用。传统的神经网络大多采用软件实现，但冯诺依曼结构的计算机体系结构计算与存储相分离的特点，限制了神经网络的运算速度。神经网络的硬件实现具有并行计算能力，可以有效提升网络的运算速度。忆阻器是与电阻、电容、电感三类元件并列的第四类电子元件，具有记忆特性，非常适合用于神经网络中突触权值的存储和更新。自2008年HP实验室用TiO2纳米材料制造出第一个物理忆阻器件以来，国内外学者提出了许多基于忆阻的神经网络电路实现方案。
目前为止，基于忆阻的神经网络主要分为忆阻桥突触神经网络和交叉杆阵列神经网络电路两大类。相对来说，交叉杆阵列神经网络电路结构较为简单。但是两类神经网络电路的难点均在于多层神经网络权值更新算法电路实现。目前这两类神经网络主要采用BP算法和RWC算法进行权值更新。对于BP神经网络电路实现，需要误差反向传播电路和非线性激活函数的求导电路，而这两种电路使得神经网络电路结构复杂，特别是非线性激活函数求导电路一般难以直接用模拟电路实现，很多研究学者采用数字存储的办法解决非线性激活函数求导问题，这样又增加了电路结构的复杂性；RWC算法通常被用来实现忆阻桥突触神经网络，但是该算法权值更新的表达式中只考虑误差变化量E的符号，没有考虑误差变化量E的数值，且每次权值调整的方向都是随机的，这导致收敛速度比较慢。针对上述问题，研究由新型忆阻器构成的具有收敛速度较快、结构简单的权值更新算法电路的多层神经网络电路是一个创新性课题。
发明内容
鉴于上述所阐述的BP算法电路复杂和RWC算法收敛速度慢的问题，本发明要解决的问题是，基于忆阻器设计具有收敛速度较快、结构简单的权值更新算法电路的多层神经网络电路。
本发明提出的基于忆阻器的加权和同步抖动(WSSP:Weighted Sum SimultaneousPerturbation)算法神经网络电路。当网络输入信号后，通过神经网络电路输出，计算网络的实际输出与标准输出的误差函数；然后，以相同的概率随机选择抖动符号，同时施加到网络的所有神经元的加权和输出电路上，再计算神经网络输出与标准输出的误差函数，最后计算施加抖动后的误差函数和没有施加抖动的误差函数的变化量，利用该变化量来更新网络的权值矩阵。相比BP算法神经网络，WSSP算法神经网络不需要误差反向传播算法电路，也不存在非线性函数微分电路，电路现实简单；相比RWC算法神经网络，WSSP算法神经网络不仅考虑到了误差变化量的符号，还考虑到了误差变化量的数值，从而解决了RWC算法电路收敛速度慢的问题。
附图说明
图1是加权和同步抖动算法原理图
图2是基于加权和同步抖动算法的多层神经网络结构图
图3是基于忆阻的神经元电路
图4是基于加权和同步抖动算法的忆阻单层神经网络电路结构图
图5是基于加权和同步抖动算法的忆阻多层神经网络电路结构图
具体实施方式
图1中，xi是网络的输入，wi是网络的权重，f是非线性激活函数，t是目标输出。输出y和误差函数E分别定义为
E＝||t-y||2 (2)
在加权和s中加入一个极小的正常数抖动信号p，抖动信号会影响网络的输出及误差函数。WSSP算法的详细计算过程如下：首先，计算没有神经网络在没有添加抖动信号下的误差E；接着，在加权和s处添加抖动信号p，并计算此时的误差Eper；最后，根据无抖动信号和添加抖动信号的误差之间的差值对权值进行更新。权值更新规则由下式给出
ΔE＝Eper-E (5)
其中α是学习率，p是正常数，Eper是添加抖动信号时的误差值，E是无添加抖动信号的误差值。
图2中，基于WSSP算法的多层神经网络(MNN)通常由多个单层神经网络(SNN)级联而得到。两层神经网络的数学模型可定义为
Y＝W2f(W1X) (6)
其中f表示非线性激活函数，W1和W2分别是第一层和第二层网络的权重矩阵。参考公式(4)，两层神经网络的权重调整规则定义为
其中X1和X2分别是两层神经网络的输入。由以上公式可得，基于WSSP算法的MNN权重更新算法表示如下
其中k指网络的层数。
图3中，Mia、Mib(i＝1,2,…n)表示忆阻，神经元突触由两个忆阻器反向连接构成，激活函数由运放和电阻构成。神经元的输出Vo表示为
其中
由公式(9)和(10)可得
图4为基于WSSP算法的单层神经网络忆阻全电路设计。在线训练主要分为前向传播和反馈调整两个过程，两个过程由控制信号Vc控制交替执行，直到训练完成。电路中的开关SW由传输门组成，运算放大器型号为LM741，采样保持型号为LF398，具体训练过程如下：
a.前向传播过程
当控制信号Vc处于高电平时，训练数据输入到网络中进行误差计算。神经网络的输入信号记为Vi(i＝1,2,…,n)，Vp是一个很小的正电压，作为抖动信号，Vo是没有抖动信号的输出，Vper是添加抖动信号的输出，VT是目标输出。误差E和Eper计算公式如下：
E＝||VT-Vo||2 (12)
Eper＝||VT-Vper||2 (13)
所以两个误差的差值计算如下：
ΔE＝Eper-E (14)
b.反馈调节过程:
当控制信号Vc处于低电平时，调节电压Vfbi(i＝1,2,…,n)反馈到网络进行权值更新。在WSSP算法中，如式(4)所示，权值的调整取决于误差的差值、抖动信号和输入。为了简化计算，在电路设计中，突触权值的调整信号取决于误差的差值，输入信号的符号。另外，电路中增加了阈值电压，以保证调节电压大于忆阻的阈值，调节电压计算公式如下：
其中VT-和VT+为忆阻器的负阈值电压和正阈值电压。如果调节电压大于忆阻器的正阈值，则忆阻的阻值会增大，如果调节电压小于忆阻器的负阈值，则忆阻的阻值会增大，否则保持不变。也就是说，电路中突触权值不断进行调节，直到误差接近于零。
图5为基于WSSP的多层神经网络忆阻电路，其中WSSP算法的误差计算电路模块如图4所示。所提出的具有WSSP训练算法的基于忆阻器的神经网络电路不涉及复杂的导数计算和误差反向传播。
Claims (5)
1.基于加权和同步抖动算法的忆阻神经网络全电路其特征在于，包括由双忆阻突触构成的神经元结构、基于WSSP算法的在线训练电路结构。神经元电路与在线训练电路构成的单层忆阻神经网络全电路。由单层忆阻神经网络全电路级联构成多层忆阻神经网络。
2.根据权利1所述的双忆阻突触神经元结构，其特征是：所述的双忆阻突触包括两个忆阻Ma和Mb反向连接，可实现正权值、负权值和零权值。由运放和电阻构成非线性激活函数电路。
3.根据权利1所述的基于WSSP算法的在线训练电路，其特征是：所述的WSSP算法是在加权和s处添加抖动信号，根据无抖动信号和添加抖动信号的误差之间的差值对权值进行更新。WSSP在线训练电路包含由LF398构成的采样保持结构、运算放大器构成的误差计算结构、CMOS传输门构成的阈值选择结构。
4.根据权利1所述的基于忆阻的单层神经网络全电路，其特征是：所述的单层神经网络忆阻全电路包括神经元电路、WSSP在线训练电路及反馈调节电路。基于忆阻的单层神经网络电路主要分为前向传播和反向调整两个过程，电路中的开关SW由CMOS传输门组成，由脉冲信号Vc控制。反向调整信号的正负由输入信号控制。
5.根据权利1所述的基于忆阻的多层神经网络全电路，其特征是：所述的多层神经网络全电路由单层网络电路级联而成，上一层的输出电压作为第二层的输入。每一层反向调整信号的由当前层的输入信号控制。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210708530.6A CN117332824A (zh) | 2022-06-22 | 2022-06-22 | 基于加权和同步抖动算法的忆阻神经网络全电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210708530.6A CN117332824A (zh) | 2022-06-22 | 2022-06-22 | 基于加权和同步抖动算法的忆阻神经网络全电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117332824A true CN117332824A (zh) | 2024-01-02 |
Family
ID=89290695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210708530.6A Pending CN117332824A (zh) | 2022-06-22 | 2022-06-22 | 基于加权和同步抖动算法的忆阻神经网络全电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117332824A (zh) |
-
2022
- 2022-06-22 CN CN202210708530.6A patent/CN117332824A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11861489B2 (en) | Convolutional neural network on-chip learning system based on non-volatile memory | |
| Demin et al. | Necessary conditions for STDP-based pattern recognition learning in a memristive spiking neural network | |
| CN111279366B (zh) | 人工神经网络的训练 | |
| US10956815B2 (en) | Killing asymmetric resistive processing units for neural network training | |
| US10373051B2 (en) | Resistive processing unit | |
| WO2018158680A1 (en) | Resistive processing unit with hysteretic updates for neural network training | |
| Prezioso et al. | Modeling and implementation of firing-rate neuromorphic-network classifiers with bilayer Pt/Al2O3/TiO2− x/Pt memristors | |
| Xiao et al. | GST-memristor-based online learning neural networks | |
| CN111433792A (zh) | 可编程可重置人工神经网络的基于计数器的电阻处理单元 | |
| Dong et al. | Convolutional neural networks based on RRAM devices for image recognition and online learning tasks | |
| US10164179B2 (en) | Memristive device based on alkali-doping of transitional metal oxides | |
| CN110852429B (zh) | 一种基于1t1r的卷积神经网络电路及其操作方法 | |
| US5101361A (en) | Analog hardware for delta-backpropagation neural networks | |
| US11386319B2 (en) | Training of artificial neural networks | |
| Payvand et al. | On-chip error-triggered learning of multi-layer memristive spiking neural networks | |
| US11488001B2 (en) | Neuromorphic devices using layers of ion reservoirs and ion conductivity electrolyte | |
| US11586899B2 (en) | Neuromorphic device with oxygen scavenging gate | |
| US11121259B2 (en) | Metal-oxide-based neuromorphic device | |
| Zilouchian | Fundamentals of neural networks | |
| Jiang et al. | Circuit design of RRAM-based neuromorphic hardware systems for classification and modified Hebbian learning | |
| CN117332824A (zh) | 基于加权和同步抖动算法的忆阻神经网络全电路 | |
| CN112396176B (zh) | 一种硬件神经网络批归一化系统 | |
| Zhao et al. | Analysis and test of influence of memristor non-ideal characteristics on facial expression recognition accuracy | |
| CN109978019B (zh) | 图像模式识别模拟与数字混合忆阻设备及制备，实现stdp学习规则和图像模式识别方法 | |
| JP2023526915A (ja) | アナログ人工知能ネットワーク推論のための行単位畳み込みニューラル・ネットワーク・マッピングのための効率的なタイル・マッピング |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |