CN117321607A - 多通道相干驱动的储备池及操作方法 - Google Patents

多通道相干驱动的储备池及操作方法 Download PDF

Info

Publication number
CN117321607A
CN117321607A CN202180098294.4A CN202180098294A CN117321607A CN 117321607 A CN117321607 A CN 117321607A CN 202180098294 A CN202180098294 A CN 202180098294A CN 117321607 A CN117321607 A CN 117321607A
Authority
CN
China
Prior art keywords
reservoir
input signal
loop
coupled
loops
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180098294.4A
Other languages
English (en)
Inventor
贝赫鲁兹·塞姆纳尼
阿马汉·埃沙吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Canada Co Ltd
Original Assignee
Huawei Technologies Canada Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Canada Co Ltd filed Critical Huawei Technologies Canada Co Ltd
Publication of CN117321607A publication Critical patent/CN117321607A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/067—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Optical Communication System (AREA)

Abstract

提供了一种多通道相干驱动的储备池和一种操作多通道相干驱动的储备池的方法。本公开的各实施例利用使用一个或多个耦合器相互耦合在一起的多个物理分离的延迟环路。每个环路在生成网络的虚拟5时间节点之间提供不同的连接方案。

Description

多通道相干驱动的储备池及操作方法
相关申请的交叉引用
这是为本发明提交的首次申请。
技术领域
本发明涉及光学计算领域，尤其涉及一种多通道相干驱动的储备池及其操作方法。
背景技术
储备池计算(reservoir computing，RC)是一个最近开发的、生物启发的计算框架，它采用了固定的、高度非线性的动力学系统(称为储备池)，以极大地增加顺序数据的维数。RC源自循环神经网络理论，被认为是一种结合简单训练和基于物理可实现动力学系统的高维非线性映射的中间方法。
主要类别的光子储备池计算平台利用了延迟反馈架构。具体地，最近展示了一种新的全光延迟动力学系统。具体地，光子储备池的核心部分包括相干驱动的光纤腔，而不直接将通常用于延迟反馈环路的光电组件结合到光子储备池中。缺乏光电模块可能会提高信息处理的速度。
此外，相干驱动的光纤腔中不需要放大器或其它有源元件。由于没有放大器或其它有源元件，主要噪声源被消除，因此提高了系统的性能。因此，具有相干驱动的光纤环路腔的系统可以满足超高速光通信和信息处理的要求。
但是，相干驱动的光纤环路具有相当简单的连接网络，而RC操作在高度互连的回声状态网络中处于高维映射上。因此，相干驱动的光纤环路储备池的计算性能在高度非线性任务中下降。因此，由于计算能力较低，具有相干驱动的光纤环路储备池的系统可能无法完成需要更高维映射的任务。
提供上述信息是为了揭示与本公开可能相关的信息。并不旨在承认也不应解释为上述任何信息构成与本公开相对的现有技术。
发明内容
本公开实施例提供了一种用于操作多通道相干驱动的储备池的方法和一种多通道相干驱动的储备池。根据本发明实施例，提供了一种多通道相干驱动的储备池，包括：公共掩码函数产生器，用于使用至少一个输入信号生成至少一个掩码输入信号，所述至少一个输入信号在公共时间掩码函数的周期内周期性地保持恒定。所述储备池还包括：彼此物理分离的多个侧耦合环路，每个环路包括用于延迟所述至少一个掩码输入信号的延迟线，所述延迟线与和所述侧耦合环路相关联的其它延迟线以不同方式去同步(desynchronized)，用于创建更复杂的互连网络架构。所述储备池还包括：多个定向耦合器，分别与所述侧耦合环路相关联，所述定向耦合器中的至少一个定向耦合器用于将所述至少一个掩码输入信号注入所述侧耦合环路中的一个侧耦合环路；多个光电探测器，每个光电探测器与所述侧耦合环路中的一个侧耦合环路相关联，并用于检测在所述环路上创建的一个或多个虚拟时间节点。多通道相干驱动的储备池的技术优势可以包括更高的计算能力。由于时间节点的数量更多和网络架构更复杂，因此计算能力可以得到提高。例如，多个侧耦合环路相对于时间掩码以不同方式去同步的特征可以创建具有更复杂互连结构的网络，从而呈现更高的计算能力。多通道相干驱动的储备池的另一个技术优势可以是在读出阶段的并行化。具体地，多个读出通道可以在很大程度上克服检测阶段的速度限制。多通道相干驱动的储备池的另一个技术优势可以包括适用于片上实现。例如，集成可调谐延迟线、可调谐耦合器和分插滤波器(add-drop filter)等组件可以集成在硅芯片上。
在一些实施例中，与延迟线相关联的延迟时间是基于掩码周期、虚拟时间节点的数量和与延迟线相关联的偏移确定的。
在一些实施例中，所述储备池还包括：可调谐定向耦合器(tunabledirectionalcoupler，TDC)，用于将所述侧耦合环路彼此耦合。在一些实施例中，所述TDC还用于将由所述延迟线延迟的所述至少一个掩码输入信号耦合到相邻环路。使用TDC，网络可以被直接调整和优化(即网络的直接可调谐性)。这对于可以直接调整非线性映射的任务可能特别有利。
如上所述，多通道相干驱动的储备池的技术优势可以是适合于片上实现(例如，将元件集成在硅芯片中)。具有一个或多个可调谐片上组件的集成相干驱动的储备池可以比由现成组件制成的储备池计算(reservoir computing，RC)设备更快。此外，集成相干驱动的储备池可以是低成本和可扩展的。此外，相干驱动的储备池可以对包括温度变化(例如周围温度变化)在内的环境条件表现出敏感性。在一些实施例中，所述公共掩码函数产生器、所述多个侧耦合环路、所述多个定向耦合器和所述多个光电探测器中的一个或多个集成在硅芯片中。在一些实施例中，所述延迟线和用于调整所述侧耦合环路的去同步的与所述侧耦合环路相关联的多个可调谐贝塞尔滤波器集成在所述硅芯片中。在一些实施例中，所述延迟线是螺旋形波导。在一些实施例中，每个可调谐贝塞尔滤波器包括耦合环形光波导(coupled ring optical waveguide，CROW)，所述CROW是使用一个或多个集成加热器控制的。在一些实施例中，所述储备池还包括基于微环形谐振器(micro ring resonator，MRR)的分插滤波器，用于将所述侧耦合环路彼此耦合。
根据本发明实施例，提供了一种用于操作多通道相干驱动的储备池的方法。所述方法包括：接收至少一个输入信号；在公共时间掩码函数的周期内，周期性地保持所述至少一个输入信号恒定。所述方法还包括：使用所述至少一个输入信号和所述公共时间掩码函数生成至少一个掩码输入信号；将所述至少一个掩码输入信号注入所述储备池，所述储备池包括多个侧耦合环路，所述侧耦合环路中的每个侧耦合环路彼此物理分离。所述方法还包括：使用与所述侧耦合环路中的每个侧耦合环路相关联的延迟线来延迟至少一个注入的输入信号，所述延迟线中的每个延迟线彼此以不同方式去同步，以创建更复杂的互连网络架构。所述方法还包括：对于所述侧耦合环路中的每个侧耦合环路，使用与所述环路相关联的光电探测器检测在所述环路上创建的一个或多个虚拟时间节点。所述方法还包括：输出响应，所述响应基于所述检测的虚拟时间节点。
在一些实施例中，所述储备池接收一个输入信号，并且注入所述至少一个掩码输入信号包括：通过与所述第一环路相关联的定向耦合器将所述掩码输入信号注入所述侧耦合环路的第一环路。在一些实施例中，延迟至少一个注入的输入信号包括：通过在第一延迟线上传播来延迟所述注入的输入信号；通过可调谐定向耦合器(tunabledirectionalcoupler，TDC)将所述延迟的输入信号耦合到下一个环路，所述下一个环路与和所述第一延迟线相关联的环路相邻；在与所述下一个环路相关联的第二延迟线上延迟所述耦合的输入信号。
在一些实施例中，所述储备池同时接收两个或两个以上输入信号，并且注入所述一个或多个掩码输入信号包括：通过与所述对应环路相关联的定向耦合器将每个掩码输入信号注入所述侧耦合环路的对应环路。在一些实施例中，延迟至少一个注入的输入信号包括：通过在与所述对应环路相关联的延迟线上传播来延迟每个注入的输入信号；通过可调谐定向耦合器(tunabledirectional coupler，TDC)将每个延迟的输入信号耦合到下一个环路，所述下一个环路与所述对应环路相邻。
在一些实施例中，与每个延迟线相关联的延迟时间是基于掩码周期、虚拟时间节点的数量和与延迟线相关联的偏移确定的。
用于操作上述多通道相干驱动的储备池的方法的技术优势可以基本上符合上述定义的多通道相干驱动的储备池的一个或多个技术优势。
本公开实施例还提供了用于操作多通道相干驱动的储备池的计算机程序和计算机可读介质。所述计算机程序和所述计算机可读介质对应于上述用于操作多通道相干驱动的储备池的方法和多通道相干驱动的储备池的特征。
上文结合本发明的各个方面描述了实施例，这些实施例可以基于这些方面来实现。本领域技术人员将理解，实施例可以结合描述这些实施例的方面来实现，但也可以与该方面的其它实施例一起实现。当实施例相互排斥或彼此不兼容时，这对于本领域技术人员将是显而易见的。一些实施例可以结合一个方面进行描述，但也可以适用于其它方面，这对本领域技术人员是显而易见的。
附图说明
此外，通过以下结合附图所作的详细描述将容易了解本发明的其他特征和优势，在附图中：
图1是现有技术提供的前馈神经网络、循环神经网络和储备池计算(reservoircomputing，RC)的基本概念的示图。
图2是现有技术提供的延迟反馈架构中的相干驱动的储备池和非相干储备池的示图。
图3A和图3B是现有技术提供的现有相干驱动的储备池和等效循环网络中的循环非线性动力学的示图。
图4是现有技术提供的在两个不同时间步长处的时间节点的示图。
图5是现有技术提供的执行高维映射的现有频率复用的并行RC的示图。
图6A和图6B是本公开实施例提供的双通道相干驱动的储备池的操作原理的示图。
图7是本公开实施例提供的多通道相干驱动的储备池的示图。
图8是本公开实施例提供的多通道相干驱动的储备池中的输入并行化方案的示图。
图9是本公开实施例提供的使用侧耦合光纤环实现多通道相干驱动的RC的示图。
图10是本公开实施例提供的片上双通道相干驱动的RC的硬件实现的示图。
图11A是本公开实施例提供的集成在片上双通道相干驱动的RC中的耦合环形光波导(coupled ring optical waveguide，CROW)滤波器的示例的示图。
图11B是本公开实施例提供的集成在片上双通道相干驱动的RC中的CROW滤波器的特征的图表。
图12是执行高阶非线性任务的本公开实施例的增强性能的模拟的示图。
图13是本公开实施例提供的用于操作多通道相干驱动的储备池的方法的流程图。
需要说明的是，在整个附图中，相同的特征由相同的附图标记标识。
具体实施方式
本公开提供了一种多通道相干驱动的储备池和一种用于操作多通道相干驱动的储备池的方法。本公开的各实施例利用使用一个或多个耦合器相互耦合在一起的多个物理分离的延迟环路。每个环路在生成网络的虚拟时间节点之间提供不同的连接方案。因此，耦合环路作为一个整体，可以实现具有可调谐网络连接方案的高度复杂的回声状态网络。这样的网络可以表现出优越的计算性能。
根据实施例，延迟反馈RC基于有效充当时钟的时间复用进行操作。定期复用数据序列(与数据序列同步)的(公共)时间掩码创建了虚拟时间节点。在各实施例中，相干驱动的RC基于掩码和延迟时间(环路)的去同步来操作，不同的时间偏移可以创建不同的网络架构。相干驱动的RC采用多个耦合延迟环路，这些耦合延迟环路相对于掩码以不同方式去同步。
前馈神经网络是一种人工神经网络，其中，节点之间的连接不形成环路。虽然前馈神经网络对于非顺序数据识别很有价值并且易于训练，但它经常内存不足，无法预测需要内存的顺序数据。
前馈神经网络的后代是循环神经网络。循环神经网络对于非顺序数据识别也是有价值的。循环神经网络具有足够的内存，能够预测需要内存的顺序数据，因此克服了前馈神经网络的内存问题。但是，循环神经网络的训练并不简单，并且可能具有挑战性，计算成本也很高。
源自循环神经网络理论，储备池计算(reservoir computing，RC)是一个最近开发的、生物启发的计算框架，它采用了固定的、高度非线性的动力学系统(称为储备池)，以极大地增加顺序数据的维数。
RC被认为是一种结合简单训练和基于物理可实现动力学系统的高维非线性映射的中间方法。RC本质上通过储备池的动力将输入顺序数据映射到更高维的计算空间中。RC相对于循环神经网络的一个优点是训练只发生在读出阶段。一旦输入信号被注入固定的储备池，就会训练一个读出机制来读取储备池的状态，并将其映射到目标输出。
前馈神经网络101、循环神经网络102和储备池计算103的基本概念在图1中示出。
RC可以扩展到表现出记忆衰退的网络(回声状态网络)。RC并不局限于数字网络，可以扩展到物理系统，这些物理系统不是经典意义上的网络，而是连续的动力学系统。主要类别的物理RC在光子域中实现。光子RC为实时计算机开辟了可能性，并可以显著增强实时处理信息的机器的计算能力，从而为下一代数据通信铺平道路。光子RC利用高维光学/光电系统进行非线性映射。
光子RC系统可以设计为在混沌(例如光电混沌)边界附近操作。这可以提供对输入激励的轻微变化的超敏反应、低时延和低功率预算。超敏反应可以进一步导致强的高维映射，这可能需要一个具有足够高自由度和循环回路和记忆衰退的系统。低时延可以特别是通过全光处理的特征来实现。此外，这样的光子系统可以进一步提供芯片集成或并入更大的神经形态平台的潜力。
满足对输入变化超敏反应、低时延和低功率预算的光学系统包括非线性耦合腔系统、耦合混沌激光器和延迟反馈系统。在这些系统中，延迟反馈系统因其高维数、易于实现和可调谐性而被认为是最成功的储备池实现。主要类别的光子RC平台利用了延迟反馈架构。这种架构通常依赖于延迟反馈环路中的光电调制器和检测器。因此，光-电-光转换在速度和计算效率方面对这种光电调制器和探测器施加了根本性的限制。
但是，最近，展示了一种新的全光延迟动力学系统。在新系统中，延迟反馈架构包括光子储备池，具体是相干驱动的光纤环路储备池。具体地，光子储备池的核心部分包括相干驱动的光纤腔，而不直接将光电组件结合到光子储备池中。需要说明的是，在相干储备池中，相干储备池内的光相位不会受到干扰，储备池的响应基本上是瞬时的，干扰是RC动力学的一部分。
具有相干驱动的光纤环路腔的系统的操作依赖于未扰动光学系统中光的瞬时相干动力学。缺乏光电模块可能会提高信息处理的速度。此外，相干驱动的光纤环路储备池是无源光腔，产生低损耗。因此，腔中不需要放大器或其它有源元件。由于没有放大器或其它有源元件，噪声源被消除，因此可以提高系统的性能。
因此，具有相干驱动的光纤环路腔的系统可以满足超高速光通信和信息处理的要求。相干驱动的光纤环路腔结合了基于延迟动力学系统的方法和基于具有读出光电二极管提供的二次非线性的线性光学电路的方法的优点。
另一方面，在非相干储备池中，通常有一个非线性节点，该节点处理的是光的幅度而不是光的相位，节点的响应也充当低通滤波器。图2示出了延迟反馈架构中的相干驱动的储备池210和非相干储备池220。相干驱动的储备池210由Pauwels、等人在“基于分布式非线性光纤环的光子相干储备池计算机(Photonic coherent reservoir computer basedon fiber-ring with distributed nonlinearity)”(Semiconductor Lasers and LaserDynamics IX，第11356卷，国际光学工程学会，2020年)中提出，非相干储备池220由Vinckier、Quentin等人在“基于相干驱动无源腔的高性能光子储备池计算机(High-performance photonic reservoir computer based on a coherently driven passivecavity)”(Optica 2.5(2015):438-446)中提出。
理解相干驱动的光纤环路储备池工作原理的一个关键是时间复用。例如，提供了图3A和图3B，示出了现有相干驱动的储备池中的循环非线性动力学310和等效的循环网络320。在图3A中的循环非线性动力学310中，使用采样和保持过程，幅度编码的输入信号在持续时间T0内周期性地保持恒定。然后，将该输入序列(例如输入符号序列)乘以随机掩码函数。例如，掩码函数是一个周期时间掩码函数，时间步长为θ，周期为T0。然后，掩码信号被注入储备池，并创建与的复用时间相对应的N个虚拟时间节点。该储备池具有延迟反馈架构，延迟时间为Tdelay。
在相干驱动的光纤环路中，内部变量之间的互连是通过将掩码输入和延迟时间去同步来获得的。如果周期掩码(充当RC的“时钟”)和延迟时间Tdelay与Tdelay–T0＝k×θ(其中，k为整数)的时间偏移精确地去同步，则可以实现丰富的循环动力学。在这种场景下，给定时间步长上具有索引i(i＝1、2、……、N)的虚拟时间节点连接到上一个时间步长上的节点i–k。
图3B的等效循环网络320示出了这个特征。参考图3B，黑色节点321是通过时间复用创建的虚拟时间节点。如果Tdelay–T0＝k×θ，则等效循环网络320类似于由k个节点偏移的两个环，如图3B所示。
此外，为了提供复杂的连接架构，环路(例如相干驱动的光纤环路)的延迟时间不同于输入数据的时序和掩码的周期(T0)，如以下等式所示：
另一方面，在传统的光电储备池中，与反馈环路相关联的延迟时间基本上等于掩码函数的周期T0。因此，这导致掩蔽和反馈时间同步。因此，如图4所示，时间步长为n的每个时间节点耦合到时间步长为n–1中的相同时间节点。
具有相干驱动的光纤环路储备池的系统可以用作RC平台。尽管腔内缺乏非线性节点，但上面所示的相干驱动的储备池(例如图2中的相干储备池210)在需要循环动力学的更简单的机器学习任务中表现出优异的性能。事实上，相干驱动的光纤环路储备池可以在几个过程中表现出优异的性能(例如，以非常高速的速度处理)，例如信息处理速度可以高达50GHz甚至可能更高。
但是，相干驱动的光纤环路储备池具有相当简单的连接网络，而RC操作在高度互连的回声状态网络中处于高维映射上。因此，对于高阶非线性任务，性能是不相同的。事实上，对于高阶非线性任务，相干驱动的储备池的性能会降低。例如，对于高度非线性任务，相干驱动的储备池的性能(例如相干驱动的光纤环路储备池的计算性能)可能会降低，因为与相干驱动的储备池相关联的等效网络具有相当简单的互连结构，并且相干驱动的储备池的非线性在读出阶段仅限于腔外的光电探测器。因此，由于计算能力较低，具有相干驱动的光纤环路储备池的系统可能无法完成需要更高维映射的任务。此外，至少在某些情况下，通过光电探测器顺序检测时间节点也会对储备池的性能产生负面影响。换句话说，最大时间节点检测速度对可使用的时间节点的数量构成了进一步的限制，因此储备池的计算性能和容量受到负面影响。
为了克服上述问题，设想了各种并行化方法。并行RC是一种在时间、空间或频率上去嵌入(de-embed)节点的方法。例如，提供了并行光子储备池计算机，其中，神经元(或虚拟节点)被实现为硅芯片上的物理分离的延迟线。尽管这种光子储备池计算机包括空间复用节点，有效地消除了快速时间复用的需要，但也发现了一些缺点。例如，并行光子储备池计算机中空间复用节点的连接是静态的，并且严格取决于硅芯片的拓扑。假设复杂的任务需要大量的节点，静态和拓扑相关的连接可能需要相对较大的芯片尺寸和较大的光检测器阵列。此外，与延迟储备池执行的任务相比，一些并行RC系统(例如Vandoorne、Kristof等人在“硅光子芯片上的储备池计算的实验演示(Experimental demonstration of reservoircomputing on a silicon photonics chip)”，Nature communications 5.1(2014):1-6中展示的RC)仅在相当基本的任务中进行了测试。并行光学RC的全部容量尚不清楚，因此，并行光学RC的全部容量的证明仍然是该领域的未决挑战之一。
并行RC可以为实时高速数据处理开辟一条新的途径。相干驱动的储备池可以利用并行化，以跟上高速数据通信。大多数成功的RC并行化工作都采用了由嵌入式相位调制器创建的多个频率通道。这些系统的响应是瞬时的和连贯的。但是，并行可能有一些可以识别的缺点。例如，在读出阶段解析频率通道可能具有挑战性，动力学是固定的且不可调谐的，任务特定的设置是有限的。
图5示出了频率复用的并行RC。图5中所示的频率复用的并行RC 500是由Butschek、Lorenz等人在“基于神经元频率复用的并行光子储备池计算(Parallelphotonic reservoir computing based on frequency multiplexing of neurons)”(arXiv e-prints(2020):arXiv-2008)中提出的。使用频率复用，该频率复用的并行RC 500包括执行高维映射的延迟环路510。相干驱动的环路510可以使用相位调制器520创建多个频率通道。储备池500的状态在高相干激光器540的频率边带的幅度和相位中编码，该高相干激光器540在单模、偏振保持光纤环路511中行进或传播。在频域和时域中创建储备池的节点，并且创建的频率通道由相位调制器520实现的单个非线性节点耦合。但是，相干驱动的储备池500的响应是瞬时的，并且储备池500的动力学可以例如通过掩码和延迟时间的去同步来进一步增强。此外，由并入的相位调制器520基于其驱动的速度确定的频率节点的数量是有限的，因此可能由于电瓶颈(electrical bottleneck)而限制RC 500的性能。此外，虽然储备池500的动力学相当丰富，但时频节点的检测可能需要复杂的解复用模块(例如DeMux 530)。此外，在读出阶段解析频率通道可能具有挑战性(复杂的读出)，并且大量的节点需要宽带和色散补偿设置。此外，并行频率通道不能直接访问。
目前的相干驱动的RC平台与光电RC相比提供了几个优势，例如更快的操作速度和更低的噪声。此外，相干驱动的RC平台受电瓶颈的限制较小。但是，如上所述，当前相干驱动的RC平台通常在需要更高维映射的任务中具有较低的计算能力。例如，与当前相干驱动的储备池相关联的等效离散网络具有相当简单的互连循环结构。每个节点(例如图3B中的节点321)在前面的时间步长中仅连接到单个节点(即仅连接到一个节点)。这可以限制计算能力(例如表现较低的计算能力)，特别是当储备池执行高度复杂的任务(例如高度非线性任务)时。
此外，假设节点由光电探测器检测，虚拟节点的数量(即N)受光电探测器的积分时间的限制。换句话说，虚拟节点的最大数量可以由读出阶段的顺序检测方案限制。这种限制可能是由于节点检测以串行方式发生(例如逐个节点)，并且检测速度限制了可以使用的节点数量(θ～>τPD)。此外，光电探测器的带宽有限，这决定了创建虚拟节点的最快时间尺度。受光电探测器的积分时间限制的虚拟节点数量(即N)可以定义如下：
储备池计算可以高效地用于高速实时信息处理和数据分类(例如实时非线性信道均衡、无线通信中功率放大器的非线性失真补偿、互联网协议(internet protocol，IP)数据包分类、语音识别、传感和分子识别)。RC可以是一个优秀的模拟计算平台，它在光学和无线通信中非常有利于补偿非线性失真。RC可以作为另一类神经形态光学计算平台的补充方法，从而实现实时数据处理。例如，级联储备池和前馈神经网络(feedforward neuralnetwork，FNN)可以形成强大的实时处理器。但是，在硅芯片上集成RC可能是硅光子学的一个主要挑战。成功的证明依赖于大型现成组件(例如大型光电探测器阵列)。
尽管混沌光学系统可以被视为最先进的延迟反馈(相干或非相干)平台的替代方案，但它们的操作速度可能会受到读出阶段的检测带宽的限制。仍然可以设想并行化的其它替代方法。
本公开提供了通过提供多个侧耦合相干驱动的环路(例如物理分离的环路腔或通道)和相关联的物理分离的延迟线来克服上述挑战和问题的方法和装置。多个侧耦合相干驱动的环路相对于时间掩码以不同方式去同步。此特征可以创建具有更复杂互连结构的网络，从而提供更高的计算能力。每个通道(即每个环路或环路腔)都有自己的光电探测器，因此可以并行检测更多的节点。多个侧耦合相干驱动的环路可以通过可调谐耦合器耦合，因此等效网络可以根据任务来设计和调谐。
根据实施例，提供了一种基本上最大化或优化光子储备池计算机的操作速度和计算能力的方法。各实施例中的架构利用多个延迟线来增加最初由外部时间复用创建的虚拟时间节点的数量。在各实施例中，延迟线相对于时间掩码函数被去同步。每个延迟线可以以不同方式去同步(例如，每个延迟线以与其它延迟线不同的方式去同步)。此配置可以创建复杂的互连架构。根据实施例，由于时间节点的数量更多和网络架构更复杂，计算能力可以大大提高。
在各实施例中，可调谐贝塞尔延迟线用于调整偏移。在一些实施例中，可以通过可调谐耦合网络实现额外的可调谐性，该可调谐耦合网络能够根据要执行的任务的复杂性调整网络。
根据实施例，提供了一种光子储备池计算(或光子储备池计算机)，包括通过多个可调谐定向耦合器侧耦合的多个环路腔(或通道)。环路腔用于在相干驱动的平台中创建更复杂的循环互连结构。在各实施例中，每个环路或环路腔充当延迟反馈循环系统，其中，延迟线相对于输入处的公共周期掩码(例如时钟)去同步。如果环路或环路腔相对于公共掩码而延迟不同，则等效网络的动力学将大大增强。不同的去同步方案会导致不同的互连网络架构。此外，每个节点可以在前一个时间步长中连接到多个节点。
在各实施例中，更复杂的循环系统不仅增强了动力学，而且还可以自发地在环路或环路腔中并行地创建多个时间节点。因此，对于给定的时间掩码，并行产生更多的时间节点。
此外，假设环路或环路腔是物理分离的，每个环路或环路腔的状态可以通过单独的光电探测器检测。因此，可以通过多个光电探测器并行检测储备池的状态。
根据实施例，可以使用不同数量的物理分离通道。对于一些可能需要复杂动力学的高阶非线性任务，增加具有不同节点偏移(例如节点去同步)的通道(或环路腔)的数量可以潜在地提高性能。在各实施例中，不同的通道(或环路腔)可以通过与每个通道相关联的光电探测器(photodetector，PD)直接访问。
根据实施例，不同的网络架构可以通过调整延迟时间来设计。等效网络的架构可以根据任务的复杂度直接调整。通过可调谐延迟线选择不同的节点位移方案，可以直接调整动力学。在各实施例中，最初识别足以用于任务的合适类型的网络模型，然后通过调整相关延迟(例如通过调整延迟旋钮)来实现网络。在一些实施例中，可调谐集成平台提供了通过控制旋钮(或延迟旋钮)设计网络的可能性。在一些实施例中，通过通道内耦合系数提供进一步的调整(或调谐)。通道内耦合系数可以通过嵌入在网络中的定向耦合器来调整，因此通道内耦合可以得到充分优化。
根据实施例，网络通过结合更多时间节点数量的影响和由不同的去同步方案引起的复杂连接，提供高计算能力(即十分丰富的计算性能)。这使用多个物理分离的通道创建了大量的时间节点，这可以通过并行检测节点消除对超快检测器的需要。
根据实施例，输入可以在多通道相干驱动的储备池中并行化。例如，多个输入可以被并行注入多通道RC。这种输入并行化对于在同相和正交(in-phase and quadrature，IQ)基础上呈现信号的无线通信特别有利。
多通道并行相干驱动的RC
本公开提供了一种多通道并行相干驱动的RC，可以被认为是一种利用空间并行和复杂化以增强计算能力的新型相干储备池计算平台。根据实施例，多个时间节点在彼此物理分离的多个延迟线中并行创建。多个时间节点最初是通过外部时间复用创建的。由于这些延迟线相对于公共掩码(时钟)以不同方式去同步，因此每个延迟线提供了唯一的连接方案(例如，复杂的互连架构)。不同延迟线的去同步可以通过集成的可调谐延迟线来调谐。
多通道相干驱动的储备池的工作原理如下所示。根据实施例，储备池的优化性能可能需要调整储备池的配置，以获得通道内耦合和环路增益的最佳配置。
图6A和图6B示出了本公开实施例提供的双通道相干驱动的储备池的操作原理。具体地，图6A示出了本公开实施例提供的具有空间分离的两个延迟线611和612(即DL1和DL2)的双通道相干驱动的RC 610。延迟线611和延迟线612通过可调谐定向耦合器(tunabledirectional coupler，TDC)613侧耦合。掩码输入信号614具有T0的掩码周期，并通过定向耦合器616(即DC1)被注入第一通道615a(即第一环路)。与延迟线611和延迟线612相关联的延迟时间分别为和/>环路615a和环路615b的状态分别由光电探测器617和光电探测器618(即PD1和PD2)读取。
多通道相干驱动的储备池的工作原理在下文进一步参考图6A定义。需要说明的是，为了简单起见，使用多通道相干驱动的储备池(例如，双通道相干驱动的RC 610)的最简单实现来说明操作原理的概念。但是，本领域技术人员将容易理解，多通道相干驱动的储备池的各实施例中可以采用多于两个通道(即多个侧耦合环路)，如图7中进一步所示。还需要说明的是，与传统的相干驱动的光纤环路储备池一样，时间复用在多通道相干驱动的储备池的操作中至关重要。
参考图6A，最初，使用采样和保持程序，幅度编码的输入信号在持续时间T0内周期性地保持恒定。然后，将该输入信号乘以掩码函数，该掩码函数是周期性的，周期为T0。掩码函数具有多个随机级别，并将每个时间间隔T0划分为N个时间节点掩码输入信号614通过定向耦合器616被(光学)注入储备池610。
随后，注入的光在延迟线611上行进(例如传播)，并创建N个虚拟时间节点。注入的信号延迟了其中，k1<N是整数。延迟信号通过可调谐定向耦合器(tunabledirectional coupler，TDC)613耦合到第二环路615b。可以调整耦合系数以获得RC的期望性能。耦合信号(例如，信号耦合到第二环路615b)再次在第二延迟线612上延迟。第二延迟时间是/>其中，k2<N是整数。
每个环路中创建的时间节点(例如，每个环路的N个节点)分别由光电探测器617和光电探测器618(即PD1和PD2)检测。最后，使用储备池时间节点的状态进行训练和分类。总共有2×N个时间节点，因为在本示例中存在两个通道(例如，双通道相干驱动的RC 610)。
图6B示出了本公开实施例提供的描述双通道相干RC 610的离散动力学的等效循环网络620。时间步长n×T0上的每个时间节点与时间步长(n–1)×T0中的两个独立节点循环地连接。在各实施例中，可以通过选择整数k1和整数k2中的一个或多个来调整两个接续的时间步长之间的循环互连结构。
整数k1和整数k2确定环路(例如环路615a和环路615b)的时间偏移，使得在时间步长n×T0上具有索引i的节点可以分别在环路615a和环路615b处耦合到在时间步长(n–1)×T0上具有索引i–k1和i–k2的节点。整数k1和整数k2通常可以是小整数，通常可以是不同的数字。由整数k1和整数k2定义的偏移决定了网络互连架构，因此在计算域中进行高维映射的RC性能中发挥着重要作用。偏移整数k1和偏移整数k2的典型选择可以在1到4的范围内，这可以保持网络稀疏，但在非线性循环动力学方面十分丰富。
图7示出了本公开实施例提供的多通道相干驱动的储备池700。如上所述，本领域技术人员将容易理解，双通道相干驱动的储备池的操作原理可以推广到包括多个侧耦合相干驱动环路的较大腔系统(例如，图7中的多通道相干驱动的储备池700)。认为该系统可以提供非常丰富的非线性动力学。
参考图7，多通道相干驱动的储备池700包括M个侧耦合环路711、712、713、……、71M。具有空间分离的延迟线721、722、723、……、72M的多个侧耦合环路711、712、713、……、71M(其中，i＝1、2、……、M)通过可调谐定向耦合器(tunable directional coupler，TDC)731、732、733、……、73(M–1)耦合。
延迟线721、722、723、……、72M相对于公共输入掩码去同步，使得延迟线72i(其中，i＝1、2、……、M)提供延迟时间其中，ki是整数0<ki<N。
可调谐定向耦合器(tunable directional coupler，TDC)731、732、733、……、73(M–1)(即，TDC 73i，其中，i＝1、2、……、M–1)用于以可调谐耦合比来侧耦合环路(例如，环路腔或通道)711、712、713、……、71M，该可调谐耦合比对储备池700的动力学提供了附加程度的控制。通过调谐耦合，网络可以进一步调整，以提供用于控制储备池700的非线性动力学的附加路径。每个环路包括相对于公共输入掩码去同步的延迟线。
环路711、712、713、……、71M的状态通过单独的光电探测器741、742、743、……、71M(即，PD 74i，其中，i＝1、2、……、M)测量。定向耦合器(directional coupler，DC)751、752、753、……、75M(即，DC 75i，其中，i＝1、2、……、M)用于耦合光输出并测量每个环路的状态。
上面所示的多通道相干驱动的储备池可以提供许多益处。根据实施例，多通道相干驱动的储备池可以具有更高的计算能力。当有N个时间节点和D个延迟线时，将创建D×N个节点。节点数量越多，计算能力就越高。
与每个时间节点仅循环地连接到一个节点的传统相干驱动的单环路储备池相反，本申请的多通道相干驱动的储备池的结构实现了更复杂的互连网络结构。因此，本申请的多通道相干驱动的储备池可以提供十分丰富的循环非线性动力学。换句话说，多通道相干驱动的储备池的连通性比单通道相干储备池复杂得多，因此非线性变换十分丰富。
这种大力增强的非线性动力学的一个优点是增强了储备池的计算能力，特别是在处理计算空间中需要强非线性映射的任务时。
此外，可以使用可调谐定向耦合器(即网络的直接可调谐性)来直接调整和优化网络。这对于应直接调整非线性映射的任务特别有利。网络架构也可以通过在时间尺度θ内调整延迟(在每个通道上使用可调谐延迟线)来调整。
多通道相干驱动的储备池的其它益处包括在读出阶段进行并行化的益处。具体地，多个读出通道可以在很大程度上克服检测阶段的速度限制。根据实施例，每个通道具有自己的光电探测器，因此每个环路的状态可以由通道自己的光电探测器单独或各自检测。由于环路的状态由光电探测器单独检测，因此可以在很大程度上避免与检测阶段相关联的速度限制，因为每个光电探测器需要检测较少数量的时间节点。
相比之下，在传统的延迟反馈RC中，可检测节点的最大数量通常受到光电探测器带宽的限制。对于给定数据速率，这可能会限制节点数量。根据实施例，通过为每个环路采用单独的光电探测器，可以在不违反电瓶颈的情况下检测更多的时间节点。
多通道相干驱动的储备池的另一个益处包括其适用于片上实现。在各实施例中，集成可调谐延迟线、可调谐耦合器和分插滤波器等组件可以有效地集成在硅芯片上。
输入并行化
根据实施例，输入并行化可以在多通道相干驱动的储备池中实现。多通道相干驱动的储备池可以同时接受多个输入，这些输入乘以公共时间掩码。这种输入并行化可以用于无线和光学通信链路中的一个或多个超高速实时数据处理和正交调制方案。
输入并行化意味着将多个输入信号同时注入储备池，并且并行处理信息。在本公开的各实施例中，多通道相干储备池可以在其空间分离的通道(例如环路或环路腔)上同时接受多个输入时间信号。如果输入信号乘以公共时间掩码，则储备池根据掩码的“计时”进行操作，并根据环路和掩码的去同步来保持网络互连结构。
图8示出了本公开实施例提供的多通道相干驱动的储备池800中的输入并行化方案。参考图8，数个输入信号(例如输入信号861、862、863、……、86M)分别通过定向耦合器851、852、853、……、85M(即DC 85i，其中，i＝1、2、……、M)被同时注入储备池800。
环路(即通道)811、812、813、……、81M中的每个环路配备有对应的定向耦合器(例如，定向耦合器851、852、853、……、85M)。每个定向耦合器充当线性节点，并可以将对应的输入信号耦合到储备池800中。由于输入信号861、862、863、……、86M被同时注入储备池800，储备池800可以有效地解决各个输入通道之间的非线性损伤。在多通道相干驱动的储备池中采用输入并行化的方式如下所示。
首先，使用采样和保持程序，幅度编码的输入信号(例如，输入信号861、862、863、……、86M，M个输入通道)在持续时间T0内周期性地保持恒定。然后，将输入信号861、862、863、……、86M(即，多输入)乘以公共掩码函数870(其可以由公共掩码函数产生器生成)，该公共掩码函数870是周期性的，周期为T0。类似于单输入情况(例如，图6A中所示的双通道相干驱动的储备池610)，掩码函数870具有多个随机级别，并将每个时间间隔T0划分为N个时间节点掩码输入信号871、872、873、……、87M分别通过定向耦合器851、852、853、……、85M被注入储备池800中(光学上)。掩码信号871、872、873、……、87M被分别直接注入环路811、812、813、……、81M。
然后，注入的光在与环路811、812、813、……、81M中的每个环路相关联的延迟线上行进(例如传播)，并在环路811、812、813、……、81M中的每个环路上创建N个虚拟时间节点。注入的信号延迟了其中，ki<N是整数。延迟信号通过可调谐定向耦合器(tunable directional coupler，TDC)831耦合到相邻的第二环路812。
在环路811、812、813、……、81M中的每个环路上创建的时间节点(即环路811、812、813、……、81M中的每个环路的N个虚拟时间节点)分别由光电探测器841、842、843、……、84M(即PD 84i，其中，i＝1、2、……、M)检测。最后，使用储备池时间节点的状态进行训练和分类。总共有M×N个时间节点，因为在这种情况下存在M个通道(例如，多通道相干驱动的RC800)。
根据实施例，输入并行化提供了实现超快信号处理的途径，因为多个信号(例如符号)可以被同时注入多通道相干驱动的储备池中，而不需要超快时间复用或快速检测方案。假设储备池的操作要求是以比输入带宽快得多的速率进行时间复用，则较高的输入数据速率不能由传统的储备池直接处理。相反，可以通过使用公共时间掩码保持多个样本并将其发送到储备池。当保持“M”个样本时，时间复用可以慢“M”倍，因此更实用。例如，在比特率为25GB/s的二进制数据链路中，当需要50个时间节点来操作储备池时，时间复用掩码应快50倍。但是，通过输入并行化，储备池(例如多通道相干驱动的储备池)的操作可以更有效。当存在“M”个通道时，“M”个位可以同时保持并发送到多通道相干驱动的储备池，这使得时间复用慢“M”倍。
有几个实际的用例，其中通信链路包含多个具有线性/非线性损伤的独立信号。这种系统的示例包括光纤通信中的正交偏振通道、WDM光通信链路和无线通信中的正交调制通道。RC最有用的应用之一是通信系统中的实时非线性失真消除。上面所示的通信通道可以利用多输入相干RC(例如，具有输入并行化的多通道相干驱动的RC)，以便独立通道可以由RC同时处理。
片上实现
如上所述，根据实施例，多通道相干驱动的储备池的一个益处是适合于片上实现。可调谐集成延迟线、集成定向耦合器和可调谐分插滤波器可用于实现片上相干驱动的储备池。虽然储备池有一些通用设置，但相干驱动的储备池的几个参数可以微调，特别是对于高度非线性的任务。因此，多通道相干驱动的储备池的片上实现面临的挑战是设计一个高度稳定但可调谐的硬件平台，以微调时序、通道内耦合、环路衰减和输入耦合比等参数。
在可调谐多通道相干驱动的储备池的实现中，RC包括多个延迟线。与延迟线相关联的延迟时间可以以一个虚拟时间节点的精度单独调整。延迟线通过可调谐定向耦合器而被侧耦合。耦合强度是调整网络连通性的控制参数。不同频率通道的读出可以并行，因此每个通道都有单独的光电探测器。换句话说，每个通道都有自己的光电探测器。
在本申请的可调谐多通道相干驱动的储备池的硬件实现中，RC包括耦合环形光波导(coupled ring optical waveguide，CROW)作为集成延迟线。在各实施例中，CROW实现贝塞尔滤波器，该贝塞尔滤波器被合成以基本上最小化组延迟失真(即最大程度地平坦组延迟)。CROW可以离散调谐，例如使用加热器，以便通过打开和关闭谐振器来实现大约一个虚拟时间节点的时间延迟。在各实施例中，延迟线通过定向耦合器进行侧耦合，该定向耦合器可以是可调谐的。
图9示出本公开实施例提供的使用侧耦合光纤环实现多通道相干驱动的RC。参考图9，每个环(例如环路、环路腔或通道，例如环路911、912、913)包括具有延迟Td＝T0的固定延迟线(例如延迟线921、922、923)和具有延迟步长的可调谐集成延迟线(tunable integrated delay line，TIDL)(例如TIDL 951、952、953)。
环路911和912通过可调谐定向耦合器931彼此侧耦合，环路912和913通过可调谐定向耦合器932彼此侧耦合。可调谐定向耦合器931、932和933可以根据正在执行的一个或多个任务进行调整。环路911、912和913中的每个环路分别包括其自己的光电探测器941、942和943。光电探测器941、942和943分别读取在延迟线921、922和923中的每个延迟线上创建的(虚拟)时间节点(例如，并行检测)。
图9的实现可以在数学上定义如下：
在上述等式中，有几个耦合参数，包括：C，表示通道内耦合；α，表示环路衰减；β，表示输入增益。此外，δl表示环路的返回阶段。也存在非线性参数。该模型包括分布克尔效应，纤维的有效长度为Leff，克尔系数为表示通道c中时间步长n上的第i个时间节点。
图10是本公开实施例提供的片上双通道相干驱动的RC的硬件实现的示意图。在片上双通道相干驱动的RC的硬件实现中，集成组件是可调谐集成组件(例如可调谐集成滤波器)。根据实施例，集成多通道相干驱动的RC包括多个物理分离的通道，这些通道具有与环路相关联的相等时间延迟。
在图10所示的硬件实现的情况下，集成双通道相干驱动的RC 1000包括两个物理分离的通道(环路或环路腔)1011和1012，这些通道具有与环路1011和1012相关联的相等时间延迟。具体地，通道(环路)1011和1012中的每个通道(环路)中的两个静态延迟线1021和1022分别提供相等的时间延迟。两个通道1011和1012通过基于微环形谐振器(micro-ringresonator，MRR)的分插滤波器1060进行耦合。集成双通道相干驱动的RC 1000还包括定向耦合器1051、1052、1053和1054。定向耦合器1051、1052、1053和1054可以是可调谐的，并用于耦合进出RC 1000的光，并且还用于控制环路衰减。
通道(环路)1011和1012分别包括通道(环路)1011和1012中的静态延迟线1021和1022。静态延迟线1021和1022是螺旋形波导。与螺旋形波导相关联的组延迟等于掩码周期，即T0。使环路(例如环路1011和1012)相对于掩码去同步的额外延迟由耦合环形光波导(coupled ring optical waveguide，CROW)贝塞尔滤波器(例如CROW贝塞尔滤波器1031和1032)提供。因此，环路1011和1012中的每个环路的总组延迟是T0+TCROW，其中，TCROW是与CROW滤波器(即滤波器1031或滤波器1032)相关联的可调谐延迟时间。
环路1011和1012中的每个环路都与提供最大程度地平坦组延迟的可调谐滤波器(称为贝塞尔滤波器，例如，CROW反射贝塞尔滤波器1031和1032)级联。通道(环路)1011和1012通过CROW 1031和1032进行去同步。在各实施例中，CROW滤波器1031和1032用于作为反射贝塞尔滤波器。CROW反射贝塞尔滤波器1031和1032用于调整环路1011和1012中的每个环路相对于公共时间掩码的去同步。根据本公开的实施例，集成在片上双通道相干驱动的RC中的CROW滤波器的示例在图11A中进一步示出。根据一个实施例，集成在双通道相干驱动的RC 1000中的CROW滤波器1031和1032的特征在图11B中示出。
CROW滤波器1031和1032中的每个CROW滤波器包括多个侧耦合环形谐振器。具体地，CROW 1031和1032的环路腔通过侧耦合环形谐振器进行耦合。在各实施例中，侧耦合环形谐振器的谐振波长可以分别由集成加热器1031h和1032h调整。加热器1031h和1032h可以使每个谐振器(侧耦合环形谐振器)的谐振频率漂移，因此可以调整反射CROW 1031和1032的总组延迟。因此，每个耦合可以由加热器1031h或1032h调整。
每个CROW滤波器可以由加热器1031h或1032h离散调谐，例如由以下定义：
其中，N是输入处的时间节点数量，T0是输入位持续时间(即掩码周期)。
CROW滤波器1031和1032可以被优化，使得通过打开和关闭加热器1031h和1032h，延迟时间可以以步长θ＝T0/N离散地改变，其中，N是每个环路上的时间节点的总数。输入掩码信号1040通过定向耦合器1051被耦合到储备池1000中。在一些实施例中，定向耦合器1051是可调谐的，使得可以直接控制输入增益(即耦合到RC中的光的强度)。通道内耦合可以通过图10中所示的分插环形谐振器(基于MRR的分插滤波器1060)进行调谐。因此，通道1011和1012之间的耦合量通过控制环(MRR 1060)的谐振频率的集成加热器来调整。通过定向耦合器1052和1053检测储备池1000的状态。在一些实施例中，耦合器1052和1053是可调谐的，以便根据正在执行的任务的计算复杂性控制和微调环路衰减。
根据实施例，具有一个或多个可调谐片上组件的集成相干驱动的RC可以比由现成组件制成的RC更快。此外，集成相干驱动的RC可以是低成本和可扩展的。CROW滤波器等集成组件可以根据时间掩码的带宽进行精确设计。此外，相干储备池可以对包括温度变化(例如周围温度变化)在内的环境条件表现出额外的敏感性。集成平台十分稳定，在没有任何稳定器的情况下也可以操作。
在本公开的各实施例中，多通道相干驱动的RC的架构利用了空间并行化，其中，多个耦合空间通道同时操作和执行非线性映射。根据实施例，提供了一种方法，通过相对于公共时间掩码不同地去同步通道来创建十分丰富的动力学。在各实施例中，可以使用多个通道增加时间节点的数量，从而至少部分地由于节点数量增大而提高计算性能。图12示出了执行高阶非线性任务的本公开实施例的增强性能的模拟。每个通道上的节点(在读出阶段)使用单独的光电探测器来检测，因此RC受益于读出处的并行化。这可以消除超快电子开关来创建时间掩码的需要，并在保持其计算能力的同时，能够使用更少的节点数量进行操作，例如通过节点的并行化。在一些实施例中，通过可调整的通道内耦合比或通道内耦合系数实现额外的可调谐性。这可以根据计算任务进行优化。本公开实施例还提供了输入并行化。多个输入(例如具有一些非线性损伤)可以被同时处理。
除其它外，本公开实施例可用于从快速计算到光学通信中的广泛应用的高效信息处理，例如补偿由于克尔非线性、多径干扰和非线性通道色散而产生的非线性通道失真。由于储备池是固定的，并且训练仅在读出阶段执行，因此可以在不进行额外的动力学调整的情况下处理储备池计算。
根据一些实施例，多通道相干驱动的RC可以被有效地部署以利用波分复用(wavelength division multiplexing，WDM)进行并行信息处理。由于相干驱动的储备池的核心部分没有非线性节点，波分复用(wave division multiplexing，WDM)通道可以并行处理，从而实现高速实时信息处理。
图13示出了本公开实施例提供的用于操作多通道相干驱动的储备池的方法。该方法包括：接收(1310)至少一个输入信号；在公共时间掩码函数的周期内，周期性地保持(1320)至少一个输入信号恒定。该方法还包括：使用至少一个输入信号和公共时间掩码函数生成(1330)至少一个掩码输入信号；将至少一个掩码输入信号注入(1340)储备池，储备池包括多个侧耦合环路，侧耦合环路中的每个侧耦合环路彼此物理分离。该述方法还包括：使用与侧耦合环路中的每个侧耦合环路相关联的延迟线来延迟(1350)至少一个注入的输入信号，延迟线中的每个延迟线彼此以不同方式去同步，以创建更复杂的互连网络架构。该方法还包括，对于侧耦合环路中的每个侧耦合环路，使用与环路相关联的光电探测器检测(1360)在环路上创建的一个或多个虚拟时间节点，并输出(1370)响应，该响应基于检测的虚拟时间节点。
在一些实施例中，储备池接收一个输入信号，并且注入至少一个掩码输入信号包括：通过与第一环路相关联的定向耦合器将掩码输入信号注入侧耦合环路的第一环路。
在一些实施例中，延迟至少一个注入的输入信号包括：通过在第一延迟线上传播来延迟注入的输入信号；通过可调谐定向耦合器(tunable directional coupler，TDC)将延迟的输入信号耦合到下一个环路，下一个环路与和第一延迟线相关联的环路相邻。延迟至少一个注入的输入信号还包括：在与下一个环路相关联的第二延迟线上延迟耦合的输入信号。
应当理解，尽管为了说明的目的，本文已经描述了该技术的具体实施例，但在不脱离该技术的范围的情况下，可以进行各种修改。因此，说明书和附图仅被视为对所附权利要求书限定的本发明的说明，并且预期覆盖在本发明的范围内的任何和所有修改、变化、组合或等同物。
显然，本发明的上述实施例是示例性的，并且可以通过许多方式变化。此类现在或将来的变化不应被视为偏离本发明的精神和范围，并且本领域技术人员显而易见的所有此类修改旨在包括在以下权利要求的范围内。

Claims (23)

1.一种多通道相干驱动的储备池，包括：
公共掩码函数产生器，用于使用至少一个输入信号生成至少一个掩码输入信号，所述至少一个输入信号在公共时间掩码函数的周期内周期性地保持恒定；
彼此物理分离的多个侧耦合环路，每个环路包括用于延迟所述至少一个掩码输入信号的延迟线，所述延迟线与和所述侧耦合环路相关联的其它延迟线以不同方式去同步，用于创建更复杂的互连网络架构；
多个定向耦合器，分别与所述侧耦合环路相关联，所述定向耦合器中的至少一个定向耦合器用于将所述至少一个掩码输入信号注入所述侧耦合环路中的一个侧耦合环路；
多个光电探测器，每个光电探测器与所述侧耦合环路中的一个侧耦合环路相关联，并用于检测在所述环路上创建的一个或多个虚拟时间节点。
2.根据权利要求1所述的储备池，其中，与所述延迟线相关联的延迟时间是基于所述掩码周期、所述虚拟时间节点的数量和与所述延迟线相关联的偏移确定的。
3.根据权利要求1或2所述的储备池，还包括：可调谐定向耦合器(TDC)，用于将所述侧耦合环路彼此耦合。
4.根据权利要求3所述的储备池，其中，所述TDC还用于将由所述延迟线延迟的所述至少一个掩码输入信号耦合到相邻环路。
5.根据权利要求1至4中任一项所述的储备池，其中，所述公共掩码函数产生器、所述多个侧耦合环路、所述多个定向耦合器和所述多个光电探测器中的一个或多个集成在硅芯片中。
6.根据权利要求5所述的储备池，其中，所述延迟线和用于调整所述侧耦合环路的去同步的与所述侧耦合环路相关联的多个可调谐贝塞尔滤波器集成在所述硅芯片中。
7.根据权利要求6所述的储备池，其中，所述延迟线是螺旋形波导。
8.根据权利要求6所述的储备池，其中，每个可调谐贝塞尔滤波器包括耦合环形光波导(CROW)，所述CROW是使用一个或多个集成加热器控制的。
9.根据权利要求5至8中任一项所述的储备池，还包括基于微环形谐振器(MRR)的分插滤波器，用于将所述侧耦合环路彼此耦合。
10.一种用于操作多通道相干驱动的储备池的方法，其中，所述方法包括：
接收至少一个输入信号；
在公共时间掩码函数的周期内，周期性地保持所述至少一个输入信号恒定；
使用所述至少一个输入信号和所述公共时间掩码函数生成至少一个掩码输入信号；
将所述至少一个掩码输入信号注入所述储备池，所述储备池包括多个侧耦合环路，所述侧耦合环路中的每个侧耦合环路彼此物理分离；
使用与所述侧耦合环路中的每个侧耦合环路相关联的延迟线来延迟至少一个注入的输入信号，所述延迟线中的每个延迟线彼此以不同方式去同步，以创建更复杂的互连网络架构；
对于所述侧耦合环路中的每个侧耦合环路，使用与所述环路相关联的光电探测器检测在所述环路上创建的一个或多个虚拟时间节点；
输出响应，所述响应基于所述检测的虚拟时间节点。
11.根据权利要求10所述的方法，其中，所述储备池接收一个输入信号，并且注入所述至少一个掩码输入信号包括：通过与所述第一环路相关联的定向耦合器将所述掩码输入信号注入所述侧耦合环路的第一环路。
12.根据权利要求11所述的方法，其中，延迟至少一个注入的输入信号包括：
通过在第一延迟线上传播来延迟所述注入的输入信号；
通过可调谐定向耦合器(TDC)将所述延迟的输入信号耦合到下一个环路，所述下一个环路与和所述第一延迟线相关联的环路相邻；
在与所述下一个环路相关联的第二延迟线上延迟所述耦合的输入信号。
13.根据权利要求10至12中任一项所述的方法，其中，所述储备池同时接收两个或两个以上输入信号，并且注入所述一个或多个掩码输入信号包括：通过与所述对应环路相关联的定向耦合器将每个掩码输入信号注入所述侧耦合环路的对应环路。
14.根据权利要求13所述的方法，其中，延迟至少一个注入的输入信号包括：
通过在与所述对应环路相关联的延迟线上传播来延迟每个注入的输入信号；
通过可调谐定向耦合器(TDC)将每个延迟的输入信号耦合到下一个环路，所述下一个环路与所述对应环路相邻。
15.根据权利要求10至14中任一项所述的方法，其中，与每个延迟线相关联的延迟时间是基于所述掩码周期、所述虚拟时间节点的数量和与所述延迟线相关联的偏移确定的。
16.根据权利要求10至15中任一项所述的方法，其中，所述侧耦合环路使用可调谐定向耦合器相互耦合。
17.根据权利要求10至16中任一项所述的方法，其中，所述储备池的至少一些组件集成在硅芯片中。
18.根据权利要求17所述的方法，其中，至少一些组件包括所述延迟线和用于调整所述侧耦合环路的去同步的多个可调谐贝塞尔滤波器。
19.根据权利要求18所述的方法，其中，所述延迟线是螺旋形波导。
20.根据权利要求18所述的方法，其中，每个可调谐贝塞尔滤波器包括耦合环形光波导(CROW)，其中，所述CROW是使用一个或多个集成加热器控制的。
21.根据权利要求17至20中任一项所述的方法，其中，所述侧耦合环路通过基于微环形谐振器(MRR)的分插滤波器相互耦合。
22.一种包括指令的计算机程序，其中，所述指令在由计算机执行时，使所述计算机执行根据权利要求10至21中任一项所述的方法。
23.一种包括指令的计算机可读介质，其中，所述指令在由计算机执行时，使所述计算机执行根据权利要求10至21中任一项所述的方法。
CN202180098294.4A 2021-07-14 2021-07-14 多通道相干驱动的储备池及操作方法 Pending CN117321607A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CA2021/050974 WO2023283717A1 (en) 2021-07-14 2021-07-14 Multi-channel coherently driven reservoir and operating method

Publications (1)

Publication Number Publication Date
CN117321607A true CN117321607A (zh) 2023-12-29

Family

ID=84918818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180098294.4A Pending CN117321607A (zh) 2021-07-14 2021-07-14 多通道相干驱动的储备池及操作方法

Country Status (2)

Country Link
CN (1) CN117321607A (zh)
WO (1) WO2023283717A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2821942B1 (en) * 2013-07-05 2020-11-04 Universiteit Gent Reservoir computing using passive optical systems

Also Published As

Publication number Publication date
WO2023283717A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
Bandyopadhyay et al. Single chip photonic deep neural network with accelerated training
Huang et al. A silicon photonic–electronic neural network for fibre nonlinearity compensation
Shastri et al. Photonics for artificial intelligence and neuromorphic computing
US20220094443A1 (en) Photonic processing systems and methods
Al-Qadasi et al. Scaling up silicon photonic-based accelerators: Challenges and opportunities
WO2022016894A1 (zh) 一种光子神经网络
CN114358271B (zh) 一种时间-波长交织光子神经网络卷积加速芯片
WO2019236250A1 (en) Real-number photonic encoding
CN113657580B (zh) 基于微环谐振器和非易失性相变材料的光子卷积神经网络加速器
CN105531946B (zh) 一种光差分信号的发送和接收方法、装置和系统
JP5632330B2 (ja) 高速カオス光信号生成光回路および高速カオス光信号生成方法
Argyris Photonic neuromorphic technologies in optical communications
CN115222035B (zh) 一种光子神经网络卷积加速芯片
Tsakyridis et al. Universal linear optics for ultra-fast neuromorphic silicon photonics towards Fj/MAC and TMAC/sec/mm 2 engines
Bandyopadhyay et al. A photonic deep neural network processor on a single chip with optically accelerated training
Filipovich et al. Monolithic silicon photonic architecture for training deep neural networks with direct feedback alignment
Xu et al. Scalable networks of neuromorphic photonic integrated circuits
Farmakidis et al. Integrated photonic neuromorphic computing: opportunities and challenges
CN117321607A (zh) 多通道相干驱动的储备池及操作方法
Zavalin et al. Implementing minimal clock skew directed logic
Nakajima et al. Densely parallelized photonic tensor processor on hybrid waveguide/free-space-optics
Shastri et al. Silicon photonic neural network applications and prospects
Prucnal et al. Neuromorphic photonics: current status and challenges
JP4442565B2 (ja) 全光スイッチ
Dambre et al. Computing with integrated photonic reservoirs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination