CN117290282A - 用于fpga的多渠道参数配置与更新系统及方法 - Google Patents
用于fpga的多渠道参数配置与更新系统及方法 Download PDFInfo
- Publication number
- CN117290282A CN117290282A CN202311192934.5A CN202311192934A CN117290282A CN 117290282 A CN117290282 A CN 117290282A CN 202311192934 A CN202311192934 A CN 202311192934A CN 117290282 A CN117290282 A CN 117290282A
- Authority
- CN
- China
- Prior art keywords
- module
- configuration
- flash
- fpga
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 31
- 230000002093 peripheral effect Effects 0.000 claims abstract description 75
- 238000006243 chemical reaction Methods 0.000 claims abstract description 74
- 230000000977 initiatory effect Effects 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
Abstract
本发明提供一种用于FPGA的多渠道参数配置与更新系统,涉及FPGA技术领域,该多渠道参数配置与更新系统包括默认配置模块、寄存器模块、外设flash、flash加载控制模块、第一选择器模块、第一接口转换模块、第二选择器模块及第二接口转换模块。默认配置模块、寄存器模块、flash加载控制模块、第一选择器模块、第一接口转换模块、第二选择器模块及第二接口转换模块均设置在FPGA设备内部。外设flash设置在FPGA设备外部,并且配置有驱动下发接口,与第二接口转换模块连接。通过本发明的多渠道配置方案,可确保FPGA能够满足基本工作能力的同时能够对配置进行灵活更新,且下电重新启动时FPGA能够加载最新配置,在异常情况下也能保证FPGA设备的正常工作,增强系统的鲁棒性。
Description
技术领域
本发明涉及FPGA设备技术领域,具体而言涉及一种用于FPGA的多渠道参数配置与更新系统及方法,应用于FC子卡及FC交换机。
背景技术
FC子卡及FC交换设备在使用过程中需要进行配置,目前常用的配置方式包括驱动下发和蓝图配置。
驱动下发:在FPGA设备与驱动均启动完成之后,驱动将首先对FPGA进行软复位操作,复位完成后,将配置内容下发至FPGA设备当中,配置下发结束之后FPGA开始工作。若需要修改配置,则通过驱动下发软复位操作,将此前的配置项进行清除,然后将更新的配置内容重新下发,下发结束后FPGA将以新的配置方式进行工作。在此种配置方式下,若配置下发途径出现故障,即在驱动下发配置的过程当中出现异常,会导致配置下发不成功,而此时之前的配置内容已被软复位清除,在此情况下设备将无法正常工作。
蓝图配置:在FPGA外部挂载蓝图flash芯片,提前将配置固化在flash当中,当FPGA启动完成后,立即从蓝图flash中读取配置信息并将对FPGA设备进行配置。若需要修改配置,则需要重新烧写蓝图flash,重启设备之后,FPGA启动完成,将重新从蓝图flash当中加载更新的配置内容。此种加载方案灵活性较差,若需要更新flash当中的配置内容,需要重新烧写flash,此外,若蓝图flash芯片出现掉电导致bit丢失,会导致配置加载失败,FPGA无法正常工作。
发明内容
鉴于现有技术的缺陷与不足,本发明目的在于提供一种用于FPGA的多渠道参数配置与更新系统及方法,通过多渠道配置方案,在FPGA内部设计相关寄存器用于存放默认配置内容,在FPGA上电启动完毕时即加载默认配置,确保FPGA能够满足基本工作能力,同时能够对配置进行灵活更新,且下电重新启动时FPGA能够加载最新配置,在异常情况下也能保证FPGA设备的正常工作,增强系统的鲁棒性。
根据本发明目的的第一方面,提出一种通过在FPGA内部设计相关寄存器实现的用于FPGA的多渠道参数配置与更新系统,包括默认配置模块、寄存器模块、外设flash、flash加载控制模块、第一选择器模块、第一接口转换模块、第二选择器模块以及第二接口转换模块:
所述默认配置模块,被设置用于存储使FPGA完成基本工作的配置参数,FPGA上电启动完成后,默认配置模块被自动加载至寄存器模块中,加载完成后,FPGA设备能保证基础工作需求;
所述寄存器模块,被设置用于寄存FPGA配置参数,所述寄存器模块中的寄存器值被设置成在FPGA工作过程中控制FPGA的工作状态,同时当驱动下发配置参数时,由寄存器模块控制发起外设flash的内容更新进程;
所述Flash加载控制模块,被设置用于当FPGA完成默认参数加载之后,由flash加载控制模块控制开始发起对外设flash的内容读取;
所述第一接口转换模块,被设置用于接收驱动下发的配置信息并转换为寄存器接口格式;
所述第二接口转换模块,被设置用于flash接口与寄存器接口格式转换;
所述第一选择器模块,被设置用于选择将第一接口转换模块输出的驱动配置信息,或者第二接口转换模块输出的外设flsh配置信息输入至寄存器模块;
所述第二选择器模块,被设置用于选择将Flash加载控制模块发起的外设flash内容读取请求,或者寄存器模块输出的flash配置信息更新内容输出至第二接口转换模块。
作为可选的实施方式,在FPGA上电启动完成后,寄存器模块当中的寄存器值被默认配置模块当中的默认配置参数所赋值,此时FPGA具有基础工作能力,即能够进行外设flash内容加载、接收驱动下发配置及更新外设flash。
作为可选的实施方式,当FPGA完成默认配置的加载后,Flash加载控制模块发起外设flash配置信息加载,此时第一选择器模块将选择将第二接口转换模块输出的外设flsh配置信息输入至寄存器模块;当驱动下发配置信息时,第一选择器模块将选择将第一接口转换模块输出的驱动配置信息输入至寄存器模块。当二者发生冲突时,优先选择将第一接口转换模块输出的驱动配置信息输入至寄存器模块
作为可选的实施方式,当FPGA完成默认配置的加载后,Flash加载控制模块发起外设flash配置信息加载请求,此时第二选择器模块将选择将Flash加载控制模块发起外设flash内容读取请求输出至第二接口转换模块;当寄存器模块完成驱动下发配置信息的更新时,第二选择器模块将选择将寄存器模块输出的flash配置信息更新内容输出至第二接口转换模块。
根据本发明目的的第二方面,还提出一种根据权利要求1-7中任意一项所述用于FPGA的多渠道参数配置与更新系统实现的FPGA参数配置与更新方法,其特征在于,所述方法包括FPGA上电后配置加载流程以及驱动下发配置更新及外设flash内容更新流程:
所述FPGA上电后配置加载流程包括以下步骤:
步骤1.1、FPGA上电,启动完成;
步骤1.2、默认配置模块中存储的默认配置数据依次输出至寄存器模块,寄存器模块对相应的配置寄存器赋值并下发至FPGA设备的各个工作模块,完成操作后,使得FPGA具有基础工作能力,即能够进行外设flash内容加载、接收驱动下发配置及更新外设flash;
步骤1.3、flash加载控制模块输出flash读取请求,第二选择器模块选择从flash加载控制模块输出flash读取请求信息至第二接口转换模块,所述第二接口转换模块将读取请求转换为flash读取接口输入外设flash中,外设flash输出配置内容至第二接口转换模块,第一选择器模块选择第二接口转换模块输出的外设flsh配置信息输入至寄存器模块,寄存器模块对相应的配置寄存器赋值,并下发至FPGA设备的各个工作模块;
所述驱动下发配置更新及外设flash内容更新流程包括以下步骤:
步骤2.1、当驱动发起的配置更新数据传输至第一接口转换模块,第一接口转换模块将数据转换成寄存器接口,第一选择器模块选择第一接口转换模块输出的驱动配置信息至寄存器模块,寄存器模块对相应的配置寄存器赋值,并下发至FPGA设备的各个工作模块;
步骤2.2、寄存器发起外设flash内容更新,将配置内容传输至第二选择器模块,第二选择器模块选择将寄存器模块输出的flash配置信息更新内容输出至第二接口转换模块,第二接口转换模块将写请求及写数据转换为flash写接口写入外设flash当中,更新flash当中的配置内容;由此,当FPGA再次上电启动时,从外设flash加载的配置内容将是更新之后的配置内容。
应当理解,前述构思以及在下面更加详细地描述的额外构思的所有组合只要在这样的构思不相互矛盾的情况下都可以被视为本公开的发明主题的一部分。另外,所要求保护的主题的所有组合都被视为本公开的发明主题的一部分。
结合附图从下面的描述中可以更加全面地理解本发明教导的前述和其他方面、实施例和特征。本发明的其他附加方面例如示例性实施方式的特征和/或有益效果将在下面的描述中显见,或通过根据本发明教导的具体实施方式的实践中得知。
附图说明
附图不意在按比例绘制。在附图中,在各个图中示出的每个相同或近似相同的组成部分可以用相同的标号表示。为了清晰起见,在每个图中,并非每个组成部分均被标记。现在,将通过例子并参考附图来描述本发明的各个方面的实施例。
图1是本发明实施例的用于FPGA的多渠道参数配置与更新系统的整体框图。
图2是本发明实施例的上电后配置后默认配置模块的加载示意图。
图3是本发明实施例的默认配置模块加载后的加载过程示意图。
图4是本发明实施例的驱动下发配置更新过程示意图。
图5是本发明实施例的外设flash内容更新过程示意图。
具体实施方式
为了更了解本发明的技术内容,特举具体实施例并配合所附图式说明如下。
在本公开中参照附图来描述本发明的各方面,附图中示出了许多说明的实施例。本公开的实施例不必定意在包括本发明的所有方面。应当理解,上面介绍的多种构思和实施例,以及下面更加详细地描述的那些构思和实施方式可以以很多方式中任意一种来实施,这是因为本发明所公开的构思和实施例并不限于任何实施方式。另外,本发明公开的一些方面可以单独使用,或者与本发明公开的其他方面的任何适当组合来使用。
结合图1所示,根据本发明实施例的用于FPGA的多渠道参数配置与更新系统,包括默认配置模块、寄存器模块、外设flash、flash加载控制模块、第一选择器模块、第一接口转换模块、第二选择器模块以及第二接口转换模块。
其中的默认配置模块、寄存器模块、flash加载控制模块、第一选择器模块、第一接口转换模块、第二选择器模块以及第二接口转换模块均设置在FPGA设备内部。
外设flash设置在FPGA设备外部,并且配置有驱动下发接口,与第二接口转换模块连接。
结合图1所示,默认配置模块被设置用于存储使FPGA完成基本工作的配置参数,FPGA上电启动完成后,默认配置模块被自动加载至寄存器模块中,加载完成后,FPGA设备能保证基础工作需求。
寄存器模块被设置用于寄存FPGA配置参数,所述寄存器模块中的寄存器值被设置成在FPGA工作过程中控制FPGA的工作状态,同时当驱动下发配置参数时,由寄存器模块控制发起外设flash的内容更新进程。
lash加载控制模块被设置用于当FPGA完成默认参数加载之后,由flash加载控制模块控制开始发起对外设flash的内容读取。
第一接口转换模块被设置用于接收驱动下发的配置信息并转换为寄存器接口格式。
第二接口转换模块被设置用于flash接口与寄存器接口格式转换。
第一选择器模块,被设置用于选择将第一接口转换模块输出的驱动配置信息,或者第二接口转换模块输出的外设flsh配置信息输入至寄存器模块。
第二选择器模块被设置用于选择将Flash加载控制模块发起的外设flash内容读取请求,或者寄存器模块输出的flash配置信息更新内容输出至第二接口转换模块。
结合图1所示,所述寄存器模块中,在FPGA上电启动完成后,寄存器模块中的寄存器值被默认配置模块中的默认配置参数所赋值,使得FPGA设备具有基础工作能力,即能够进行外设flash内容加载、接收驱动下发配置及更新外设flash。
当外设flash有配置内容传输至寄存器模块时,寄存器模块当中的寄存器值由flash当中的配置参数替换;当驱动下发配置内容至寄存器模块时,寄存器模块中的寄存器值由下发配置参数替换,并同时发起外设flash更新流程,将外设flash当中的参数更新为驱动下发的最新参数。
结合图1所示,所述第一选择器模块中,当FPGA完成默认配置的加载后,Flash加载控制模块发起外设flash配置信息加载请求;第一选择器模块将选择将第二接口转换模块输出的外设flsh配置信息输入至寄存器模块;当驱动下发配置信息时,第一选择器模块将选择将第一接口转换模块输出的驱动配置信息输入至寄存器模块。
作为优选的实施方式,第一选择器模块被设置成优先选择将第一接口转换模块输出的驱动配置信息输入至寄存器模块。
结合图1所示,所示第二选择器模块中,当FPGA完成默认配置参数的加载后,Flash加载控制模块发起外设flash配置信息加载请求;第二选择器模块被设置成选择将Flash加载控制模块发起外设flash内容读取请求输出至第二接口转换模块;当寄存器模块完成驱动下发配置信息的更新时,第二选择器模块将选择将寄存器模块输出的flash配置信息更新内容输出至第二接口转换模块。
结合本发明的实施例,寄存器值可通过上位机进行刷新:若驱动需要对配置内容进行修改,可通过修改寄存器的值来更新配置,在配置更新的同时,可通过提前搭建的flash升级通道将更新的配置内容同步存储在外设的flash当中作为备份。
结合本发明实施例的设计,当下电重启FPGA时,可直接通过加载外设flash当中的配置值来确保当前FPGA工作在最新配置环境下,且若flash加载失败或是驱动下发失败时,还可通过加载默认配置来确保FPGA能够正常的基础工作,驱动可重新下发配置,并将配置重新备份至外设flash即可。
通过本发明的多渠道参数配置与更新,能够对配置进行灵活更新,且下电重新启动时FPGA能够加载最新配置,在异常情况下也能保证FPGA设备的正常工作,增强系统的鲁棒性。
{示例1}
结合图2-5所示,根据前述实施例的多渠道参数配置与更新系统实现的FPGA参数配置与更新方法,包括FPGA上电后配置加载流程以及驱动下发配置更新及外设flash内容更新流程。
结合图2-5所示的流程,为了更加清楚的表达本发明的过程,我们在图示中通过黄色标记的流程表示在对应的操作中执行的过程。
结合图2、3所示,FPGA上电后配置加载流程包括以下步骤:
步骤1.1、FPGA上电,启动完成;
步骤1.2、默认配置模块中存储的默认配置数据依次输出至寄存器模块,如图2所示,寄存器模块对相应的配置寄存器赋值并下发至FPGA设备的各个工作模块,完成操作后,使得FPGA具有基础工作能力,即能够进行外设flash内容加载、接收驱动下发配置及更新外设flash;
步骤1.3、flash加载控制模块输出flash读取请求,第二选择器模块选择从flash加载控制模块输出flash读取请求信息至第二接口转换模块,结合图3所示,所述第二接口转换模块将读取请求转换为flash读取接口输入外设flash中,外设flash输出配置内容至第二接口转换模块,第一选择器模块选择第二接口转换模块输出的外设flsh配置信息输入至寄存器模块,寄存器模块对相应的配置寄存器赋值,并下发至FPGA设备的各个工作模块;
结合图4、5所示,驱动下发配置更新及外设flash内容更新流程包括以下步骤:
步骤2.1、当驱动发起的配置更新数据传输至第一接口转换模块,第一接口转换模块将数据转换成寄存器接口,结合图3所示,第一选择器模块选择第一接口转换模块输出的驱动配置信息至寄存器模块,寄存器模块对相应的配置寄存器赋值,并下发至FPGA设备的各个工作模块;
步骤2.2、寄存器发起外设flash内容更新,将配置内容传输至第二选择器模块,结合图4所示,第二选择器模块选择将寄存器模块输出的flash配置信息更新内容输出至第二接口转换模块,第二接口转换模块将写请求及写数据转换为flash写接口写入外设flash当中,更新flash当中的配置内容;由此,当FPGA再次上电启动时,从外设flash加载的配置内容将是更新之后的配置内容。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视权利要求书所界定者为准。
Claims (9)
1.一种用于FPGA的多渠道参数配置与更新系统,其特征在于,包括默认配置模块、寄存器模块、外设flash、flash加载控制模块、第一选择器模块、第一接口转换模块、第二选择器模块以及第二接口转换模块,其中:
所述默认配置模块,被设置用于存储使FPGA完成基本工作的配置参数,FPGA上电启动完成后,默认配置模块被自动加载至寄存器模块中,加载完成后,FPGA设备能保证基础工作需求;
所述寄存器模块,被设置用于寄存FPGA配置参数,所述寄存器模块中的寄存器值被设置成在FPGA工作过程中控制FPGA的工作状态,同时当驱动下发配置参数时,由寄存器模块控制发起外设flash的内容更新进程;
所述Flash加载控制模块,被设置用于当FPGA完成默认参数加载之后,由flash加载控制模块控制开始发起对外设flash的内容读取;
所述第一接口转换模块,被设置用于接收驱动下发的配置信息并转换为寄存器接口格式;
所述第二接口转换模块,被设置用于flash接口与寄存器接口格式转换;
所述第一选择器模块,被设置用于选择将第一接口转换模块输出的驱动配置信息,或者第二接口转换模块输出的外设flsh配置信息输入至寄存器模块;
所述第二选择器模块,被设置用于选择将Flash加载控制模块发起的外设flash内容读取请求,或者寄存器模块输出的flash配置信息更新内容输出至第二接口转换模块。
2.根据权利要求1所述的用于FPGA的多渠道参数配置与更新系统,其特征在于,所述在FPGA上电启动完成后,所述寄存器模块中的寄存器值被默认配置模块中的默认配置参数所赋值,使得FPGA设备具有基础工作能力,即能够进行外设flash内容加载、接收驱动下发配置及更新外设flash。
3.根据权利要求2所述的用于FPGA的多渠道参数配置与更新系统,其特征在于,当外设flash有配置内容传输至寄存器模块时,寄存器模块当中的寄存器值由flash当中的配置参数替换;
当驱动下发配置内容至寄存器模块时,寄存器模块中的寄存器值由下发配置参数替换,并同时发起外设flash更新流程,将外设flash当中的参数更新为驱动下发的最新参数。
4.根据权利要求1所述的用于FPGA的多渠道参数配置与更新系统,其特征在于,当FPGA完成默认配置的加载后,Flash加载控制模块发起外设flash配置信息加载请求;
所述第一选择器模块将选择将第二接口转换模块输出的外设flsh配置信息输入至寄存器模块;当驱动下发配置信息时,第一选择器模块将选择将第一接口转换模块输出的驱动配置信息输入至寄存器模块。
5.根据权利要求4所述的用于FPGA的多渠道参数配置与更新系统,其特征在于,所述第一选择器模块被设置成优先选择将第一接口转换模块输出的驱动配置信息输入至寄存器模块。
6.根据权利要求1所述的用于FPGA的多渠道参数配置与更新系统,其特征在于,当FPGA完成默认配置参数的加载后,Flash加载控制模块发起外设flash配置信息加载请求;
第二选择器模块被设置成选择将Flash加载控制模块发起外设flash内容读取请求输出至第二接口转换模块;
当寄存器模块完成驱动下发配置信息的更新时,第二选择器模块将选择将寄存器模块输出的flash配置信息更新内容输出至第二接口转换模块。
7.根据权利要求1-6中任意一项所述的用于FPGA的多渠道参数配置与更新系统,其特征在于,所述默认配置模块、寄存器模块、flash加载控制模块、第一选择器模块、第一接口转换模块、第二选择器模块以及第二接口转换模块均设置在FPGA设备内部;
所述外设flash设置在FPGA设备外部,并且配置有驱动下发接口,与第二接口转换模块连接。
8.根据权利要求1-6中任意一项所述的用于FPGA的多渠道参数配置与更新系统,其特征在于,所示寄存器值被设置成能通过上位机进行刷新:
若驱动需要对配置内容进行修改,通过修改寄存器的值来更新配置,在配置更新的同时,通过flash升级通道将更新的配置内容同步存储在外设的flash作为备份。
9.一种根据权利要求1-8中任意一项所述用于FPGA的多渠道参数配置与更新系统实现的FPGA参数配置与更新方法,其特征在于,所述方法包括FPGA上电后配置加载流程以及驱动下发配置更新及外设flash内容更新流程:
所述FPGA上电后配置加载流程包括以下步骤:
步骤1.1、FPGA上电,启动完成;
步骤1.2、默认配置模块中存储的默认配置数据依次输出至寄存器模块,寄存器模块对相应的配置寄存器赋值并下发至FPGA设备的各个工作模块,完成操作后,使得FPGA具有基础工作能力,即能够进行外设flash内容加载、接收驱动下发配置及更新外设flash;
步骤1.3、flash加载控制模块输出flash读取请求,第二选择器模块选择从flash加载控制模块输出flash读取请求信息至第二接口转换模块,所述第二接口转换模块将读取请求转换为flash读取接口输入外设flash中,外设flash输出配置内容至第二接口转换模块,第一选择器模块选择第二接口转换模块输出的外设flsh配置信息输入至寄存器模块,寄存器模块对相应的配置寄存器赋值,并下发至FPGA设备的各个工作模块;
所述驱动下发配置更新及外设flash内容更新流程包括以下步骤:
步骤2.1、当驱动发起的配置更新数据传输至第一接口转换模块,第一接口转换模块将数据转换成寄存器接口,第一选择器模块选择第一接口转换模块输出的驱动配置信息至寄存器模块,寄存器模块对相应的配置寄存器赋值,并下发至FPGA设备的各个工作模块;
步骤2.2、寄存器发起外设flash内容更新,将配置内容传输至第二选择器模块,第二选择器模块选择将寄存器模块输出的flash配置信息更新内容输出至第二接口转换模块,第二接口转换模块将写请求及写数据转换为flash写接口写入外设flash当中,更新flash当中的配置内容;由此,当FPGA再次上电启动时,从外设flash加载的配置内容将是更新之后的配置内容。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311192934.5A CN117290282A (zh) | 2023-09-15 | 2023-09-15 | 用于fpga的多渠道参数配置与更新系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311192934.5A CN117290282A (zh) | 2023-09-15 | 2023-09-15 | 用于fpga的多渠道参数配置与更新系统及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117290282A true CN117290282A (zh) | 2023-12-26 |
Family
ID=89252863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311192934.5A Pending CN117290282A (zh) | 2023-09-15 | 2023-09-15 | 用于fpga的多渠道参数配置与更新系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117290282A (zh) |
-
2023
- 2023-09-15 CN CN202311192934.5A patent/CN117290282A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103365696B (zh) | Bios镜像文件获取方法及装置 | |
EP3200077B1 (en) | Vehicle control device, reprogramming system | |
US20140163716A1 (en) | Bridge device, automated production system and method thereof for storage device | |
CN106445613B (zh) | 一种代码升级方法及系统 | |
EP3608775B1 (en) | Electronic control system | |
US7607001B2 (en) | Memory management method for simultaneously loading and executing program codes | |
JP2006190132A (ja) | 制御プログラムダウンロード装置 | |
CN101667133B (zh) | 固件更新方法和使用该方法更新固件的芯片 | |
CN111813432A (zh) | 一种fpga配置升级方法和fpga平台 | |
US20210173634A1 (en) | Vehicle control device and program update system | |
CN113127264A (zh) | 数据存储装置修复方法 | |
CN102360300B (zh) | 操作系统的启动方法及装置 | |
CN103761198A (zh) | 存储器芯片与数据保护方法 | |
CN117290282A (zh) | 用于fpga的多渠道参数配置与更新系统及方法 | |
US20220147040A1 (en) | Electronic Control Device and Method for Setting Control Data | |
CN110618828B (zh) | 一种数据更新方法及装置 | |
CN112035171A (zh) | 基于uefi固件的恢复出厂设置方法及系统 | |
CN101944072A (zh) | 一种终端设备的启动方式配置方法及设备 | |
CN111897552B (zh) | 一种用于tcon驱动ic的写程方法 | |
EP3891594B1 (en) | Memory control system with a sequence processing unit | |
CN112994902A (zh) | 智能网卡及智能网卡的fpga固件更新管理方法 | |
US20110314236A1 (en) | Control apparatus, control method, and storage system | |
CN101512496A (zh) | 用于监控闪存操作的设备和方法 | |
CN112988203B (zh) | 一种拼接屏驱动板升级方法及拼接屏 | |
JP2974311B1 (ja) | 無線基地局装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |