CN117240307A - 一种极化码编码方法、装置、电子设备及存储介质 - Google Patents

Abstract

本申请提供一种极化码编码方法、装置、电子设备及存储介质，涉及通信技术领域，解决了放置奇偶校验位的位置可能不存在错误的编码，导致无法快速地找到该极化码编码序列中出现的错误，降低了极化码编码序列的校验效率的技术问题。该方法包括：从第一待编码序列中确定出M个比特位，该M个比特位的可靠性满足预设条件；基于该M个比特位在该第一待编码序列中的位置，在该第一待编码序列中添加M个奇偶校验位，得到第二待编码序列；对该第二待编码序列进行极化码编码，得到第一编码序列。

Description

一种极化码编码方法、装置、电子设备及存储介质

技术领域

本申请涉及通信技术领域，尤其涉及一种极化码编码方法、装置、电子设备及存储介质。

背景技术

目前，发送端设备在进行极化码编码时，会在该编码序列中添加奇偶校验位，以使得接收端设备基于该奇偶校验位对该编码序列进行校验。

但是，上述方法中，发送端设备一般采用等间隔放置的方法添加奇偶校验位，该放置奇偶校验位的位置可能不存在错误的编码，导致无法快速地找到该极化码编码序列中出现的错误，降低了极化码编码序列的校验效率。

发明内容

本申请提供一种极化码编码方法、装置、电子设备及存储介质，解决了放置奇偶校验位的位置可能不存在错误的编码，导致无法快速地找到该极化码编码序列中出现的错误，降低了极化码编码序列的校验效率的技术问题。

第一方面，本申请提供一种极化码编码方法，包括：从第一待编码序列中确定出M个比特位，该M个比特位的可靠性满足预设条件，该第一待编码序列中包括L个比特位，其中，M和L为大于或等于1的整数，M<L；基于该M个比特位在该第一待编码序列中的位置，在该第一待编码序列中添加M个奇偶校验位，得到第二待编码序列；对该第二待编码序列进行极化码编码，得到第一编码序列。

可选地，上述从第一待编码序列中确定出极化重量满足预设条件的M个比特位，具体可以包括：在第一可靠性低于第二可靠性，并且该第一可靠性低于第三可靠性的情况下，确定该第一可靠性满足预设条件，以及将第一比特位确定为该M个比特位中的一个，该第一可靠性为第一比特位的可靠性，该第二可靠性为第二比特位的可靠性，该第三可靠性为第三比特位的可靠性，该第一比特位为该第一待编码序列中包括的除第一位以外的比特位，该第二比特位和该第三比特位为该第一待编码序列中该第一比特位的相邻比特位。

可选地，该第一编码序列中可靠性满足预设条件的比特位的数量为N，该极化码编码方法还包括：在M小于N的情况下，按照可靠性从小到大的顺序，从该N个比特位中确定出M个比特位，N为大于或等于1的整数。

可选地，该极化码编码方法还包括：确定该第一待编码序列中包括的每个比特位的极化重量；按照极化重量从大到小的顺序对该L个比特位进行排序，得到第一索引序列；基于该第一索引序列中每个比特位的位置，确定该两个比特位之间的可靠性高低。

可选地，该极化码编码方法还包括：在该第一编码序列的误码率大于或等于误码率阈值的情况下，基于改进型高斯近似算法和该第一待编码序列，生成第二索引序列；按照极化重量从小到大的顺序从该第一索引序列中确定出X个比特位，X为大于或等于1的整数；将该第二索引序列中该X个比特位的排序对该第一索引序列中该X个比特位的排序进行替换处理，得到该第三索引序列；基于该第三索引序列中每个比特位的位置，确定两个比特位之间的可靠性高低。

第二方面，本申请提供一种极化码编码装置，包括：确定模块和处理模块；该确定模块，用于从第一待编码序列中确定出M个比特位，该M个比特位的可靠性满足预设条件，该第一待编码序列中包括L个比特位，其中，M和L为大于或等于1的整数，M<L；该处理模块，用于基于该M个比特位在该第一待编码序列中的位置，在该第一待编码序列中添加M个奇偶校验位，得到第二待编码序列；该处理模块，还用于对该第二待编码序列进行极化码编码，得到第一编码序列。

可选地，该确定模块，具体用于在第一可靠性低于第二可靠性，并且该第一可靠性低于第三可靠性的情况下，确定该第一可靠性满足预设条件，以及将第一比特位确定为该M个比特位中的一个，该第一可靠性为第一比特位的可靠性，该第二可靠性为第二比特位的可靠性，该第三可靠性为第三比特位的可靠性，该第一比特位为该第一待编码序列中包括的除第一位以外的比特位，该第二比特位和该第三比特位为该第一待编码序列中该第一比特位的相邻比特位。

可选地，上述第一编码序列中可靠性满足预设条件的比特位的数量为N，该确定模块，还用于在M小于N的情况下，按照可靠性从小到大的顺序，从该N个比特位中确定出M个比特位，N为大于或等于1的整数。

可选地，该确定模块，还用于确定该第一待编码序列中包括的每个比特位的极化重量；该处理模块，还用于按照极化重量从大到小的顺序对该L个比特位进行排序，得到第一索引序列；该确定模块，还用于基于该第一索引序列中每个比特位的位置，确定该两个比特位之间的可靠性高低。

可选地，该处理模块，还用于在该第一编码序列的误码率大于或等于误码率阈值的情况下，基于改进型高斯近似算法和该第一待编码序列，生成第二索引序列；该确定模块，还用于基于该第一索引序列中每个比特位的位置，确定该两个比特位之间的可按照极化重量从小到大的顺序从该第一索引序列中确定出X个比特位，X为大于或等于1的整数；该处理模块，还用于将该第二索引序列中该X个比特位的排序对该第一索引序列中该X个比特位的排序进行替换处理，得到该第三索引序列；该确定模块，还用于基于该第一索引序列中每个比特位的位置，确定该两个比特位之间的可基于该第三索引序列中每个比特位的位置，确定两个比特位之间的可靠性高低。

第三方面，本申请提供一种电子设备，包括：处理器和被配置为存储处理器可执行指令的存储器；其中，处理器被配置为执行该指令，以实现上述第一方面中任一种可选地极化码编码方法。

第四方面，本申请提供一种计算机可读存储介质，计算机可读存储介质上存储有指令，当该计算机可读存储介质中的指令由电子设备执行时，使得该电子设备能够执行上述第一方面中任一种可选地极化码编码方法。

本申请提供的极化码编码方法、装置、电子设备及存储介质，该电子设备可以从第一待编码序列中确定出M个比特位，并且基于该M个比特位在第一待编码序列中的位置，在该第一待编码序列中添加M个奇偶校验位，得到第二待编码序列，然后对该第二待编码序列进行极化码编码，得到第一编码序列。本申请中，由于该M个比特位的可靠性满足预设条件，说明该M个比特位相较于其相邻比特位的可靠性较低，此时，该M个比特位发生错误的可能性较大，此时，该电子设备在可能发送错误的比特位的位置添加奇偶校验位，可以基于该奇偶校验位的位置快速地检验该第一编码序列中出现的错误，提高了编码序列校验的效率以及准确性。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。

图1为本申请实施例提供的一种极化码编码方法的流程示意图；

图2为本申请实施例提供的一种生成第二待编码序列的方法示意图；

图3为本申请实施例提供的另一种生成第二待编码序列的方法示意图；

图4为本申请实施例提供的另一种极化码编码方法的流程示意图；

图5为本申请实施例提供的另一种极化码编码方法的流程示意图；

图6为本申请实施例提供的另一种极化码编码方法的流程示意图；

图7为本申请实施例提供的另一种极化码编码方法的流程示意图；

图8为本申请实施例提供的一种极化码编码装置的结构示意图；

图9为本申请实施例提供的另一种极化码编码装置的结构示意图。

具体实施方式

下面将结合附图对本申请实施例提供的极化码编码方法、装置、电子设备及存储介质进行详细的描述。

本申请的说明书以及附图中的术语“第一”和“第二”等是用于区别不同的对象，而不是用于描述对象的特定顺序，例如，第一待编码序列和第二待编码序列等是用于区别不同的待编码序列，而不是用于描述待编码序列的特定顺序。

此外，本申请的描述中所提到的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括其他没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

需要说明的是，本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

本申请中所述“和/或”，包括用两种方法中的任意一种或者同时使用两种方法。

在本申请的描述中，除非另有说明，“多个”的含义是指两个或两个以上。

下面对本申请实施例提供的一种极化码编码方法、装置、电子设备及存储介质所涉及的一些概念做解释说明。

高斯构造原理：

首先，信息比特的对数似然比为：

基于对数似然比的均值确定比特位的可靠度满足以下公式：

高斯函数的表达式为：

是一个单调递减的函数，对数域高斯近似算法中LLR定义函数：

为了解决改进型高斯近似(improved gassian approximation，IGA)算法中LLR函数迭代复杂度高的问题，将定义为：

给定近似函数ξ(γ)的表达式如下：

其中(a₀,a₁,a₂)＝(-0.002706-,0.476711,0.0)5，(a,b,c)＝(-0.4537,0.0218,0.86)，τ₀,τ₁,τ₂＝0.2,0.7,10，根据给定的ξ(γ)，平均LLR值定义可以重写为：

对应的函数可以表示为：

极化重量构造原理：极化重量方案不依赖于传输信道，可预先生成码本，复杂度极低，缺点是在中长码下的极化码编码情况下无法保证传输质量。

添加循环冗余校验(cyclic redundancy check，CRC)的极化码构造原理：在发送端为传输块添加CRC校验比特，根据以下的生成多项式来生成CRC校验比特：

24bit CRC：

g_CRC24A(D)＝[D²⁴+D²³+D¹⁸+D¹⁷+D¹⁴+D¹¹+D¹⁰+D⁷+D⁶+D⁵+D⁴+D³+D+1]；

24bit CRC：

g_CRC24B(D)＝[D²⁴+D²³+D⁶+D⁵+D+1]；

24bit CRC：

g_CRC24C(D)＝[D²⁴+D²³+D²¹+D²⁰+D¹⁷+D¹⁵+D¹³+D¹²+D⁸+D⁴+D²+D+1]；

16bit CRC：

g_CRC16(D)＝[D¹⁶+D¹²+D⁵+D+1]；

8bit CRC:

g_CRC16(D)＝[D⁸+D⁷+D⁴+D³D+1]。

基于奇偶校验位的编译码构造：

极坐标码可以由三个(N，N_k，A)确定，N表示极坐标编码后的码字长度，满足N＝2ⁿ。N_k表示极坐标编码器的输入信息比特。A和A^c分别表示未冻结位和冻结位的索引集合。假设冻结位设置为零，奇偶校验和CRC级联极性码包含M个奇偶校验位和J个CRC位。假设存在需要发送的信息向量u₁ ^K＝(u₁，u₂，…，u_K)。首先，K位比特被奇偶校验码分割成M块。k_i表示每段信息位的长度。然后，K个信息比特由M-1个奇偶校验函数生成M-1个奇偶校验位来进行编码。接下来，添加奇偶校验位后的K+M-1比特被发送到CRC编码器用于CRC编码。编码后码块被发送到极坐标编码器，最终输出码字是c₁ ^N＝(c₁，c₂，…，c_N)。

索引集Pid＝{p₁，p₂，…，p_(M-1)}表示M-1个奇偶校验位的位置。M-1个奇偶校验码将信息位分成M段，并且前M个段中的每一段仅包含一个奇偶校验位。每个奇偶校验位仅对当前信息段有效。对于前一个M，每个码段只检查一个奇偶检验位。对于极坐标编码器，输入向量x包含N_k个未冻结位和N-N_k个冻结位。

极性码属于线性分组码，因此编码过程可以表示为：

其中，G_N是生成矩阵，B_N表示位反转置换矩阵，表示核矩阵，N＝2ⁿ。/>是x_A和/>的混合向量。/>是极坐标编码器的最终输出码字。

基于奇偶校验位的译码构造：

在基于CRC的SCL解码的基础上，接收端设备采用分段SCL解码：给定列表大小L，当前幸存解码路径的数量为LL。如果扩展LL小于或等于L，则保留所有扩展路径；否则，对LL路径的度量进行排序，并从中选择具有最大度量的L个路径。然后，更新当前路径的数量，令LL＝L。当解码进行到奇偶校验位时，从幸存路径中选择正确通过奇偶校验的路径。

基于背景技术中所描述，由于相关技术中，放置奇偶校验位的位置可能不存在错误的编码，导致无法快速地找到该极化码编码序列中出现的错误，降低了极化码编码序列的校验效率。基于此，本申请实施例提供一种极化码编码方法、装置、电子设备及存储介质，由于该M个比特位的可靠性满足预设条件，说明该M个比特位相较于其相邻比特位的可靠性较低，此时，该M个比特位发生错误的可能性较大，此时，该电子设备在可能发送错误的比特位的位置添加奇偶校验位，可以基于该奇偶校验位的位置快速地检验该第一编码序列中出现的错误，提高了编码序列校验的效率以及准确性。

本申请实施例提供的极化码编码方法、装置、电子设备及存储介质，应用于极化码编码的场景中，该电子设备在获取到第一待编码序列之后，可以从第一待编码序列中确定出M个比特位，然后基于该M个比特位在该第一待编码序列中的位置，在该第一待编码序列中添加M个奇偶校验位，得到第二待编码序列；并且对该第二待编码序列进行极化码编码，得到第一编码序列。

如图1所示，本申请实施例提供的极化码编码方法可以包括S101-S103。

S101、电子设备从第一待编码序列中确定出M个比特位。

其中，该M个比特位的可靠性满足预设条件，该第一待编码序列中包括L个比特位，M和L为大于或等于1的整数，M<L。

本申请实施例中，该第一待编码序列为极化码编码序列，该电子设备可以获取该第一待编码序列，然后从该第一待编码序列中包括的L个比特位中确定出M个可靠性满足预设条件的比特位。

应理解，一个比特位的可靠性满足预设条件，说明该比特位的可靠性相较于该比特位的相邻比特位的可靠性较低，此时，该比特位可能为错误的比特位。

可选地，该第一待编码序列可以为一个编码(coding block，CB)块。

S102、电子设备基于M个比特位在第一待编码序列中的位置，在第一待编码序列中添加M个奇偶校验位，得到第二待编码序列。

应理解，该奇偶校验位用于对一段编码序列进行校验。

可以理解的是，一个奇偶校验位的长度为1比特。

本申请实施例中，该M个奇偶校验位可以将该第一待编码序列分割为M+1段，并且每段仅包含一个奇偶校验位，每个奇偶校验位仅对当前编码段有效，并且进行奇偶校验时，每个编码段仅检查一个奇偶校验位。

在一种可选的实现方式中，该电子设备可以以奇偶校验位置序列的方式记录每个奇偶校验位的位置。

示例性的，奇偶校验位置序列P＝{p₁，p₂，…，p_M}，表示M个奇偶校验位的位置。

在一种可选的实现方式中，该电子设备可以在该M个比特位中每个比特位的后面分别插入一个奇偶校验位，以使得该电子设备基于该M个奇偶校验位的位置对该第一待编码序列进行奇偶校验。

示例性的，如图2所示，假设该第一待编码序列的长度为16384比特，M为4，该M个比特位的位置分别为1024、2048、4096、8192，则该电子设备可以在该1024位、2048位、4096位、8192位后分别插入一个奇偶校验位，得到该第二待编码序列，该第二待编码序列的长度为16388。

需要说明的是，该第一待编码序列中包括冻结位和非冻结位，该非冻结位也可以理解为信息位，本申请实施例中，该M个比特位为该第一待编码序列中包括的信息位。

在一种可选的实现方式中，该电子设备还可以在该第一待编码序列的末尾插入CRC校验位，以使得该电子设备对该第一待编码序列进行CRC校验。

示例性的，结合图2，如图3所示，该CRC校验位的长度为10比特，该电子设备在第一待编码序列中插入奇偶校验位之后，可以在该第一编码序列的末尾插入CRC校验位，得到该第二待编码序列的长度为16398。

S103、电子设备对第二待编码序列进行极化码编码，得到第一编码序列。

具体的，该电子设备可以基于AWGN信道进行极化码编码。

在一种可选的实现方式中，该电子设备可以得到该第一编码序列之后，可以基于该第一编码序列中包括的奇偶校验位对该第一编码序列进行校验。

在另一种可选的实现方式中，电子设备可以向其他接收端设备发送该第一编码序列，以使得接收端设备基于该M个奇偶校验位对第一编码序列进行校验。

具体的，该电子设备或者该其他接收端设备可以基于该M个奇偶校验位将该第一编码序列分为M+1个编码段，然后基于每个奇偶校验位的位置对该每个编码段进行奇偶校验。

可选地，在该第一编码序列中包括CRC校验位的情况下，该电子设备或者该其他接收端设备还可以对该第一编码序列进行CRC校验。

在一种可选的实现方式中，该电子设备还可以对该第一编码序列进行译码处理，然后得到该第一编码序列的误码率，并且在第一编码序列的误码率小于或等于误码率阈值的情况下，向该其他接收端设备发送该第一编码序列。

应理解，在该第一编码序列的误码率小于或等于误码率阈值的情况下，说明该第一编码序列较为准确，此时该电子设备可以向该接收端设备发送该较为准确的第一编码序列。

可选地，该误码率阈值可以为10-2、10-3、10-4等。

上述实施例提供的技术方案至少能够带来以下有益效果：由S101-S103可知，该电子设备可以从第一待编码序列中确定出M个比特位，并且基于该M个比特位在第一待编码序列中的位置，在该第一待编码序列中添加M个奇偶校验位，得到第二待编码序列，然后对该第二待编码序列进行极化码编码，得到第一编码序列。本申请实施例中，由于该M个比特位的可靠性满足预设条件，说明该M个比特位相较于其相邻比特位的可靠性较低，此时，该M个比特位发生错误的可能性较大，此时，该电子设备在可能发送错误的比特位的位置添加奇偶校验位，可以基于该奇偶校验位的位置快速地检验该第一编码序列中出现的错误，提高了编码序列校验的效率以及准确性。

结合图1，如图4所示，上述电子设备从第一待编码序列中确定出极化重量满足预设条件的M个比特位，具体可以通过S1011实现。

S1011、在第一可靠性低于第二可靠性，并且第一可靠性低于第三可靠性的情况下，电子设备确定第一可靠性满足预设条件，以及将第一比特位确定为M个比特位中的一个。

其中，该第一可靠性为第一比特位的可靠性，该第二可靠性为第二比特位的可靠性，该第三可靠性为第三比特位的可靠性，该第一比特位为该第一待编码序列中包括的除第一位以外的比特位，该第二比特位和该第三比特位为该第一待编码序列中该第一比特位的相邻比特位。

可以理解的是，在第一可靠性低于第二可靠性，并且第一可靠性低于第三可靠性的情况下，说明该第一可靠性相较于该第二可靠性以及第三可靠性较低该编码段(第一比特位、第二比特位以及第三比特)的可靠性的波动较大，该第一比特位可能处于一个波动的临界点，该电子设备可以确定该第一可靠性满足预设条件，并且将该第一比特位确定为该M个比特位中的一个。

在一种可选的实现方式中，该电子设备可以确定该第一待编码序列中L个比特位中每个比特位的可靠性，然后确定每个比特位的可靠性与其相邻比特位的可靠性之间的高低。

在一种可选的实现方式中，该电子设备可以确定该L个比特位之间的可靠性排序，然后基于该L个比特位的排列顺序，确定出每个比特位与该相邻比特位的可靠性之间的高低。

结合上述实施例的描述，应理解，该M个比特位为信息位，本申请实施例中，该电子设备可以从该L个比特位中第二个比特位开始，截止到L-1位，依次确定该每个信息位的可靠性与其相邻信息位的可靠性之间的大小，然后确定出M个信息位。

可选地，该电子设备可以对该L个比特位进行遍历，然后将可靠性满足预设条件的信息位加入奇偶校验位置序列，得到该M个信息位的位置。

在本申请实施例的一种实现方式中，该电子设备可以用Wi表征该第i个信息位的可靠性，用Wi-1和Wi+1表征该第i个信息位的相邻信息位的可靠性，然后在Wi<Wi-1，并且Wi<Wi+1的情况下，将该信息位i添加至该奇偶校验位置序列。

示例性的，假设该第一待编码序列为(信息位1，信息位2，信息位3，信息位4)，该信息位1的可靠性为W1，该信息位2的可靠性为W2，该信息位3的可靠性为W3，该信息位4的可靠性为W4，该第一编码序列的可靠性按照从大到小的顺序排序为(W1，W3，W4、W2)，则该电子设备可以确定W2<W1，W2<W3，该W2满足预设条件，然后将该信息位1添加至该奇偶校验位置序列，以及该电子设备可以确定W3>W2，W3>W4，该W3不满足预设条件。

在本申请实施例的一种实现方式中，该第一待编码序列中可靠性满足预设条件的比特的数量为N，结合图4，如图5所示，该极化码编码方法，还包括S104。

S104、在M小于N的情况下，电子设备按照可靠性从小到大的顺序，从N个比特位中确定出M个比特位。

应理解，N为该电子设备遍历该第一待编码序列中每个比特位的可靠性之后，得到的奇偶校验位置序列中包括的比特位的数量。

可以理解的是，该M为预先设定的值，该N的大小和M的大小可能不同，在M<N的情况下，说明该第一待编码序列中，可靠性满足预设条件的比特位的数量较多，此时，该电子设备可以从该N个比特位中选择M个比特位。

具体的，该电子设备可以选择可靠性较低的比特位，即将该N个比特位按照可靠性从低到高的顺序，选择前M个比特位。

在一种可选的实现方式中，该电子设备也可以基于上述S1011的方法重新从该奇偶校验位置序列包括的比特位中确定出可靠性满足预设条件的比特位，直到该可靠性满足预设条件的比特位的数量为M。

可选地，当该某次得到的奇偶校验位置序列中包括的比特位的数量小于M时，基于上一次得到的奇偶校验位置序列中包括的比特位中确定出可靠性较低的M位。

在一种可选的实现方式中，在该M大于N的情况下，该电子设备可以重新确定一个比M小的值(例如Y)，然后基于上述方法确定出Y个可靠性满足预设条件的比特位。

可选地，在该第一待编码序列中插入奇偶校验位和CRC校验位的情况下，该奇偶校验位的数量和该CRC校验位的数量之和可以为一个定值，当该电子设备重新确定了一个比M小的值时，该电子设备需要重新确定该CRC校验位的数量。

结合图4，如图6所示，该极化码编码方法还可以包括S105-S107。

S105、电子设备确定第一待编码序列中包括的每个比特位的极化重量。

应理解，该一个比特位的极化重量用于表征该比特位的可靠性，极化重量越大，该比特位的可靠性越高，极化重量越小，该比特位的可靠性越低。

可选地，电子设备确定第一待编码序列中第i个比特位的极化重量满足以下公式：

其中，表示第i个比特位的极化重量，n＝log2L，L为第一待编码序列中比特位的数量。

S106、电子设备按照极化重量从大到小的顺序对L个比特位进行排序，得到第一索引序列。

应理解，该第一索引序列用于表征L个比特位的极化重量之间的排序。

可选地，该第一索引序列为长度为L，码率为K/L的索引序列，该K为第一待编码系列中包括的1的数量。

S107、电子设备基于第一索引序列中每个比特位的位置，确定两个比特位之间的可靠性高低。

应理解，由于该一个比特位的极化重量用于表征该比特位的可靠性，因此，在该第一索引序列中，一个比特位的位置越靠前，可靠性越高。

可以理解的是，当某一个比特位(例如第一比特位)的可靠性在另一个比特位(例如第二比特位)的可靠性之前时，说明该第一比特位的可靠性高于该第二比特位的可靠性，当第一比特位的可靠性在第二比特位的可靠性之后时，说明该第一比特位的可靠性低于该第二比特位的可靠性。

结合图6，如图7所示，在本申请实施例的一种实现方式中，该极化码编码方法还包括S108-S111。

S108、在第一编码序列的误码率大于或等于误码率阈值的情况下，电子设备基于改进型高斯近似算法和第一待编码序列，生成第二索引序列。

可以理解的是，在该第一编码序列的误码率大于或等于误码率阈值的情况下，说明该第一编码序列可能不够准确，可能该电子设备基于该每个比特位的极化重量来确定L个比特位的可靠性之间的高低的方式不够准确，此时，该电子设备可以基于该IGA算法得到该L个比特位之间的可靠性。

应理解，该第二索引序列用于表征该L个比特位中每个比特位的可靠性排序。

需要说明的是，高斯近似方案是一种较低复杂度高精度算法，通过对高斯函数的最大似然比进行分段多项式拟合得到较高可靠度的编码构造。

S109、电子设备按照极化重量从小到大的顺序从第一索引序列中确定出X个比特位。

可选地，该电子设备也可以基于该第一索引序列中每个比特位的排序，确定出排序末端的X个比特位。

S110、电子设备基于第二索引序列中X个比特位的排序对第一索引序列中X个比特位的排序进行替换处理，得到第三索引序列。

可选地，由于该冻结位的极化重量较低，可靠性也较低，该电子设备也可以直接从L个比特位中直接确定出X个冻结位，然后将该X个冻结位替换为该第二索引序列中该X个冻结位的排序。

示例性的，X可以为20。

S111、电子设备基于第三索引序列中每个比特位的位置，确定两个比特位之间的可靠性高低。

具体的，当某一个比特位(例如第一比特位)的可靠性在另一个比特位(例如第二比特位)的可靠性之前时，说明该第一比特位的可靠性高于该第二比特位的可靠性，当第一比特位的可靠性在第二比特位的可靠性之后时，说明该第一比特位的可靠性低于该第二比特位的可靠性。

本申请实施例中，该电子设备可以重新基于该第三索引序列中的可靠性排序，确定M个比特位以及添加M个奇偶校验位，然后生成该第一编码序列，直到该第一编码序列的误码率小于或等于误码率阈值。

本申请实施例中，由于该改进型高斯近似算法生成的编码的可靠性较高，因此，该电子设备基于该第三索引序列确定每个比特位的可靠性，进而基于该可靠性确定的奇偶校验位的位置较为准确，可以提高该第一编码序列的误码率。

本申请实施例可以根据上述方法示例对电子设备等进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。需要说明的是，本申请实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。

在采用对应各个功能划分各个功能模块的情况下，图8示出了上述实施例中所涉及的极化码编码装置的一种可能的结构示意图，如图8所示，极化码编码装置10包括：确定模块101和处理模块102。

确定模块101，用于从第一待编码序列中确定出M个比特位，该M个比特位的可靠性满足预设条件，该第一待编码序列中包括L个比特位，其中，M和L为大于或等于1的整数，M<L。

处理模块102，用于基于该M个比特位在该第一待编码序列中的位置，在该第一待编码序列中添加M个奇偶校验位，得到第二待编码序列。

处理模块102，还用于对该第二待编码序列进行极化码编码，得到第一编码序列。

可选地，确定模块101，具体用于在第一可靠性低于第二可靠性，并且该第一可靠性低于第三可靠性的情况下，确定该第一可靠性满足预设条件，以及将第一比特位确定为该M个比特位中的一个，该第一可靠性为第一比特位的可靠性，该第二可靠性为第二比特位的可靠性，该第三可靠性为第三比特位的可靠性，该第一比特位为该第一待编码序列中包括的除第一位以外的比特位，该第二比特位和该第三比特位为该第一待编码序列中该第一比特位的相邻比特位。

可选地，上述第一编码序列中可靠性满足预设条件的比特位的数量为N。

确定模块101，还用于在M小于N的情况下，按照可靠性从小到大的顺序，从该N个比特位中确定出M个比特位，N为大于或等于1的整数。

可选地，确定模块101，还用于确定该第一待编码序列中包括的每个比特位的极化重量。

处理模块102，还用于按照极化重量从大到小的顺序对该L个比特位进行排序，得到第一索引序列。

确定模块101，还用于基于该第一索引序列中每个比特位的位置，确定该两个比特位之间的可靠性高低。

可选地，处理模块102，还用于在该第一编码序列的误码率大于或等于误码率阈值的情况下，基于改进型高斯近似算法和该第一待编码序列，生成第二索引序列。

确定模块101，还用于基于该第一索引序列中每个比特位的位置，确定该两个比特位之间的可按照极化重量从小到大的顺序从该第一索引序列中确定出X个比特位，X为大于或等于1的整数。

处理模块102，还用于将该第二索引序列中该X个比特位的排序对该第一索引序列中该X个比特位的排序进行替换处理，得到该第三索引序列。

确定模块101，还用于基于该第一索引序列中每个比特位的位置，确定该两个比特位之间的可基于该第三索引序列中每个比特位的位置，确定两个比特位之间的可靠性高低。

在采用集成的单元的情况下，图9示出了上述实施例中所涉及的极化码编码装置的一种可能的结构示意图。如图9所示，极化码编码装置20可以包括：处理模块201和通信模块202。处理模块201可以用于对极化码编码装置20的动作进行控制管理。通信模块202可以用于支持极化码编码装置20与其他实体的通信。可选地，如图9所示，该极化码编码装置20还可以包括存储模块203，用于存储极化码编码装置20的程序代码和数据。

其中，处理模块201可以是处理器或控制器。通信模块202可以是收发器、收发电路或通信接口等。存储模块203可以是存储器。

其中，当处理模块201为处理器，通信模块202为收发器，存储模块203为存储器时，处理器、收发器和存储器可以通过总线连接。总线可以是外设部件互连标准(peripheralcompoLeLt iLtercoLLect，PCI)总线或扩展工业标准结构(exteLded iLdustry staLdardarchitecture，EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。

应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件程序实现时，可以全部或部分地以计算机程序产品的形式来实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或者数据中心通过有线(例如同轴电缆、光纤、数字用户终端线(Digital Subscriber LiLe，DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可以用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)，光介质(例如，DVD)、或者半导体介质(例如固态硬盘(Solid State Disk，SSD))等。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种极化码编码方法，其特征在于，包括：

从第一待编码序列中确定出M个比特位，所述M个比特位的可靠性满足预设条件，所述第一待编码序列中包括L个比特位，其中，M和L为大于或等于1的整数，M<L；

基于所述M个比特位在所述第一待编码序列中的位置，在所述第一待编码序列中添加M个奇偶校验位，得到第二待编码序列；

对所述第二待编码序列进行极化码编码，得到第一编码序列。

2.根据权利要求1所述的极化码编码方法，其特征在于，所述从第一待编码序列中确定出极化重量满足预设条件的M个比特位，包括：

在第一可靠性低于第二可靠性，并且所述第一可靠性低于第三可靠性的情况下，确定所述第一可靠性满足预设条件，以及将第一比特位确定为所述M个比特位中的一个，所述第一可靠性为第一比特位的可靠性，所述第二可靠性为第二比特位的可靠性，所述第三可靠性为第三比特位的可靠性，所述第一比特位为所述第一待编码序列中包括的除第一位以外的比特位，所述第二比特位和所述第三比特位为所述第一待编码序列中所述第一比特位的相邻比特位。

3.根据权利要求2所述的极化码编码方法，其特征在于，所述第一编码序列中可靠性满足预设条件的比特位的数量为N，所述方法还包括：

在M小于N的情况下，按照可靠性从小到大的顺序，从所述N个比特位中确定出M个比特位，N为大于或等于1的整数。

4.根据权利要求2或3所述的极化码编码方法，其特征在于，所述方法还包括：

确定所述第一待编码序列中包括的每个比特位的极化重量；

按照极化重量从大到小的顺序对所述L个比特位进行排序，得到第一索引序列；

基于所述第一索引序列中每个比特位的位置，确定两个比特位之间的可靠性高低。

5.根据权利要求4所述的极化码编码方法，其特征在于，所述方法还包括：

在所述第一编码序列的误码率大于或等于误码率阈值的情况下，基于改进型高斯近似算法和所述第一待编码序列，生成第二索引序列；

按照极化重量从小到大的顺序从所述第一索引序列中确定出X个比特位，X为大于或等于1的整数；

将所述第二索引序列中所述X个比特位的排序对所述第一索引序列中所述X个比特位的排序进行替换处理，得到第三索引序列；

基于所述第三索引序列中每个比特位的位置，确定两个比特位之间的可靠性高低。

6.一种极化码编码装置，其特征在于，包括：确定模块和处理模块；

所述确定模块，用于从第一待编码序列中确定出M个比特位，所述M个比特位的可靠性满足预设条件，所述第一待编码序列中包括L个比特位，其中，M和L为大于或等于1的整数，M<L；

所述处理模块，用于基于所述M个比特位在所述第一待编码序列中的位置，在所述第一待编码序列中添加M个奇偶校验位，得到第二待编码序列；

所述处理模块，还用于对所述第二待编码序列进行极化码编码，得到第一编码序列。

7.根据权利要求6所述的极化码编码装置，其特征在于，

所述确定模块，具体用于在第一可靠性低于第二可靠性，并且所述第一可靠性低于第三可靠性的情况下，确定所述第一可靠性满足预设条件，以及将第一比特位确定为所述M个比特位中的一个，所述第一可靠性为第一比特位的可靠性，所述第二可靠性为第二比特位的可靠性，所述第三可靠性为第三比特位的可靠性，所述第一比特位为所述第一待编码序列中包括的除第一位以外的比特位，所述第二比特位和所述第三比特位为所述第一待编码序列中所述第一比特位的相邻比特位。

8.根据权利要求6所述的极化码编码装置，其特征在于，所述第一编码序列中可靠性满足预设条件的比特位的数量为N，

所述确定模块，还用于在M小于N的情况下，按照可靠性从小到大的顺序，从所述N个比特位中确定出M个比特位，N为大于或等于1的整数。

9.根据权利要求7或8所述的极化码编码装置，其特征在于，

所述确定模块，还用于确定所述第一待编码序列中包括的每个比特位的极化重量；

所述处理模块，还用于按照极化重量从大到小的顺序对所述L个比特位进行排序，得到第一索引序列；

所述确定模块，还用于基于所述第一索引序列中每个比特位的位置，确定两个比特位之间的可靠性高低。

10.根据权利要求9所述的极化码编码装置，其特征在于，

所述处理模块，还用于在所述第一编码序列的误码率大于或等于误码率阈值的情况下，基于改进型高斯近似算法和所述第一待编码序列，生成第二索引序列；

所述确定模块，还用于基于所述第一索引序列中每个比特位的位置，确定所述两个比特位之间的可按照极化重量从小到大的顺序从所述第一索引序列中确定出X个比特位，X为大于或等于1的整数；

所述处理模块，还用于将所述第二索引序列中所述X个比特位的排序对所述第一索引序列中所述X个比特位的排序进行替换处理，得到第三索引序列；

所述确定模块，还用于基于所述第一索引序列中每个比特位的位置，确定所述两个比特位之间的可基于所述第三索引序列中每个比特位的位置，确定两个比特位之间的可靠性高低。

11.一种电子设备，其特征在于，所述电子设备包括：

处理器；

被配置为存储所述处理器可执行指令的存储器；

其中，所述处理器被配置为执行所述指令，以实现如权利要求1-5中任一项所述的极化码编码方法。

12.一种计算机可读存储介质，所述计算机可读存储介质上存储有指令，其特征在于，当所述计算机可读存储介质中的指令由电子设备执行时，使得所述电子设备能够执行如权利要求1-5中任一项所述的极化码编码方法。