CN117223400A - 用于印刷电路板的差分对阻抗匹配 - Google Patents

Abstract

一种印刷电路板(PCB)，如天线背板，其包括形成差分对的第一导体和第二导体、分别连接到该第一导体和该第二导体的第一结点和第二结点、以及分别连接到该第一导体和该第二导体的第一阻抗匹配短截线和第二阻抗匹配短截线。该差分对具有第一阻抗，该第一结点和该第二结点具有第二阻抗，并且该第一阻抗匹配短截线和该第二阻抗匹配短截线将该第二阻抗与该第一阻抗匹配。该PCB可以具有连接器，该连接器具有接合到该第一和第二结点的差分引脚，并且该第一阻抗匹配短截线和该第二阻抗匹配短截线将结点、引脚和连接器的阻抗与该第一阻抗匹配。

Description

用于印刷电路板的差分对阻抗匹配

技术领域

本公开总体上涉及一种包括导体差分对的印刷电路板(PCB)，并且更特别地涉及一种包括导体差分对并且包括用于每个导体的阻抗匹配短截线的PCB。

相关技术讨论

蜂窝电信公司于2019年开始部署蜂窝网络的第五代(5G)技术标准。5G标准采用两个频率范围带，即FR1(7.125GHz以下)和FR2(24.25GHz至52.6GHz)。毫米波(mm波)5G FR2天线使用FR2的高频进行操作。

商业化的5G FR2产品日益受到成本压力的驱动，所以希望使用现有的部件和技术。高引脚数背板连接器通常用于提供在两个PCB之间的连接以用于高速数字应用，并且出于成本原因，优于在PCB和/或PCB模块之间的分离的同轴连接器。在较低成本的材料可以用于数字和低频RF信号的情况下，可以使用PCB模块，但是对于在较高频RF信号、如mmW信号下的系统性能，更昂贵的材料可能是期望的或必要的。

由于PCB板或模块上的微带线或带状线的阻抗、连接器本身的阻抗与相连接的PCB板或模块上的微带线或带状线的阻抗之间的失配，对于给定的连接器尺寸，较高的频率和较多的引脚数通常导致较高的插入和反射损耗。一种避免此类阻抗失配的方式是仔细调整导体的宽度、厚度和间距，以及PCB和/或连接器绝缘件的介电常数。然而，这种定制化调整有可能是不可行的，可能非常昂贵，和/或可能妨碍高引脚数背板连接器的使用。

发明内容

以下讨论公开和描述了一种PCB，如天线背板，其包括至少一个具有第一导体和第二导体的差分对、分别连接到该第一导体和该第二导体的第一结点和第二结点、以及分别连接到该第一导体和该第二导体的第一阻抗匹配短截线和第二阻抗匹配短截线。该差分对具有第一阻抗，该第一结点和该第二结点具有第二阻抗，并且该第一阻抗匹配短截线和该第二阻抗匹配短截线将该第二阻抗与该第一阻抗匹配。阻抗匹配短截线将连接器的引脚差分对的阻抗与PCB上的导体的阻抗匹配，由此尤其减少了插入和/或回波损耗。该PCB可以具有连接器，该连接器还具有至少一个导体差分对，如差分引脚。该PCB的导体差分对连接到该连接器的引脚差分对。

附图说明

图1是包括第一PCB和第二PCB的PCB组件的等距视图；

图2是PCB组件中的其中一个PCB的图示，示出了具有一种配置的阻抗匹配调谐短截线；

图3是PCB组件中的其中一个PCB的图示，示出了具有另一种配置的阻抗匹配调谐短截线；

图4是PCB组件中的其中一个PCB的图示，示出了具有又另一种配置的阻抗匹配调谐短截线；

图5是双面PCB的侧视轮廓图；

图6是多层PCB的侧视轮廓图；

图7是示出差分对、焊盘、和阻抗匹配短截线的电气表示的示意图；以及

图8是用于制造具有阻抗匹配调谐短截线的PCB的方法的流程图。

具体实施方式

以下对于涉及包括导体差分对和用于每个导体的阻抗匹配短截线的PCB的本公开的实施例的讨论本质上仅是示例性的，并且决不旨在限制本公开或其应用或用途。

图1是包括第一PCB 12和第二PCB 18的PCB组件10的等距视图，该第一PCB具有安装有公导电引脚16的公配合连接器14，该第二PCB具有安装有母导电引脚22的母配合连接器20，其中连接器14和20耦合在一起。在一个非限制性实施例中，PCB 12是天线背板，例如像用于毫米波(mmW)相控阵天线的主模块电路板，并且PCB 18是次级电路板或扩展板，如用于毫米波(mmW)相控阵天线的发射器和/或接收器板。连接器14和20是通常用于网络服务器或交换机的类型的短轮廓、高引脚数连接器，其提供成本节省而不降低性能。多个传输线24示出为形成在PCB 12上并且可以是带状线、微带线、共面波导和/或差分对。应当注意的是，具有单个介电层的PCB上的导电迹线通常被称为微带线，以及被介电材料包围并且在具有两个或更多个介电层的PCB的内部层上的两个接地平面之间的导电迹线通常被称为带状线。出于方便，诸如微带线和带状线的导电迹线在本文中通常被称为“导体”。

图2是PCB 12的俯视图，其示出了：接地平面30；包括导体32和34的差分对；分别电耦合到导体32和34的一对导电焊盘36和38；分别电耦合到导体32和34、分别与焊盘36和38相邻的一对阻抗匹配调谐短截线40和42，其中阻抗匹配短截线40和42在与导体32和34相同的方向上延伸；以及多个连接器引脚44、46、48和50。PCB 14在结构上与PCB 12类似，其中PCB 14还可以包括其他专用电路，如mmW发射器和/或接收器和/或其他mmW电路。导体32和34可以传输用于毫米波相控阵天线的IF信号。当连接器14耦合到PCB 12时，导电引脚16中的两个将连接到焊盘36和38。焊盘36和38是在阻抗可能突然改变的情况下与其他部件(未示出)的连接结点，如其中导电迹线突然和/或显著改变尺寸、在另一导电迹线上方或下方穿过、在比如表面安装部件的部件上方或下方穿过、和/或位于足够大和/或足够近以显著影响阻抗的部件附近。

导体32和34在由线A-A示出的区域中具有特性阻抗Z0。然而，焊盘36和38具有与导体32和34不同的尺寸和形状，并且因此具有不同的特性阻抗Z1。结果是，在导体32和34的阻抗与焊盘36和38的阻抗之间可能存在失配。这种阻抗失配可以产生插入损耗、反射损耗、数据丢失、数据损坏，和/或在较高传输功率的情况下，由于导体32和34上的过高的反射电压而损坏连接到导体32和34的部件或PCB 12本身。为了减少或消除阻抗失配，阻抗匹配短截线40和42连接到导体32和34。阻抗匹配短截线40和42的物理特性被选择为使得阻抗Z2和阻抗Z1组合以匹配导体32和34的阻抗Z0。因此，导体32和34以阻抗Z0端接，这改善了受关注的带上的插入损耗和回波损耗。虽然阻抗匹配短截线40和42被示出为与导体32和34在PCB 12的同一侧上，但是它们也可以在PCB 12的相反侧上并且通过导通孔(未示出)连接到导体32和34。

可以改变阻抗匹配短截线40和42的各种特性以提供期望的阻抗，各种特性包括阻抗匹配短截线40和42的长度、宽度、厚度和/或形状。其他改变阻抗的特性包括：在匹配短截线40和42下方的接地平面的存在或缺失；从匹配短截线40和42到相邻的接地平面30的距离；匹配短截线40和42在导体32和34上的位置，即它们距焊盘36和38有多远；阻抗匹配短截线40和42的远侧端是开路的还是接地的；以及阻抗匹配短截线40和42是分离的还是彼此耦合。如果DC分量不存在，那么阻抗匹配短截线40和42的远侧端可以接地。

优选地，对于穿过连接器14和20的导体32和34中的每一个，在PCB 12上有一对阻抗匹配短截线，并且在PCB 14上有另一对阻抗匹配短截线。与只有一个PCB具有阻抗匹配短截线的情况下的阻抗匹配相比，这种四阻抗匹配短截线配置改善了PCB/连接器/PCB配置中的阻抗匹配。与只有一个PCB具有阻抗匹配短截线的情况相比，这种四短截线配置还增加了阻抗匹配的带宽。四短截线配置的增加的带宽还可以用于补偿低成本材料的介电特性的变化，低成本材料例如为低成本PCB和/或低成本连接器，因此提供更具成本效益的设计能力。因此，阻抗匹配沿着PCB 12上的导体32和34、通过配合连接器14和20、并且沿着PCB 18上的相应的差分对得以保持。

阻抗匹配短截线40和42可用于多PCB无线产品，如5G相控阵，其中低成本PCB用于电源和/或低频功能和部件，而另一种更昂贵的PCB用于高频功能和部件，如IF信号带部件和毫米波部件。阻抗匹配短截线40和42还可用于高速数字系统，如使用高引脚数连接器的服务器和网络系统。

在其他实施例中，阻抗匹配短截线40和42中的一者或两者可以是弯曲的，而不是直的。此外，阻抗匹配短截线40和42中的一者或两者可以具有锥形的宽度，而不是具有恒定的宽度，其中锥度是增加的或减少的。而且，阻抗匹配短截线40和42中的一者两者可以具有锥形的厚度，而不是具有恒定的厚度，其中锥度可以是增加的或减少的。此外，阻抗匹配短截线40可以具有与阻抗匹配短截线42不同的物理配置，以便提供不同的阻抗和/或补偿PCB12中的差异，如PCB 12上的其他部件的放置。阻抗匹配短截线40可以具有与阻抗匹配短截线42的阻抗不同的阻抗。

图3是与PCB 12类似的PCB 60的俯视图，其中相同的元件由相同的附图标记来标识。在PCB 60中，用相对于导体32和34以角度A延伸的阻抗匹配调谐短截线62和64代替阻抗匹配短截线40和42，其中角度A可以是在0度与90度之间的任何期望的角度。角度A越大，阻抗匹配短截线42和44之间的耦合越小。

图4是与PCB 12类似的PCB 70的俯视图，其中相同的元件由相同的附图标记来标识。在PCB 70中，用阻抗匹配调谐短截线72和74代替阻抗匹配短截线40和42，阻抗匹配调谐短截线72和74在焊盘36和38的相反侧上耦合到导体32和34并且相对于导体32和34以角度A延伸，其中角度A可以是在0度与180度之间的任何期望的角度，这取决于PCB 70上其他部件的放置。

图5是与PCB 12类似的双面PCB 80的侧视轮廓图。PCB 80包括基板82，在基板82的顶侧上形成的间隔开的接地平面84、86和88，在基板82的底侧上形成的间隔开的接地平面90、92和94，在基板82的顶侧上在接地平面84与86之间形成的一对阻抗匹配调谐短截线96和98，在基板82的顶侧上在接地平面86与88之间形成的一对阻抗匹配调谐短截线100和102，在基板82的底侧上在接地平面90与92之间形成的一对阻抗匹配调谐短截线104和106，以及在基板82的底侧上在接地平面92与94之间形成的一对阻抗匹配调谐短截线108和110。为了避免信号耦合，所有阻抗匹配短截线96、98、100、102、104、106、108和110不是从任何其它阻抗匹配短截线96、98、100、102、104、106、108和110直接横跨基板86，而是从接地平面84、86、88、90、92或94中的一个直接横跨基板82，如图所示。

图6是与PCB 80类似的多层PCB 120的侧视轮廓图，其中相同的元件由相同的附图标记来标识。如图所示，除了基板82之外，PCB 120还包括中间基板122和底部基板124。阻抗匹配短截线108和110以及接地平面92和94被去除并用接地平面126代替。此外，间隔开的接地平面128、130和132在基板122与124之间形成，间隔开的接地平面134、136和138在基板124的底侧上形成，一对阻抗匹配调谐短截线140和142在基板124的底侧上在接地平面134与136之间形成，以及一对阻抗匹配调谐短截线144和146在基板124的底侧上在接地平面136与138之间形成。

图7是等效电路150的示意图，其包括例如代表导体32和34的导体152和154以及例如代表焊盘36和38的焊盘156和158。阻抗匹配短截线40和42被表示为各自包括电感器164和电容器166的串联谐振电路160和162。

图8是示出用于制造PCB、如PCB 12的方法的流程图170。在框172处开始之后，该方法在框174处在PCB的第一侧上提供具有接地平面的PCB基板。在框176处，将第一和第二差分导体设置在PCB的第二侧上。在框178处，将第一和第二焊盘设置在PCB的第二侧上，其中第一焊盘连接到第一差分导体并且第二焊盘连接到第二差分导体。在框180处，将第一和第二阻抗匹配短截线设置在PCB的第二侧上，其中第一阻抗匹配短截线连接到第一差分导体并且第二阻抗匹配短截线连接到第二差分导体。在框182处，将额外的导体和部件设置在PCB上，其可以是PCB的第二侧上的接地平面、一个或多个非成对的导体、一对或多对差分导体、一个或多个非成对的焊盘、一对或多对焊盘、电气部件、机械部件、具有引脚的连接器等。该方法在框184处结束。

为了便于查看和阅读，单独示出了设置第一和第二差分导体、第一和第二焊盘、第一和第二阻抗匹配短截线以及额外的导体的步骤。应当理解的是，在PCB的常规制造中，这些步骤实际上全都在蚀刻工艺中同时执行。然后将各种部件焊接或以其他方式紧固在PCB上的适当位置。

前述讨论仅公开和描述了本公开的示例性实施例。本领域技术人员从这样的讨论以及从附图和权利要求书将容易地认识到，可以在其中做出各种改变、修改和变型，而不会脱离如在以下权利要求书中限定的本公开的精神和范围。

Claims (20)

1.一种印刷电路板(PCB)，包括：

差分对，包括第一导体和第二导体；

第一结点和第二结点，分别连接到所述第一导体和所述第二导体；以及

第一阻抗匹配调谐短截线和第二阻抗匹配调谐短截线，分别连接到所述第一导体和所述第二导体。

2.根据权利要求1所述的PCB，其中，所述差分对具有第一阻抗，所述第一结点和所述第二结点具有第二阻抗，并且所述第一阻抗匹配短截线和所述第二阻抗匹配短截线将所述第二阻抗与所述第一阻抗匹配。

3.根据权利要求1所述的PCB，其中，所述差分对具有第一阻抗，所述第一结点和所述第二结点具有第二阻抗，所述第一阻抗匹配短截线具有第一长度和第一形状，所述第二阻抗匹配短截线具有所述第一长度和所述第一形状，并且所述第一长度或所述第一形状中的至少一个使得所述第一阻抗匹配短截线和所述第二阻抗匹配短截线将所述第二阻抗与所述第一阻抗匹配。

4.根据权利要求1所述的PCB，其中，所述差分对具有第一阻抗，所述第一结点和所述第二结点具有第二阻抗，所述第一阻抗匹配短截线具有第一长度和第一形状，所述第二阻抗匹配短截线具有第二长度和第二形状，并且所述第一长度、所述第一形状、所述第二长度或所述第二形状中的至少一个将所述第二阻抗与所述第一阻抗匹配。

5.根据权利要求1所述的PCB，其中，所述第一阻抗匹配短截线或所述第二阻抗匹配短截线中的至少一个是带状线或微带线。

6.根据权利要求1所述的PCB，其中，所述第一结点是第一焊盘，所述第二结点是第二焊盘，并且所述差分对具有第一阻抗，并且进一步包括安装在所述PCB上的连接器，所述连接器具有引脚差分对，所述引脚差分对连接到所述第一焊盘和所述第二焊盘，并且其中，所述第一焊盘和所述第二焊盘、所述连接器以及所述引脚差分对呈现第二阻抗，并且所述第一阻抗匹配短截线和所述第二阻抗匹配短截线将所述第二阻抗与所述第一阻抗匹配。

7.根据权利要求1所述的PCB，其中，所述第一结点是第一焊盘，所述第二结点是第二焊盘，并且所述差分对具有第一阻抗，并且进一步包括安装在所述PCB上的连接器，所述连接器具有引脚差分对，所述引脚差分对连接到所述第一焊盘和所述第二焊盘，并且其中，所述第一焊盘和所述第二焊盘、所述连接器以及所述引脚差分对呈现第二阻抗，所述第一阻抗匹配短截线在距所述第一焊盘第一距离处被定位在所述第一导体上，所述第二阻抗匹配短截线在距所述第二焊盘第二距离处被定位在所述第二导体上，所述第二距离与所述第一距离相同或不同，并且所述第一距离处的所述第一阻抗匹配短截线和所述第二距离处的所述第二阻抗匹配短截线将所述第二阻抗与所述第一阻抗匹配。

8.根据权利要求7所述的PCB，其中，所述第一距离与所述第二距离相等。

9.根据权利要求1所述的PCB，其中，所述PCB具有由非导电基板分隔开的第一侧和第二侧，所述第一侧具有接地平面，并且所述导体差分对、所述第一阻抗匹配短截线、所述第二阻抗匹配短截线、所述第一结点和所述第二结点在所述第二侧上。

10.根据权利要求1所述的PCB，其中，所述PCB是多层印刷电路板，并且所述第一阻抗匹配短截线和所述第二阻抗匹配短截线在所述PCB的内部层上。

11.一种印刷电路板(PCB)，包括：

导体差分对，所述差分对具有第一导体和第二导体；

第一焊盘和第二焊盘，分别连接到所述第一导体和所述第二导体；

第一阻抗匹配短截线和第二阻抗匹配短截线，分别连接到所述第一导体和所述第二导体；以及

安装在所述PCB上的连接器，所述连接器具有引脚差分对，所述引脚差分对连接到所述第一焊盘和所述第二焊盘，其中所述差分对具有第一阻抗，所述第一和所述第二焊盘、所述连接器以及所述引脚差分对呈现第二阻抗，并且所述第一阻抗匹配短截线和所述第二阻抗匹配短截线将所述第二阻抗与所述第一阻抗匹配。

12.根据权利要求11所述的PCB，其中，所述第一阻抗匹配短截线的远侧端和所述第二阻抗匹配短截线的远侧端是开路的。

13.根据权利要求11所述的PCB，其中，所述第一阻抗匹配短截线具有第一长度，所述第二阻抗匹配短截线具有所述第一长度，并且所述第一长度使得所述第一阻抗匹配短截线和所述第二阻抗匹配短截线将所述第二阻抗与所述第一阻抗匹配。

14.根据权利要求11所述的PCB，其中，所述第一阻抗匹配短截线具有第一长度，所述第二阻抗匹配短截线具有不同的第二长度，并且所述第一长度和所述第二长度使得所述第一阻抗匹配短截线和所述第二阻抗匹配短截线将所述第二阻抗与所述第一阻抗匹配。

15.根据权利要求11所述的PCB，其中，所述第一阻抗匹配短截线具有第一形状，所述第二阻抗匹配短截线具有所述第一形状，并且所述第一形状使得所述第一阻抗匹配短截线和所述第二阻抗匹配短截线将所述第二阻抗与所述第一阻抗匹配。

16.根据权利要求11所述的PCB，其中，所述第一阻抗匹配短截线具有第一形状，所述第二阻抗匹配短截线具有不同的第二形状，并且所述第一形状和所述第二形状使得所述第一阻抗匹配短截线和所述第二阻抗匹配短截线将所述第二阻抗与所述第一阻抗匹配。

17.根据权利要求11所述的PCB，其中，所述第一阻抗匹配短截线在距所述第一焊盘第一距离处连接到所述第一导体，所述第二阻抗匹配短截线在距所述第二焊盘第二距离处连接到所述第二导体，并且所述第二距离与所述第一距离相同或不同。

18.一种用于制造印刷电路板(PCB)的方法，包括：

在所述PCB的第一侧上提供具有接地平面的PCB基板；

将第一差分导体和第二差分导体设置在所述PCB的第二侧上；

将第一焊盘和第二焊盘设置在所述PCB的所述第二侧上，所述第一焊盘和所述第二焊盘分别连接到所述第一差分导体和所述第二差分导体；

将第一阻抗匹配短截线和第二阻抗匹配短截线设置在所述PCB的所述第二侧上，所述第一阻抗匹配短截线和所述第二阻抗匹配短截线分别连接到所述第一差分导体和所述第二差分导体；以及

将额外的导体设置在所述PCB的所述第二侧上。

19.根据权利要求18所述的方法，进一步包括将连接器放置在所述PCB上，所述连接器具有第一差分引脚和第二差分引脚，以及将所述第一差分引脚和所述第二差分引脚分别焊接到所述第一焊盘和所述第二焊盘。

20.根据权利要求18所述的方法，进一步包括使所述第一阻抗匹配短截线具有第一长度，使所述第二阻抗匹配短截线具有第二长度，并且所述第二长度与所述第一长度相同或不同。