CN117222946A - 用于改进的套刻的夹具电极修改 - Google Patents
用于改进的套刻的夹具电极修改 Download PDFInfo
- Publication number
- CN117222946A CN117222946A CN202280032092.4A CN202280032092A CN117222946A CN 117222946 A CN117222946 A CN 117222946A CN 202280032092 A CN202280032092 A CN 202280032092A CN 117222946 A CN117222946 A CN 117222946A
- Authority
- CN
- China
- Prior art keywords
- electrostatic
- region
- dielectric layer
- layer
- aspects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004048 modification Effects 0.000 title description 4
- 238000012986 modification Methods 0.000 title description 4
- 238000000034 method Methods 0.000 claims abstract description 73
- 230000004044 response Effects 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 147
- 230000005855 radiation Effects 0.000 claims description 102
- 239000011521 glass Substances 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 abstract description 19
- 239000010410 layer Substances 0.000 description 263
- 235000012431 wafers Nutrition 0.000 description 112
- 238000000059 patterning Methods 0.000 description 48
- 238000005286 illumination Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 14
- 210000001747 pupil Anatomy 0.000 description 14
- 239000000356 contaminant Substances 0.000 description 13
- 238000013461 design Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 12
- 238000001459 lithography Methods 0.000 description 11
- 238000009826 distribution Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000004070 electrodeposition Methods 0.000 description 5
- 238000007654 immersion Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 238000009304 pastoral farming Methods 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910000423 chromium oxide Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 101100508416 Caenorhabditis elegans ifd-1 gene Proteins 0.000 description 1
- 101100508417 Caenorhabditis elegans ifd-2 gene Proteins 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 230000005381 magnetic domain Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
- G03F7/70708—Chucks, e.g. chucking or un-chucking operations or structural details being electrostatic; Electrostatically deformable vacuum chucks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Jigs For Machine Tools (AREA)
Abstract
提供了一种用于制造静电夹具的系统、装置和方法。一种示例方法可以包括:形成介电层,该介电层包括用于支撑物体的多个突节。该示例方法还可以包括形成包括一个或多个电极的静电层。该示例方法还可以包括:响应于一个或多个电压施加到一个或多个电极而使用静电层生成静电力以将物体静电夹持到多个突节。在一些方面,介电层的第一区域中的静电力的第一大小可以不同于介电层的第二区域中静电力的第二大小。例如,第一大小和第二大小可以是线性、非线性或阶梯(例如,多级)静电力梯度的一部分。
Description
相关申请的交叉引用
本申请要求于2021年3月18日提交的美国临时专利申请号63/162,759的优先权,该申请通过引用整体并入本文。
技术领域
本公开涉及静电晶片夹具以及用于形成和修改静电晶片夹具中包括的电极结构的方法。
背景技术
光刻设备是一种将期望图案施加到衬底上、通常施加到衬底的目标部分上的机器。光刻设备可以用于例如集成电路(IC)的制造中。在这种情况下,可以使用图案化装置(可互换地称为掩模或掩模版)来生成要在正在形成的IC的单个层上形成的电路图案。该图案可以转印到衬底(例如,硅晶片)上的目标部分(例如,包括一个或若干管芯的一部分)上。图案的转印通常经由成像到设置在衬底上的辐射敏感材料层(例如,抗蚀剂)上。通常,单个衬底将包含被连续图案化的相邻目标部分的网络。传统的光刻设备包括所谓的步进器和所谓的扫描仪,在步进器中,通过一次将整个图案曝光到目标部分上来照射每个目标部分,而在扫描仪中,通过在给定方向(“扫描”方向)上通过辐射束扫描图案同时在与该扫描方向平行或反平行(例如,相反)的方向上同步扫描目标部分来照射每个目标部分。还可以通过将图案压印到衬底上来将图案从图案化装置转印到衬底。
随着半导体制造工艺的不断进步,电路元件的尺寸不断减小,而每个器件的功能元件(诸如晶体管)的数目几十年遵循通常称为摩尔定律的趋势一直在稳步增加。为了跟上摩尔定律,半导体行业正在追逐能够创造越来越小特征的技术。为了在衬底上投影图案,光刻设备可以使用电磁辐射。该辐射的波长决定了在衬底上图案化的特征的最小尺寸。目前使用的典型波长为:深紫外(DUV)辐射系统中的365nm(i-line)、248nm和193nm;极紫外(EUV)辐射系统中的13.5nm。EUV辐射(例如,波长为大约50纳米(nm)或更小的电磁辐射(有时也称为软x射线),并且包括波长为大约13.5nm的光)可以在光刻设备中使用或与光刻设备一起使用,以在衬底(例如,硅晶片)中或其上产生极小的特征。与使用例如波长为193nm的辐射的光刻设备相比,使用波长在4nm至20nm范围内(例如,6.7nm或13.5nm)的EUV辐射的光刻设备可以用于在衬底上形成更小的特征。
要求并且保持衬底台的表面上的摩擦学性能(例如,摩擦、硬度、磨损等)是可取的。在一些情况下,晶片夹具可以设置在衬底台的表面上。晶片夹具可以是例如用于DUV辐射系统中的真空夹具或用于EUV辐射系统的静电夹具。衬底台或附接到其的晶片夹具具有由于光刻和量测工艺的精度要求而难以满足的表面水平公差。与其表面积的宽度(例如,>100.0毫米(mm)宽)相比相对较薄(例如,<1.0mm厚)的晶片(例如,半导体衬底)对衬底台的不均匀性特别敏感。此外,接触的超光滑表面可能会粘在一起,当衬底必须与衬底台分离时,这可能会带来问题。为了降低与晶片对接的表面的光滑度,衬底台或晶片夹具的表面可以包括通过对衬底进行图案化和蚀刻而形成的突节。然而,由于突节施加到晶片的力、静电夹持、回充气体压力、晶片刚度和重力的组合,晶片可能在位于突节之间的区域中下垂。
发明内容
本公开描述了用于制造静电夹具的系统、装置和方法的各个方面,该静电夹具具有经修改的电极层,用于增加晶片平坦度并且减少套刻误差和突节间晶片凹陷。
在一些方面,本公开描述了一种装置(例如,晶片夹具)。该装置可以包括介电层,该介电层包括被配置为支撑物体的多个突节。该装置还可以包括静电层,该静电层包括一个或多个电极。静电层可以被配置为响应于一个或多个电压施加到一个或多个电极而生成静电力以将物体静电夹持到多个突节。介电层的第一区域中静电力的第一大小可以不同于介电层的第二区域中静电力的第二大小。
在一些方面,静电层可以包括静电片,该静电片包括多个孔径,该多个孔径被配置为接纳多个突节,使得多个突节与静电片的多个孔径对齐。
在一些方面,该装置还可以包括另一介电层、包括介电层的第一玻璃衬底、以及包括静电层和另一介电层的第二玻璃衬底。在一些方面,静电层可以竖直设置在介电层与另一介电层之间。
在一些方面,介电层的第一区域可以与多个突节中的一个或多个突节水平相邻地设置。在一些方面,介电层的第二区域可以水平地设置在多个突节中的两个或更多个突节之间,但不与多个突节中的这两个或更多个突节水平相邻。
在一些方面,静电力可以包括静电夹持压力。在一些方面,介电层的第一区域中静电夹持压力的第一大小可以大于介电层的第二区域中静电夹持压力的第二大小。
在一些方面,静电层的一个或多个电极的第一部分可以设置在第一水平面中。在一些方面,静电层的一个或多个电极的第二部分可以设置在不同于第一水平面的第二水平面中。
在一些方面,介电层的第一区域的第一厚度可以大于介电层的第二区域的第二厚度。
在一些方面,静电层可以包括与介电层的第一区域竖直相邻设置的电极。在一些方面,静电层可以不包括与介电层的第二区域竖直相邻设置的电极。
在一些方面,本公开描述了一种用于制造装置(例如,晶片夹具)的方法。该方法可以包括形成介电层,该介电层包括用于支撑物体的多个突节。该方法还可以包括形成包括一个或多个电极的静电层。该方法还可以包括响应于一个或多个电压施加到一个或多个电极而使用静电层生成静电力以将物体静电夹持到多个突节。介电层的第一区域中静电力的第一大小可以不同于介电层的第二区域中静电力的第二大小。
在一些方面,静电层的形成可以包括形成静电片,该静电片包括多个孔径,该多个孔径接纳多个突节,使得多个突节与多个孔径对齐。在一些方面,该方法还可以包括将静电片安装到介电层。
在一些方面,介电层的形成可以包括在第一玻璃衬底上形成多个突节。在一些方面,静电层的形成可以包括在第二玻璃衬底上形成静电层。在一些方面,该方法还可以包括将静电层安装到介电层,使得静电层可以竖直设置在第一玻璃衬底与第二玻璃衬底之间。
在一些方面,该方法还可以包括将介电层的第一区域与多个突节中的一个或多个突节水平相邻设置。在一些方面,该方法还可以包括将介电层的第二区域水平地设置在多个突节中的两个或更多个突节之间,但不与多个突节中的这两个或更多个突节水平相邻。
在一些方面,静电力可以包括静电夹持压力。在一些方面,介电层的第一区域中静电夹持压力的第一大小可以大于介电层的第二区域中的静电夹持压力的第二大小。
在一些方面,静电层的形成可以包括在第一水平面中形成一个或多个电极的第一部分。在一些方面,静电层的形成可以包括在不同于第一水平面的第二水平面中形成一个或多个电极的第二部分。
在一些方面,介电层的形成可以包括将介电层的第一区域形成为第一厚度。在一些方面,介电层的形成还可以包括将介电层的第二区域形成为不同于第一厚度的第二厚度。
在一些方面,静电层的形成可以包括在与介电层的第一区域竖直相邻的第一区中形成第一电极。在一些方面,静电层的形成还可以包括通过激光辐射从与介电层的第二区域竖直相邻的第二区去除第二电极。
在一些方面,本公开描述了另一种用于制造装置的方法(例如,一种用于修改或翻新晶片夹具的方法)。该方法可以包括接纳晶片夹具。晶片夹具可以包括介电层,该介电层包括被配置为支撑物体的多个突节。晶片夹具还可以包括静电层,该静电层包括一个或多个电极。该方法还可以包括通过激光辐射去除静电层的一个或多个电极的一个或多个部分。静电层可以被配置为响应于一个或多个电压施加到一个或多个电极而生成静电力以将物体静电夹持到多个突节。介电层的第一区域中静电力的第一大小可以不同于介电层的第二区域中静电力的第二大小。
在一些方面,介电层的第一区域可以与多个突节中的一个或多个突节水平相邻设置。在一些方面,介电层的第二区域可以水平地设置在多个突节中的两个或更多个突节之间,但不与多个突节中的这两个或更多个突节水平相邻。
在一些方面,静电力可以包括静电夹持压力。在一些方面,介电层的第一区域中静电夹持压力的第一大小可以大于介电层的第二区域中的静电夹持压力的第二大小。
在一些方面,静电层的一个或多个电极的一个或多个部分的去除可以包括通过激光辐射从与介电层的第二区域竖直相邻的区去除电极。
下文将参考附图详细描述其他特征以及各个方面的结构和操作。应当注意,本公开不限于本文中描述的特定方面。本文中呈现的这些方面仅用于说明性目的。基于本文中包含的教导,附加方面对于相关领域的技术人员将是很清楚的。
附图说明
并入本文并且构成说明书的一部分的附图说明了本公开,并且与说明书一起进一步用于解释本公开的各方面的原理,并且使得相关领域的技术人员能够制作和使用本公开的各方面。
图1A是根据本公开的一些方面的示例反射光刻设备的示意图。
图1B是根据本公开的一些方面的示例透射光刻设备的示意图。
图2是根据本公开的一些方面的图1A所示的反射光刻设备的更详细的示意图。
图3是根据本公开的一些方面的示例光刻单元的示意图。
图4是根据本公开的一些方面的示例衬底台的示意图。
图5是根据本公开的一些方面的示例晶片夹具的示意图。
图6是根据本公开的一些方面的另一示例晶片夹具的示意图。
图7是根据本公开的一些方面的另一示例晶片夹具的示意图。
图8A、图8B、图8C和图8D是根据本公开的一些方面的另一示例晶片夹具的示意图。
图9是根据本公开的一些方面或其部分的用于制造静电夹具的示例方法。
图10是根据本公开的一些方面或其部分的用于制造静电夹具的另一示例方法。
当结合附图进行详细描述时,本公开的特征和优点将从下面的详细描述中变得更加明显,在附图中,相似的附图标记自始至终标识对应元素。在附图中,除非另有指示,否则相似的附图标记通常指示相同的、功能相似的和/或结构相似的元素。附加地,通常,附图标记最左边的数字表示附图标记首次出现的图。除非另有说明,否则贯穿本公开提供的附图不应当被解释为成比例的图。
具体实施方式
本说明书公开了包括本公开的特征的一个或多个实施例。所公开的(多个)实施例仅仅描述了本公开。本公开的范围不限于所公开的(多个)实施例。本公开的广度和范围由所附的权利要求及其等价物来定义。
所描述的(多个)实施例以及说明书中对“一个实施例”、“一实施例”和“一示例实施例”等的引用表明,所描述的实施例可以包括特定特征、结构或特性,但每个实施例不一定包括特定特征、结构或特性。此外,这样的短语不一定是指相同的实施例。此外,当结合一个实施例描述特定特征、结构或特性时,应当理解,结合其他实施例影响这样的特征、结构或特性是在本领域技术人员的知识范围内,无论是否明确描述。
为了便于描述,可以在本文中使用空间相对术语,诸如“下面”、“下方”、“下部”、“上方”、“之上”、“上部”等,以描述一个元素或特征与图中所示的另一元素或特征的关系。空间相对术语旨在包括除了图中所示的取向之外的在使用或操作中的设备的不同取向。设备可以以其他方式定向(旋转90度或以其他定向),并且本文中使用的空间相对描述符同样可以被相应地解释。
本文中使用的术语“大约”表示可以根据特定技术而变化的给定量的值。根据特定技术,术语“大约”可以表示给定量的值,例如,在该值的10-30%范围内变化(例如,该值的±10%、±20%或±30%)。
概述
在一个示例中,使用EUV辐射源的光刻设备可能需要EUV辐射束路径或其至少大部分在光刻操作期间保持在真空中。在光刻设备的这些真空区域中,静电夹具可以用于将诸如图案化装置(例如,掩模或掩模版)或衬底(例如,晶片)等物体分别夹持到光刻设备的结构,诸如图案化装置台或衬底台。示例静电夹具可以包括在静电夹具的一个表面处的电极,其中多个突节设置在静电夹具的相对表面上。当静电夹具被通电(例如,使用钳位电压)并且使用基本均匀的夹持力拉动掩模版或晶片使其与突节接触时,由于突节施加到掩模版或晶片的力、静电夹持、回充气体压力、晶片硬度和重力,掩模版或晶片可能在位于突节之间的区域中经历突节间凹陷。因此,需要在不增加突节数目、减小突节间距离、调节回充气体(BFG)压力或修改晶片的情况下改变在突节之间拉动掩模版或晶片的力的技术,每种技术都会增加制造复杂性和处理时间。
与这些系统相比,本公开提供了用于制造或翻新静电夹具的方法,该方法在不增加突节数目、减少突节间距离、调节BFG压力或修改晶片的情况下减少了对突节之间的掩模版或晶片的拉力。在一些方面,本公开提供了具有不均匀夹持力的晶片夹具。例如,夹持力可以在与突节相邻的区域中较高,而在突节之间的区域中较低。在一些方面,本公开提供了通过修改晶片夹具的特定区域中的介电厚度(以及进而修改夹持力)来增加晶片平坦度。在一些方面,本公开提供了通过使用激光辐射来基本上去除晶片夹具的突节间区域中的电极(进而基本上消除夹持力)来增加晶片平坦度。
在一些方面,晶片夹具可以具有被控制到微米级的电极的横向定位(例如,其中晶片平坦度需要被控制到纳米级)。在这样的方面,本公开提供了调节电介质(例如,玻璃)与真空间隙的比率以调节夹持力。这种力的“可调谐性”可以取决于真空介电常数与用于制造晶片夹具的材料的介电常数的比率。
本文中公开的系统、装置、方法和计算机程序产品有很多示例性方面。例如,通过调节介电厚度和电极位置,本文中公开的示例晶片夹具可以在不调节钳位电压的情况下调谐和调节突节间夹持力。因此,本文中公开的示例晶片夹具提供了附加控制(例如,调节静电压力)以适应设计规范、增加晶片平坦度、并且减少晶片凹陷,从而提高光刻设备的性能(例如,通过减少套刻误差),同时保持设计更简单(例如,不添加更多电极),并且在一些方面,保持向后兼容(例如,可逆)。
然而,在更详细地描述这些方面之前,呈现可以在其中实现本公开的各方面的示例环境是有指导意义的。
示例光刻系统
图1A和图1B分别是可以在其中实现本公开的各方面的光刻设备100和光刻设备100'的示意图。如图1A和图1B所示,光刻设备100和100'是从垂直于XZ平面(例如,X轴指向右侧,Z轴指向上方,Y轴指向远离观看者的页面并且)的角度(例如,侧视图)示出的,而图案化装置MA和衬底W是从垂直于XY平面的附加角度(例如,俯视图)呈现的(例如,X轴指向右侧,Y轴指向上方,Z轴指向页面外并且朝向观看者)。
在一些方面,光刻设备100和/或光刻设备100'可以包括以下结构中的一种或多种结构:照射系统IL(例如,照射器),其被配置为调节辐射束B(例如,深紫外(DUV)辐射束或极紫外(EUV)辐射束);支撑结构MT(例如,掩模台),其被配置为支撑图案化装置MA(例如,掩膜、掩模版或动态图案化装置)并且连接到第一定位器PM,第一定位器PM被配置为精确地定位图案化装置MA;以及衬底保持器,诸如衬底台WT(例如,晶片台),其被配置为保持衬底W(例如,抗蚀剂涂覆的晶片)并且连接到第二定位器PW,第二定位器PW被配置为精确地定位衬底W。光刻设备100和100'还具有投影系统PS(例如,折射投影透镜系统),该投影系统PS被配置为将由图案化装置MA赋予辐射束B的图案投影到衬底W的目标部分C(例如,包括一个或多个管芯的部分)上。在光刻设备100中,图案化装置MA和投影系统PS是反射性的。在光刻设备100'中,图案化装置MA和投影系统PS是透射性的。
在一些方面,在操作中,照射系统IL可以接收来自辐射源SO的辐射束(例如,经由图1B所示的射束传递系统BD)。照射系统IL可以包括各种类型的光学结构,诸如折射的、反射的、折反射的、磁性的、电磁的、静电的和其他类型的光学组件、或者其任何组合,以用于引导、整形或控制辐射。在一些方面,照射系统IL可以被配置为调节辐射束B以使其在其位于图案化装置MA的平面处的横截面中具有期望的空间和角度强度分布。
在一些方面,支撑结构MT可以以取决于图案化装置MA相对于参考系的取向、光刻设备100和100'中的至少一者的设计、以及其他条件(诸如图案化装置MA是否被保持在真空环境中)的方式来保持图案化装置MA。支撑结构MT可以使用机械、真空、静电或其他夹持技术来保持图案化装置MA。支撑结构MT例如可以是框架或桌子,其根据需要可以是固定的或可移动的。通过使用传感器,支撑结构MT可以确保图案化装置MA处于期望位置,例如,相对于投影系统PS。
术语“图案化装置”MA应当广义解释为是指可以用于在辐射束B的横截面中向辐射束B赋予图案的任何装置,诸如在衬底W的目标部分C中产生图案。赋予辐射束B的图案可以对应于装置中在目标部分C中产生的用于形成集成电路的特定功能层。
在一些方面,图案化装置MA可以是透射性的(如图1B的光刻设备100'中)或反射性的(如在图1A的光刻设备100中)。图案化装置MA可以包括各种结构,诸如掩模版、掩模、可编程反射镜阵列、可编程LCD面板、其他合适的结构或其组合。掩模可以包括诸如二元型、交替相移型或衰减相移型等掩模类型、以及各种混合掩模类型。在一个示例中,可编程反射镜阵列可以包括小反射镜的矩阵布置,每个小反射镜可以单独地倾斜,以便在不同方向上反射入射辐射束。倾斜的反射镜可以在辐射束B中赋予图案,该辐射束B被小反射镜的矩阵反射。
术语“投影系统”PS应当被广泛解释,并且可以包括任何类型的投影系统,包括折射、反射、折反射、磁性、变形、电磁和静电光学系统、或其任何组合,视所使用的曝光辐射而定,和/或视其他因素而定,诸如(例如,在衬底W上)浸没液体的使用或真空的使用。真空环境可以用于EUV或电子束辐射,因为其他气体可以吸收太多的辐射或电子。因此,在真空壁和真空泵的帮助下,可以向整个束路径提供真空环境。此外,在一些方面,本文中对术语“投影透镜”的任何使用都可以被解释为与更通用的术语“投影系统”PS同义。
在一些方面,光刻设备100和/或光刻设备100'可以是具有两个(例如,“双台”)或更多个衬底台WT和/或两个或更多个掩模台的类型。在这样的“多台”机器中,可以并行地使用附加衬底台WT,或者可以在一个或多个台上执行准备步骤,同时使用一个或多个其他衬底台WT进行曝光。在一个示例中,可以在位于衬底台WT中的一者上的衬底W上执行衬底W的后续曝光的准备中的步骤,而位于衬底台中的另一个衬底台上的另一衬底W用于在另一衬底上曝光图案。在一些方面,附加台可以不是衬底台WT。
在一些方面,除了衬底台WT之外,光刻设备100和/或光刻设备100'还可以包括测量台。测量台可以被布置为保持传感器。传感器可以被布置为测量投影系统PS的特性、辐射束B的特性或这两者。在一些方面,测量台可以保持多个传感器。在一些方面,当衬底台WT远离投影系统PS时,测量台可以在投影系统PS下方移动。
在一些方面,光刻设备100和/或光刻设备100'也可以是这样一种类型,其中衬底的至少一部分可以被具有相对较高折射率的液体(例如,水)覆盖以填充投影系统PS与衬底W之间的空间。浸没液体也可以应用于光刻设备中的其他空间,例如,在图案化装置MA与投影系统PS之间。浸没技术提供了增加投影系统的数值孔径径。本文中使用的术语“浸没”并不表示诸如衬底等结构必须浸没在液体中,而是仅表示在曝光期间液体位于投影系统与衬底之间。于2005年10月4日发布的题为“LITHOGRAPHIC APPARATUS AND DEVICEMANUFACTURING METHOD”的美国专利号6,952,253中描述了各种浸没技术,该专利通过引用整体并入本文。
参考图1A和图1B,照射系统IL接收来自辐射源SO的辐射束B。辐射源SO和光刻设备100或100'可以是单独的物理实体,例如,当辐射源SO是准分子激光器时。在这种情况下,辐射源SO被认为没有形成光刻设备100或100'的一部分,并且辐射束B借助于射束传递系统BD(例如,图1B所示)从辐射源SO传递到照射系统IL,该射束传递系统BD包括例如合适的定向镜和/或扩束器。在其他情况下,辐射源SO可以是光刻设备100或100'的组成部分,例如,当辐射源SO是汞灯时。如果需要,辐射源SO和照射器IL以及射束传递系统BD可以称为辐射系统。
在一些方面,照射系统IL可以包括用于调节辐射束的角强度分布的调节器AD。通常,至少可以调节照射器的光瞳平面中的强度分布的外径和/或内径范围(通常称为“σ-外部”和“σ-内部”)。此外,照射系统IL可以包括各种其他部件,诸如积分器IN和辐射收集器CO(例如,聚光器或收集器光学器件)。在一些方面,照射系统IL可以用于调节辐射束B以使其在其横截面中具有期望的均匀性和强度分布。
参考图1A,在操作中,辐射束B可以入射在图案化装置MA(例如,掩模、掩模版、可编程反射镜阵列、可编程LCD面板、任何其他合适的结构或其组合)上,该图案化装置MA可以被保持在支撑结构MT(例如,掩模台)上,并且可以由存在于图案化装置MA上的图案(例如,设计布局)来图案化。在光刻设备100中,辐射束B可以从图案化装置MA反射。在穿过图案化装置MA之后(例如,在从图案化装置MA反射之后),辐射束B可以穿过投影系统PS,投影系统PS可以将辐射束B聚焦到衬底W的目标部分C上或聚焦到布置在台处的传感器上。
在一些方面,在第二定位器PW和位置传感器IFD2(例如,干涉测量装置、线性编码器或电容式传感器)的帮助下,衬底台WT可以精确地移动,例如,以便在辐射束B的路径中定位不同的目标部分C。类似地,第一定位器PM和另一位置传感器IFD1(例如,干涉测量装置、线性编码器或电容式传感器)可以用于相对于辐射束B的路径准确地定位图案化装置MA。
在一些方面,可以使用掩模对准标记M1和M2以及衬底对准标记P1和P2来对准图案化装置MA和衬底W。尽管图1A和图1B将衬底对准标记P1和P2示出为占据专用目标部分,但是衬底对准标记P1和P2可以位于目标部分之间的空间中。当衬底对准标记P1和P2位于目标部分C之间时,它们称为划线道对准标记。衬底对准标记P1和P2也可以如管芯中标记那样被布置在目标部分C区中。这些管芯中标记也可以用作量测标记,例如,用于套刻测量。
在一些方面,出于说明而非限制的目的,本文中的一个或多个图可以使用笛卡尔坐标系。笛卡尔坐标系包括三个轴:X轴;Y轴;以及Z轴。三个轴中的每个轴与其他两个轴正交(例如,X轴与Y轴和Z轴正交,Y轴与X轴和Z轴正交,Z轴与X轴和Y轴正交)。围绕X轴的旋转称为Rx旋转。围绕Y轴的旋转称为Ry旋转。围绕Z轴的旋转称为Rz旋转。在一些方面,X轴和Y轴定义水平面,而Z轴在竖直方向上。在一些方面,笛卡尔坐标系的取向可以不同,例如,使得Z轴具有沿着水平面的分量。在一些方面,可以使用另一坐标系,诸如圆柱坐标系。
参考图1B,辐射束B入射在被保持在支撑结构MT上的图案化装置MA上,并且由图案化装置MA图案化。在穿过图案化装置MA之后,辐射束B穿过投影系统PS,投影系统PS将光束聚焦到衬底W的目标部分C上。在一些方面,投影系统PS可以具有与照射系统光瞳共轭的光瞳。在一些方面,辐射的部分可以从照射系统光瞳处的强度分布发出并且穿过掩模图案而不受掩模图案MP处的衍射的影响,并且在照射系统光瞳孔径处产生强度分布的图像。
投影系统PS将掩模图案MP的图像MP'投影到涂覆在衬底W上的抗蚀剂层上,其中图像MP'由掩模图案MP通过来自强度分布的辐射产生的衍射光束形成。例如,掩模图案MP可以包括线和空间的阵列。辐射在阵列处的、与零阶衍射不同的衍射生成方向在垂直于线的方向上改变的转向衍射光束。反射光(例如,零阶衍射光束)穿过图案而不改变传播方向。零阶衍射光束穿过位于投影系统PS的光瞳共轭的上游的投影系统PS的上部透镜或上部透镜组,以到达光瞳共轭。光瞳共轭平面中与零阶衍射光束相关联的强度分布部分是照射系统IL的照射系统光瞳中强度分布的图像。在一些方面,孔径径装置可以被设置在或基本上设置在包括投影系统PS的光瞳共轭的平面处。
投影系统PS被布置为通过透镜或透镜组不仅捕获零阶衍射光束,还捕获一阶或一阶和高阶衍射光束(未示出)。在一些方面,用于对在垂直于线的方向上延伸的线图案进行成像的偶极照射可以用于利用偶极照射的分辨率增强效果。例如,一阶衍射光束在衬底W的水平处与对应零阶衍射光束干涉,以在最高可能的分辨率和工艺窗口(例如,与可容忍的曝光剂量偏差相结合的可用聚焦深度)处产生掩模图案MP的图像。在一些方面,可以通过在照射系统光瞳的相对象限中提供辐射极(未示出)来减少散光像差。此外,在一些方面,可以通过阻挡与相对象限中的辐射极相关联的投影系统PS的光瞳共轭中的零阶光束来减少散光像差。这在于2009年3月31日发布的题为“LITHOGRAPHIC PROJECTION APPARATUS AND ADEVICE MANUFACTURING METHOD”的美国专利号7,511,799中有更详细的描述,该专利通过引用整体并入本文。
在一些方面,在第二定位器PW和位置测量系统PMS(例如,包括位置传感器,诸如干涉测量装置、线性编码器或电容式传感器)的帮助下,衬底台WT可以精确地移动,例如,以便将辐射束B的路径中的不同目标部分C定位在聚焦和对准的位置。类似地,第一定位器PM和另一位置传感器(例如,干涉测量装置、线性编码器或电容式传感器)(图1B中未示出)可以用于相对于辐射束B的路径精确地定位图案化装置MA(例如,在从掩模库机械取回之后或在扫描期间)。可以使用掩模对准标记M1和M2以及衬底对准标记P1和P2来对准图案化装置MA和衬底W。
通常,支撑结构MT的移动可以借助于形成第一定位器PM的一部分的长行程定位器(粗略定位)和短行程定位器(精细定位)来实现。类似地,衬底台WT的移动可以使用形成第二定位器PW的一部分的长行程定位器和短行程定位器来实现。在步进器(与扫描仪相反)的情况下,支撑结构MT可以仅连接到短行程致动器或者可以被固定。可以使用掩模对准标记M1和M2以及衬底对准标记P1和P2来对准图案化装置MA和衬底W。尽管衬底对准标记(如图所示)占据专用目标部分,但是它们可以位于目标部分之间的空间中(例如,划线道对准标记)。类似地,在图案化装置MA上设置有多于一个管芯的情况下,掩模对准标记M1和M2可以位于管芯之间。
支撑结构MT和图案化装置MA可以在真空室V中,其中可以使用真空中机器人以将图案化装置(例如,掩模)移入和移出真空室。备选地,当支撑结构MT和图案化装置MA在真空室外部时,类似于真空中机器人,真空外机器人可以用于各种运输操作。在某些情况下,真空中和真空外机器人都需要进行校准,以便将任何有效载荷(例如,掩模)平稳地转移到转移站的固定运动学支架。
在一些方面,光刻设备100和100'可以用于以下模式中的至少一种模式:
1.在步进模式中,支撑结构MT和衬底台WT保持基本静止,同时赋予辐射束B的整个图案被一次投射到目标部分C上(例如,单次静态曝光)。衬底台WT然后在X和/或Y方向上移动,从而可以曝光不同的目标部分C。
2.在扫描模式中,支撑结构MT和衬底台WT同步扫描,同时赋予辐射束B的图案被投影到目标部分C上(例如,单次动态曝光)。衬底台WT相对于支撑结构MT(例如,掩模台)的速度和方向可以通过投影系统PS的(缩小率)放大率和图像反转特性来确定。
3.在另一种模式中,支撑结构MT保持基本静止地保持可编程图案化装置MA,并且衬底台WT被移动或扫描,同时赋予辐射束B的图案被投影到目标部分C上。可以采用脉冲辐射源SO,并且在衬底台WT的每次移动之后或者在扫描期间的连续辐射脉冲之间根据需要更新可编程图案化装置。这种操作模式可以容易地应用于利用可编程图案化装置MA(诸如可编程反射镜阵列)的无掩模光刻。
在一些方面,光刻设备100和100'可以采用上述使用模式或完全不同的使用模式的组合和/或变化。
在一些方面,如图1A所示,光刻设备100可以包括EUV源,该EUV源被配置为生成用于EUV光刻的EUV辐射束B。通常,EUV源可以被配置在辐射源SO中,并且对应照射系统IL可以被配置为调节EUV源的EUV辐射束B。
图2更详细地示出了光刻设备100,光刻设备100包括辐射源SO(例如,源收集器设备)、照射系统IL和投影系统PS。如图2所示,光刻设备100是从垂直于XZ平面的视角(例如,侧视图)示出的(例如,X轴指向右侧,Z轴指向上方)。
辐射源SO被构造和布置为使得真空环境可以在封闭结构220中被保持。辐射源SO包括源室211和收集器室212,并且被配置为产生和传输EUV辐射。EUV辐射可以由气体或蒸气产生,例如氙(Xe)气体、锂(Li)蒸气或锡(Sn)蒸气,发射EUV辐射的等离子体210在其中被产生以发射电磁光谱的EUV范围内的辐射。至少部分电离的发射EUV辐射的等离子体210可以通过例如放电或激光束来产生。例如,Xe气体、Li蒸气、Sn蒸气或任何其他合适的气体或蒸气的约10.0帕斯卡(Pa)的分压可以用于高效地生成辐射。在一些方面,提供激发的锡的等离子体以产生EUV辐射。
由发射EUV辐射的等离子体210发射的辐射经由可选的气体屏障或污染物捕集器230(例如,在某些情况下也称为污染物屏障或箔片阱)从源室211进入收集器室212,该气体屏障或污染物捕集器230位于源室211的开口中或后面。污染物捕集器230可以包括通道结构。污染物捕集器230还可以包括气体屏障或气体屏障和通道结构的组合。本文中进一步指示的污染物捕集器230至少包括通道结构。
收集器室212可以包括辐射收集器CO(例如,聚光器或收集器光学器件),辐射收集器CO可以是所谓的掠入射收集器。辐射收集器CO具有上游辐射收集器侧251和下游辐射收集器侧252。穿过辐射收集器CO的辐射可以被光栅光谱滤波器240反射以聚焦在虚拟源点IF中。虚拟源点IF通常称为中间焦点,并且源收集器设备被布置为使得虚拟源点IF位于封闭结构220中的开口219处或附近。虚拟源点IF是发射EUV辐射的等离子体210的图像。光栅光谱滤波器240可以用于抑制红外(IR)辐射。
随后,辐射穿过照射系统IL,照射系统IL可以包括琢面场反射镜装置222和琢面光瞳反射镜装置224,该琢面场反射镜装置222和琢面光瞳反射镜装置224被布置为在图案化装置MA处提供所需要的辐射束221的角度分布并且在图案化装置MA处提供所需要的均匀辐射强度。当辐射束221在由支撑结构MT保持的图案化装置MA处反射时,形成图案化光束226,并且图案化光束226由投影系统PS经由反射元件228、229成像到由晶片台或衬底台WT保持的衬底W上。
照射系统IL和投影系统PS中通常可以存在比所示的更多的元件。可选地,光栅光谱滤波器240可以根据光刻设备的类型而存在。此外,可以存在比图2所示的反射镜更多的反射镜。例如,存在于投影系统PS中的反射元件可以比图2所示的多一个到六个。
如图2所示,辐射收集器CO被描述为具有掠入射反射器253、254和255的嵌套收集器,仅作为收集器(或收集器反射镜)的一个示例。掠入射反射器253、254和255围绕光轴O轴向对称地设置,并且这种类型的辐射收集器CO优选地与放电产生的等离子体(DPP)源结合使用。
示例光刻单元
图3示出了光刻单元300,有时也称为光刻单元或光刻簇。如图3所示,光刻单元300是从垂直于XY平面(例如,X轴指向右侧,Y轴指向上方)的视角(例如,顶视图)来示出的。
光刻设备100或100'可以形成光刻单元300的一部分。光刻单元300还可以包括用于在衬底上执行曝光前和曝光后工艺的一个或多个装置。例如,这些装置可以包括用于沉积抗蚀剂层的旋涂机SC、用于显影曝光的抗蚀剂的显影剂DE、冷却板CH和烘烤板BK。衬底处理器RO(例如,机器人)从输入/输出端口I/O1和I/O2拾取衬底,在不同处理装置之间移动它们,并且将它们传递到光刻设备100或100'的装载舱LB。这些设备(通常统称为轨道)在轨道控制单元TCU的控制下,轨道控制单元TCU本身由监督控制系统SCS控制,监督控制系统SCS还经由光刻控制单元LACU控制光刻设备。因此,可以操作不同装置以最大化吞吐量和处理效率。
示例衬底台
图4示出了根据本公开的一些方面的示例衬底台400的示意图。在一些方面,示例衬底台400可以包括衬底台402、支撑块404、一个或多个传感器结构406、任何其他合适的部件或其任何组合。在一些方面,衬底台402可以包括用于保持衬底408的夹具(例如,晶片夹具、掩模版夹具、静电夹具等)。在一些方面,一个或多个传感器结构406中的每个传感器结构406可以包括透射图像传感器(TIS)板。在一些方面,TIS板是包括一个或多个传感器和/或标记的传感器单元,用于在TIS感测系统中使用,以用于相对于光刻设备(例如,参考图1A、图1B和图2描述的光刻设备100和光刻设备100')的投影系统(例如,参考图1A、图1B和图2描述的投影系统PS)和掩模(例如,参考图1A、图1B和图2描述的图案化装置MA)的位置精确地定位晶片。虽然此处示出了TIS板用于说明,但本文中的各方面不限于任何特定传感器。衬底台402可以设置在支撑块404上。一个或多个传感器结构406可以设置在支撑块404上。
在一些方面,当示例衬底台400支撑衬底408时,衬底408可以设置在衬底台402上。
术语“平坦”、“平坦度”等可以用于描述与表面的一般平面相关的结构。例如,弯曲或不平整的表面可以是不符合平面的表面。表面上的突节和凹陷也可以表征为与“平面”的偏差。
术语“光滑”、“粗糙度”等在本文中可以用于指代表面的局部变化、微观偏差、颗粒度或纹理。例如,术语“表面粗糙度”可以是指表面轮廓与平均线或平面的微观偏差。偏差通常作为振幅参数来测量(以长度为单位),诸如均方根(RMS)或算术平均偏差(Ra)(例如,1nmRMS)。
在一些方面,上述衬底台(例如,图1A和图1B中的衬底台WT,图4中的衬底台402)的表面可以是平坦的或凸起的。当衬底台的表面是平坦的时,粘附在衬底台与晶片之间的任何颗粒或污染物都可能导致污染物通过晶片印刷,从而在其附近造成光刻错误。因此,污染物降低了器件的产率并且增加了生产成本。
在一些方面,在衬底台上设置突节有助于减少平坦衬底台的不良影响。在一些方面,当晶片被夹持到凸起的衬底台时,在晶片不接触衬底台的区域中存在空的空间。空的空间可以用作污染物的口袋,以便防止印刷错误。在一些方面,由于由突节引起的负载增加,位于突节上的污染物更有可能被压碎。压碎污染物也有助于减少透印错误。在一些方面,突节的组合表面积可以是衬底台的表面积的大约百分之一到百分之五。在一些方面,突节的表面积是指与晶片接触的表面(例如,不包括侧壁);并且衬底台的表面积是指突节所在的衬底台的表面的跨度(例如,不包括衬底台的侧面或背面)。在一些方面,当晶片被夹持到凸起的衬底台上时,与平坦的衬底台相比,负载增加了100倍,这足以压碎大多数污染物。尽管这里的示例使用衬底台,但是该示例并非旨在进行限制。例如,本公开的各方面可以在用于各种夹持结构(例如,静电夹具、夹紧膜)的掩模版台上以及在各种光刻系统(例如,DUV、EUV)中实现。
在一些方面,突节到晶片的界面控制衬底台的功能性能。当衬底台的表面是光滑的时,可以在衬底台的光滑表面与晶片的光滑表面之间形成附着力。两个光滑的接触表面紧贴在一起的现象称为绞拧。由于晶片中的高摩擦和平面内应力(使晶片在对准期间容易滑动是最佳的),在器件制造中,绞拧可能导致问题(例如,套刻问题)。
示例晶片夹具
图5是根据本公开的一些方面的示例晶片夹具500(例如,静电夹具)的示意图。在一些方面,示例晶片夹具500可以包括介电层502,介电层502包括被配置为支撑物体506(例如,衬底)的多个突节504(包括但不限于突节504A和突节504B)。在一些方面,示例晶片夹具500还可以包括静电层508,静电层508包括一个或多个电极510。
在一些方面,静电层508可以被配置为响应于一个或多个电压施加到一个或多个电极510而生成静电力以将物体506静电夹持到多个突节504。在一些方面,介电层502的区域520或区域524中静电力的大小可以不同于介电层502的区域522中静电力的大小。例如,示例晶片夹具500可以具有多个静电力梯度(例如,三个梯度):(i)区域520中的负静电力梯度(例如,随着静电层508的厚度在区域520中从左到右减小,静电力的大小可以从左(靠近突节504A)到右(靠近区域522)减小);(ii)区域522中基本为零的静电力梯度(例如,由于静电层508的厚度在区域522中从左到右保持基本恒定,静电力的大小从左(靠近区域520)到右(靠近区域524)可以基本恒定,并且大约等于区域520和区域524中静电力的大小的最小值);以及(iii)区域524中的正静电力梯度(例如,随着静电层508的厚度在区域524中从左到右增加,静电力的大小可以从左(靠近区域522)到右(靠近突节504B)增加)。
在一些方面,区域520可以与突节504A水平相邻地设置,并且区域524可以与突节504B水平相邻地设置。在一些方面,区域522可以水平地设置在突节504A与突节504B之间,但不与突节504A或突节504B水平相邻。在一些方面,静电力可以包括静电夹持压力。在一些方面,区域520或区域524中静电夹持压力的大小可以大于区域522中静电夹持压力的大小。例如,区域520、区域522和区域524中的静电夹持压力可以是压力梯度。
在一些方面,静电层508可以包括静电片514,或者可以被包括在静电片514中。在一些方面,静电片514可以包括静电层508、一个或多个电极510、静电层512、以及多个孔径516(包括但不限于孔径516A和孔径516B),孔径516被配置为接纳多个突节504,使得多个突节504与静电片514的多个孔径516A对齐。在一些方面,一个或多个电极510可以竖直设置在静电层508与静电层512之间。
在一些方面,本文中使用的术语“静电层”可以是指与导电层(例如,电极层,诸如一个或多个电极510)竖直相邻设置的一个或多个介电层。在这些方面,静电层508、静电层512、本文中公开的任何其他静电层或其组合可以是介电层。
在一些方面,通过调节电介质厚度和电极位置,示例晶片夹具500可以在不调节电压的情况下调谐和调节力、压力或这两者。结果,示例晶片夹具500提供附加控制(例如,调节静电压力)以适应设计规范,增加晶片平坦度,并且减少晶片凹陷(例如,如物体506所示),从而提高光刻设备的性能(例如,通过减少套刻误差),同时保持设计更简单(例如,不添加更多电极)。
图6是根据本公开的一些方面的示例晶片夹具600(例如,静电夹具)的示意图。在一些方面,示例晶片夹具600可以包括介电层602,介电层602包括被配置为支撑物体(例如,衬底)的多个突节604(包括但不限于突节604A和突节604B)。在一些方面,示例晶片夹具600还可以包括静电层608,静电层608包括根据多级阶梯结构而制造(例如,通过沉积或生长,然后图案化和蚀刻)的一个或多个电极610。在一个说明性和非限制性示例中,一个或多个电极610可以包括在键合静电片之前被制造为阶梯涂层(例如,使用多个涂层运行来生成电极)的轮廓电极。
在一些方面,静电层608可以被配置为响应于一个或多个电压施加到一个或多个电极610而生成静电力以将物体静电夹持到多个突节604。在一些方面,介电层602的区域620或区域628中静电力的大小可以不同于介电层602的区域622、区域624或区域626中静电力的大小。例如,示例晶片夹具600可以具有多个静电力区域(例如,三个区域):(i)区域620和区域628中的第一静电力区域;(ii)区域622和区域626中的第二静电力区域;以及(iii)区域624中的第三静电力区域。在一些方面,第一静电力区域中静电力的大小可以大于第二静电力区域中静电力的大小,并且第二静电力区域中静电力的大小可以大于第三静电力区域中静电力的大小。
在一些方面,区域620可以与突节604A水平相邻设置,并且区域628可以与突节604B水平相邻设置。在一些方面,区域622、区域624和区域626可以水平地设置在突节604A与突节604B之间,但不与突节604A或突节604B水平相邻。在一些方面,静电力可以包括静电夹持压力。在一些方面,区域620或区域628中静电夹持压力的大小可以大于区域622、区域624或区域626中静电夹持压力的大小。在一些方面,区域622或区域626中静电夹持压力的大小可以大于区域624中静电夹持压力的大小。
在一些方面,示例晶片夹具600还可以包括介电层612、第一玻璃衬底和第二玻璃衬底,第一玻璃衬底包括介电层602,第二玻璃衬底包括静电层608、一个或多个电极610和介电体612。在一些方面,静电层608可以竖直设置在介电层602与介电层612之间。
在一些方面,一个或多个电极610的第一部分可以设置在第一水平面中,如区域620和区域628中所示。在一些方面,一个或多个电极610的第二部分可以设置在第二水平面中,如区域622和区域626中所示。在一些方面,一个或多个电极610的第三部分可以设置在第二水平面中,如区域624中所示。在一些方面,第一水平面可以被设置为比第二水平面更靠近介电层602,并且第二水平面可以被设置为比第三水平面更靠近介电层602。
在一些方面,通过调节电介质厚度和电极位置,示例晶片夹具600可以在不调节电压的情况下调谐和调节力、压力或这两者。结果,示例晶片夹具600提供附加控制(例如,调节静电压力)以适应设计规范、增加晶片平坦度,并且减少晶片凹陷,从而提高光刻设备的性能(例如,通过减少套刻误差),同时保持设计更简单(例如,不添加更多电极)。
图7是根据本公开的一些方面的示例晶片夹具700(例如,静电夹具)的示意图。在一些方面,示例晶片夹具700可以包括介电层702,介电层702包括被配置为支撑物体(例如,衬底)的多个突节704(包括但不限于突节704A和突节704B)。在一些方面,示例晶片夹具700还可以包括静电层712,静电层712包括一个或多个电极710。
在一些方面,静电层712可以被配置为响应于一个或多个电压施加到一个或多个电极710而生成静电力以将物体静电夹持到多个突节704。在一些方面,介电层702的区域720或区域724中静电力的大小可以不同于介电层701的区域722中静电力的大小。例如,示例晶片夹具700可以具有多个静电力区域(例如,两个区域):(i)区域720和区域724中的第一静电力区域;以及(ii)区域722中的第二静电力区域。在一些方面,第一静电力区域中静电力的大小可以大于第二静电力区域中静电力的大小。
在一些方面,区域720可以与突节704A水平相邻设置,并且区域724可以与突节704B水平相邻设置。在一些方面,区域722可以水平地设置在突节704A与突节704B之间,但不与突节704A或突节704B水平相邻。在一些方面,静电力可以包括静电夹持压力。在一些方面,区域720或区域724中静电夹持压力的大小可以大于区域722中静电夹持压力的大小。
在一些方面,示例晶片夹具700可以包括第一玻璃衬底和第二玻璃衬底,第一玻璃衬底包括介电层702,第二玻璃衬底包括一个或多个电极710和介电层712。在一些方面,一个或多个电极710可以竖直设置在介电层702与介电层712之间。
在一些方面,区域720或区域724中介电层702的厚度(例如,介电层702和介电层708的组合厚度)可以大于区域722中介电层702的厚度。例如,介电层702的形成可以包括:沉积(或热生长)并且然后在介电层702之上图案化并且蚀刻介电层708(例如,SiO2层),以形成区域720和区域724中所示的增加的厚度,并且进一步形成区域722中所示的减小的厚度。在一些方面,在区域720和区域724中涂覆附加电介质是合乎需要的,因为介电材料(例如,玻璃)的电介质极化可以显著大于真空。
在一些方面,通过调节电介质厚度和电极位置,示例晶片夹具700可以在不调节电压的情况下调谐和调节力、压力或这两者。结果,示例晶片夹具700提供附加控制(例如,调节静电压力)以适应设计规范、增加晶片平坦度,并且减少晶片凹陷,从而提高光刻设备的性能(例如,通过减少套刻误差),同时保持设计更简单(例如,不添加更多电极)和向后兼容(例如,可逆)。
图8A、图8B、图8C和图8D是根据本公开的一些方面的示例晶片夹具800(例如,静电夹具)的示意图。
如图8A所示,在一些方面,示例晶片夹具800可以包括介电层802,介电层802包括被配置为支撑物体(例如,衬底)的多个突节804(包括但不限于突节804A和突节804B)。在一些方面,示例晶片夹具800还可以包括静电层812,静电层812包括一个或多个电极810。在一些方面,示例晶片夹具800可以包括第一玻璃衬底和第二玻璃衬底,第一玻璃衬底包括介电层802,第二玻璃衬底包括一个或多个电极810和介电层812。在一些方面,一个或多个电极810可以竖直设置在介电层802与介电层812之间。
如图8B所示,在一些方面,示例晶片夹具800可以被修改为通过将激光辐射830施加到一个或多个电极810A的区811来形成示例晶片夹具840。因此示例晶片夹具840的静电层812可以包括与介电层802的区域820和区域824竖直相邻设置的电极810B,并且基本上不包括与介电层802的区域822(例如,在区811中)竖直相邻设置的电极。在一些方面,可以由激光辐射830去除与区域822竖直相邻设置的区811中的电极(例如,在键合静电片之后利用激光结构化来局部地去除区域811内的电极)。在一个或多个电极810包括导电铬(Cr)电极层的一些方面,激光辐射830可以将区811附近的Cr电极层转换为绝缘氧化铬(CrO)区,当电压被施加到一个或多个电极810B时,该CrO区基本上不能提供静电力。
在一些方面,静电层812可以被配置为响应于一个或多个电压施加到一个或多个电极810而生成静电力以将物体静电夹持到多个突节804。在一些方面,介电层802的区域820或区域824中静电力的大小可以不同于介电层801的区域822中静电力的大小。例如,示例晶片夹具800可以具有多个静电力区域(例如,两个区域):(i)区域820和区域824中的静电力“开启”区域(例如,其具有电极810B和夹持力);以及(ii)区域822中的静电力“关闭”区域(例如,其由于区811的激光辐射830而基本上没有功能电极,并且因此基本上没有夹持力)。在一些方面,第一静电力区域中静电力的大小可以大于第二静电力区域中静电力的大小。
在一些方面,区域820可以与突节804A水平相邻设置,并且区域824可以与突节804B水平相邻设置。在一些方面,区域822可以水平地设置在突节804A与突节804B之间,但不与突节804A或突节804B水平相邻。在一些方面,静电力可以包括静电夹持压力。在一些方面,区域820或区域824中静电夹持压力的大小可以大于区域822中静电夹持压力的大小。
图8C提供了示例晶片夹具840的平面图(例如,俯视图)的示意图。在一些方面,当电压被施加到一个或多个电极810B时,区811基本上不提供静电力,并且因此减小了突节804A、804B、804C与804D之间的区域中的晶片凹陷。
图8D提供了示例晶片夹具880的平面图(例如,俯视图)的示意图。如图8D所示,区811可以通过施加多个点813形式的激光辐射而不是连续区域(例如,如图8B和图8C所示)来形成。在一些方面,当电压被施加到一个或多个电极810B时,多个点813中的每个点基本上不提供静电力,并且因此减少了突节804A、804B、804C与804D之间的区域中的晶片凹陷。
在一些方面,通过调节电介质厚度和电极位置,示例晶片夹具800可以在不调节电压的情况下调谐和调节力、压力或这两者。结果,示例晶片夹具800提供附加控制(例如,调节静电压力)以适应设计规范,增加晶片平坦度,并且减少晶片凹陷,从而提高光刻设备的性能(例如,通过减少套刻误差),同时保持设计更简单(例如,不添加更多电极)。
用于制造静电夹具的示例过程
图9是根据本公开的一些方面或其部分的用于制造静电夹具的示例方法900。参考示例方法900描述的操作可以通过或根据本文中描述的系统、装置、部件、技术或其组合中的任何一者来执行,诸如参考上面的图1-图8和下面的图10描述的那些。
在操作902,该方法可以包括形成介电层(例如,介电层502、602、702、802),该介电层包括用于支撑物体(例如,物体506)的多个突节(例如,多个突节504、604、702、804)。在一些方面,介电层的形成可以使用合适的机械或其他方法来完成,并且包括根据上面参考图1-图8和下面参考图10描述的任何方面或方面组合来形成介电层。
在操作904,该方法可以包括形成静电层(例如,静电层508、512、608、612、712、812),该静电层包括一个或多个电极(例如,一个或多个电极510、610、710、810A、810B)或与之相关联。在一些方面,静电层的形成可以使用合适的机械或其他方法来完成,并且包括根据上面参考图1-图8和下面参考图10描述的任何方面或方面组合来形成静电层。
在操作906,该方法可以包括响应于一个或多个电压施加到一个或多个电极,而使用静电层生成静电力以将物体静电夹持到多个突节。在一些方面,介电层的第一区域(例如,区域520、620、720、820)中静电力的第一大小可以不同于介电层的第二区域(例如,区域522、622、624、626、722、822)中静电力的第二大小。在一些方面,静电力可以包括静电夹持压力,并且介电层的第一区域中静电夹持压力的第一大小可以大于介电层的第二区域中静电夹持压力的第二大小。在一些方面,静电力的生成可以使用合适的机械或其他方法来实现,并且包括根据上面参考图1-图8和下面参考图10描述的任何方面或方面组合来生成静电力。
可选地,在一些方面,静电层的形成可以包括形成静电片(例如,静电片514),该静电片包括多个孔径(例如,多个孔径516),该多个孔径接纳多个突节,使得多个突节与多个孔径对齐。在这样的方面,该方法还可以包括将静电片安装到介电层。
可选地,在一些方面,介电层的形成可以包括在第一玻璃衬底上形成多个突节,并且静电层的形成可以包括在第二玻璃衬底上形成静电层。在这样的方面,该方法还可以包括将静电层安装到介电层,使得静电层竖直设置在第一玻璃衬底与第二玻璃衬底之间。
可选地,在一些方面,该方法还可以包括将介电层的第一区域与多个突节中的一个或多个突节水平相邻设置,以及将介电层的第二区域水平地设置在多个突节中的两个或更多个突节之间,但不与多个突节中的这两个或更多个突节水平相邻。
可选地,在一些方面,静电层的形成可以包括在第一水平面中形成一个或多个电极的第一部分(例如,如区域620中所示),并且静电层的形成可以包括在不同于第一水平面的第二水平面(例如,如区域622、624、626中所示)中形成一个或多个电极的第二部分。
可选地,在一些方面,介电层的形成可以包括将介电层的第一区域形成为第一厚度(例如,如区域720中所示),并且介电层的形成还可以包括将介电层的第二区域形成为不同于第一厚度的第二厚度(例如,如区域722中所示)。例如,介电层的形成可以包括沉积或热生长并且然后在介电层上图案化另一介电层(例如,介电层708)(例如,以形成区域720和区域724中所示的增加的厚度,以及形成区域722中所示的减小的厚度)。
可选地,在一些方面,静电层的形成可以包括在与介电层的第一区域竖直相邻的第一区(例如,区域820中所示的改性电极810B的一部分)中形成第一电极,并且静电层的形成还可以包括通过激光辐射(例如,激光辐射830)从与介电层的第二区域竖直相邻的第二区(例如,区域822中所示的区811)去除第二电极。
图10是根据本公开的一些方面或其部分的用于制造(或者在一些方面,翻新)静电夹具的另一示例方法1000。参考示例方法1000描述的操作可以通过或根据本文中描述的系统、装置、部件、技术或其组合中的任何一者来执行,诸如参考以上图1-图9描述的那些。
在操作1002,该方法可以包括接纳晶片夹具(例如,晶片夹具500、600、700、800)。晶片夹具可以包括介电层(例如,介电层502、602、702、802),该介电层包括被配置为支撑物体(例如,物体506)的多个突节(例如,多个突节504、604、702、804)。晶片夹具还可以包括静电层(例如,静电层508、512、608、612、712、812),该静电层包括一个或多个电极(例如,一个或多个电极510、610、710、810A、810B)。在一些方面,晶片夹具的接纳可以使用合适的机械或其他方法来实现,并且包括根据上面参考图1-图9描述的任何方面或方面组合来接纳晶片夹具。
在操作1004,该方法可以包括通过激光辐射(例如,激光辐射830)去除静电层的一个或多个电极的一个或多个部分(例如,区811)。在一些方面,静电层可以被配置为响应于一个或多个电压施加到一个或多个电极而生成静电力以将物体静电夹持到多个突节。在一些方面,介电层的第一区域(例如,区域820)中静电力的第一大小可以不同于介电层的第二区域(例如,区域822)中静电力的第二大小。在一些方面,介电层的第一区域可以与多个突节中的一个或多个突节水平相邻设置,并且介电层的第二区域可以水平地设置在多个突节中的两个或更多个突节之间,但不与多个突节中的这两个或更多个突节水平相邻。在一些方面,静电力可以包括静电夹持压力,并且介电层的第一区域中静电夹持压力的第一大小可以大于介电层的第二区域中静电夹持压力的第二大小。在一些方面,静电层的一个或多个电极的一个或多个部分的去除可以包括通过激光辐射从与介电层的第二区域竖直相邻的区去除电极。在一些方面,可以使用合适的机械或其他方法来完成静电层的一个或多个电极的一个或多个部分的去除,并且该去除包括根据上面参考图1-图9描述的任何方面或者方面的组合来去除静电层的一个或多个电极的一部分或多个部分。
可以使用以下条款进一步描述实施例:
1.一种装置,包括:
介电层,包括被配置为支撑物体的多个突节;以及
静电层,包括一个或多个电极;
其中:
所述静电层被配置为响应于一个或多个电压施加到所述一个或多个电极而生成静电力以将所述物体静电夹持到所述多个突节;并且
所述介电层的第一区域中所述静电力的第一大小不同于所述介电层的第二区域中所述静电力的第二大小。
2.根据条款1所述的装置,其中所述静电层包括静电片,所述静电片包括多个孔径,所述多个孔径被配置为接纳所述多个突节,使得所述多个突节与所述静电片的所述多个孔径对齐。
3.根据条款1所述的装置,还包括:
另一介电层;
第一玻璃衬底,包括所述介电层;以及
第二玻璃衬底,包括所述静电层和所述另一介电层;
其中所述静电层竖直地设置在所述介电层与所述另一介电层之间。
4.根据条款1所述的装置,其中:
所述介电层的所述第一区域与所述多个突节中的一个或多个突节水平相邻地设置;并且
所述介电层的所述第二区域水平地设置在所述多个突节中的两个或更多个突节之间,但不与所述多个突节中的所述两个或更多个突节水平相邻。
5.根据条款1所述的装置,其中:
所述静电力包括静电夹持压力;并且
所述介电层的所述第一区域中所述静电夹持压力的第一大小大于所述介电层的所述第二区域中所述静电夹持压力的第二大小。
6.根据条款1所述的装置,其中:
所述静电层的所述一个或多个电极的第一部分设置在第一水平面中;以及
所述静电层的所述一个或多个电极的第二部分设置在不同于所述第一水平面的第二水平面中。
7.根据条款1所述的装置,其中
所述介电层的所述第一区域的第一厚度大于所述介电层的所述第二区域的第二厚度。
8.根据条款1所述的装置,其中:
所述静电层包括与所述介电层的所述第一区域竖直相邻设置的电极;并且
所述静电层不包括与所述介电层的所述第二区域竖直相邻设置的电极。
9.一种方法,包括:
形成介电层,所述介电层包括用于支撑物体的多个突节;
形成静电层,所述静电层包括一个或多个电极;以及
响应于一个或多个电压施加到所述一个或多个电极而使用所述静电层生成静电力以将所述物体静电夹持到所述多个突节,其中所述介电层的第一区域中所述静电力的第一大小不同于所述介电层的第二区域中所述静电力的第二大小。
10.根据条款9所述的方法,其中:
所述静电层的所述形成包括形成静电片,所述静电片包括多个孔径,所述多个孔径接纳所述多个突节,使得所述多个突节与所述多个孔径对齐;并且
所述方法还包括将所述静电片安装到所述介电层。
11.根据条款9所述的方法,其中:
所述介电层的所述形成包括在第一玻璃衬底上形成所述多个突节;
所述静电层的所述形成包括在第二玻璃衬底上形成所述静电层;并且
所述方法还包括将所述静电层安装到所述介电层,使得所述静电层竖直设置在所述第一玻璃衬底与所述第二玻璃衬底之间。
12.根据条款9所述的方法,还包括:
将所述介电层的所述第一区域与所述多个突节中的一个或多个突节水平相邻地设置;以及
将所述介电层的所述第二区域水平地设置在所述多个突节中的两个或更多个突节之间,但不与所述多个突节中的所述两个或更多个突节水平相邻。
13.根据条款9所述的方法,其中:
所述静电力包括静电夹持压力;并且
所述介电层的所述第一区域中所述静电夹持压力的第一大小大于所述介电层的所述第二区域中所述静电夹持压力的第二大小。
14.根据条款9所述的方法,其中:
所述静电层的所述形成包括在第一水平面中形成所述一个或多个电极的第一部分;并且
所述静电层的所述形成包括在不同于所述第一水平面的第二水平面中形成所述一个或多个电极的第二部分。
15.根据条款9所述的方法,其中:
所述介电层的所述形成包括将所述介电层的所述第一区域形成为第一厚度;并且
所述介电层的所述形成还包括将所述介电层的所述第二区域形成为不同于所述第一厚度的第二厚度。
16.根据条款9所述的方法,其中:
所述静电层的所述形成包括在与所述介电层的所述第一区域竖直相邻的第一区中形成第一电极;并且
所述静电层的所述形成还包括通过激光辐射从与所述介电层的所述第二区域竖直相邻的第二区去除第二电极。
17.一种方法,包括:
接纳晶片夹具,其中所述晶片夹具包括:
介电层,包括被配置为支撑物体的多个突节;以及
静电层,包括一个或多个电极;以及
通过激光辐射去除所述静电层的所述一个或多个电极的一个或多个部分;
其中:
所述静电层被配置为响应于一个或多个电压到所述一个或多个电极的施加而生成静电力以将所述物体静电夹持到所述多个突节;并且
所述介电层的第一区域中所述静电力的第一大小不同于所述介电层的第二区域中所述静电力的第二大小。
18.根据条款17所述的方法,其中
所述介电层的所述第一区域与所述多个突节中的一个或多个突节水平相邻设置;并且
所述介电层的所述第二区域水平地设置在所述多个突节中的两个或更多个突节之间,但不与所述多个突节中的所述两个或更多个突节水平相邻。
19.根据条款17所述的方法,其中
所述静电力包括静电夹持压力;并且
所述介电层的所述第一区域中所述静电夹持压力的第一大小大于所述介电层的所述第二区域中所述静电夹持压力的第二大小。
20.根据条款18所述的方法,其中所述静电层的所述一个或多个电极的所述一个或多个部分的所述去除包括通过激光辐射从与所述介电层的所述第二区域竖直相邻的区去除电极。
尽管本文中可以具体参考光刻设备在IC制造中的使用,但应当理解,本文中描述的光刻设备可以具有其他应用,诸如制造集成光学系统、磁畴存储器的引导和检测图案、平板显示器、LCD、薄膜磁头等。本领域技术人员将理解,在这样的备选应用的上下文中,本文中对术语“晶片”或“管芯”的任何使用都可以被认为分别与更通用的术语“衬底”或“目标部分”同义。本文中所指的衬底可以在曝光之前或之后被处理,在例如跟踪单元(将抗蚀剂层施加到衬底上并且显影曝光的抗蚀剂的工具)、量测单元和/或检查单元中。在适用的情况下,本文中的公开内容可以应用于这样的和其他的衬底处理工具。此外,衬底可以被处理不止一次,例如以便产生多层IC,使得本文中使用的术语衬底也可以是指已经包含多个经处理的层的衬底。
应当理解,本文中的短语或术语是为了描述而非限制,因此本说明书的术语或短语将由相关领域的技术人员根据本文中的教导来解释。
本文中使用的术语“衬底”描述了其上添加有材料层的材料。在一些方面,衬底本身可以被图案化,并且添加在其之上的材料也可以被图案化,或者可以在没有图案化的情况下保持。
本文中公开的实施例对本公开的实施例是说明性但非限制性的。对本领域中通常遇到的各种条件和参数的其他合适的修改和适配对于相关领域的技术人员来说是很清楚的,并且也在本公开的精神和范围内。
虽然上面已经描述了本公开的特定方面,但是应当理解,这些方面可以以除了如上所述之外其他方式来实践。本说明书并不旨在限制本公开的实施例。
应当理解,“具体实施方式”部分(而不是“背景技术”、“发明内容”和“摘要”部分)旨在用于解释权利要求。“发明内容”和“摘要”部分可以提出发明人所设想的一个或多个但不是所有的示例实施例,并且因此不旨在以任何方式限制本实施例和所附权利要求。
本公开的一些方面已经在上文中借助于说明特定功能及其关系的实现的功能构建块进行了描述。为了便于描述,这些功能构建块的边界在本文中被任意定义。只要适当地执行指定功能及其关系,就可以定义替代边界。
对本公开的特定方面的前述描述将充分揭示这些方面的一般性质,使得其他人可以通过应用本领域技术范围内的知识,在不偏离本公开的一般概念的情况下,在不进行过度实验的情况下容易地修改和/或适应于这样的特定方面的各种应用。因此,基于本文中呈现的教导和指导,这样的适应和修改旨在在所公开的各方面的等价物的含义和范围内。
本公开的广度和范围不应受到上述任何示例方面或实施例的限制,而应仅根据以下权利要求及其等价物进行定义。
Claims (15)
1.一种装置,包括:
介电层,包括被配置为支撑物体的多个突节;以及
静电层,包括一个或多个电极;
其中:
所述静电层被配置为响应于向所述一个或多个电极施加一个或多个电压而生成静电力以将所述物体静电夹持到所述多个突节;并且
所述介电层的第一区域中所述静电力的第一大小不同于所述介电层的第二区域中所述静电力的第二大小。
2.根据权利要求1所述的装置,其中所述静电层包括静电片,所述静电片包括多个孔径,所述多个孔径被配置为接纳所述多个突节,使得所述多个突节与所述静电片的所述多个孔径对齐。
3.根据权利要求1所述的装置,还包括:
另一介电层;
第一玻璃衬底,包括所述介电层;以及
第二玻璃衬底,包括所述静电层和所述另一介电层;
其中所述静电层竖直设置在所述介电层与所述另一介电层之间。
4.根据权利要求1所述的装置,其中:
所述介电层的所述第一区域与所述多个突节中的一个或多个突节水平相邻地设置;并且
所述介电层的所述第二区域水平地设置在所述多个突节中的两个或更多个突节之间,但不与所述多个突节中的所述两个或更多个突节水平相邻。
5.根据权利要求1所述的装置,其中:
所述静电力包括静电夹持压力;并且
所述介电层的所述第一区域中所述静电夹持压力的第一大小大于所述介电层的所述第二区域中所述静电夹持压力的第二大小。
6.根据权利要求1所述的装置,其中:
所述静电层的所述一个或多个电极的第一部分设置在第一水平面中;
所述静电层的所述一个或多个电极的第二部分设置在不同于所述第一水平面的第二水平面中;和/或
所述介电层的所述第一区域的第一厚度大于所述介电层的所述第二区域的第二厚度。
7.根据权利要求1所述的装置,其中:
所述静电层包括与所述介电层的所述第一区域竖直相邻设置的电极;并且
所述静电层不包括与所述介电层的所述第二区域竖直相邻设置的电极。
8.一种方法,包括:
形成介电层,所述介电层包括用于支撑物体的多个突节;
形成静电层,所述静电层包括一个或多个电极;以及
响应于向所述一个或多个电极施加一个或多个电压而使用所述静电层生成静电力以将所述物体静电夹持到所述多个突节,其中所述介电层的第一区域中所述静电力的第一大小不同于所述介电层的第二区域中所述静电力的第二大小。
9.根据权利要求8所述的方法,其中:
所述静电层的所述形成包括形成静电片,所述静电片包括多个孔径,所述多个孔径接纳所述多个突节,使得所述多个突节与所述多个孔径对齐;并且
所述方法还包括将所述静电片安装到所述介电层。
10.根据权利要求8所述的方法,其中:
所述介电层的所述形成包括在第一玻璃衬底上形成所述多个突节;
所述静电层的所述形成包括在第二玻璃衬底上形成所述静电层;并且
所述方法还包括将所述静电层安装到所述介电层,使得所述静电层竖直设置在所述第一玻璃衬底与所述第二玻璃衬底之间。
11.根据权利要求8所述的方法,其中:
所述静电层的所述形成包括在第一水平面中形成所述一个或多个电极的第一部分;并且
所述静电层的所述形成包括在不同于所述第一水平面的第二水平面中形成所述一个或多个电极的第二部分。
12.根据权利要求8所述的方法,其中:
所述介电层的所述形成包括将所述介电层的所述第一区域形成为第一厚度;并且
所述介电层的所述形成还包括将所述介电层的所述第二区域形成为不同于所述第一厚度的第二厚度。
13.根据权利要求8所述的方法,其中:
所述静电层的所述形成包括在与所述介电层的所述第一区域竖直相邻的第一区中形成第一电极;并且
所述静电层的所述形成还包括通过激光辐射从与所述介电层的所述第二区域竖直相邻的第二区去除第二电极。
14.一种方法,包括:
接纳晶片夹具,其中所述晶片夹具包括:
介电层,包括被配置为支撑物体的多个突节;以及
静电层,包括一个或多个电极;以及
通过激光辐射去除所述静电层的所述一个或多个电极的一个或多个部分;
其中:
所述静电层被配置为响应于向所述一个或多个电极施加一个或多个电压而生成静电力以将所述物体静电夹持到所述多个突节;并且
所述介电层的第一区域中所述静电力的第一大小不同于所述介电层的第二区域中所述静电力的第二大小。
15.根据权利要求14所述的方法,其中所述静电层的所述一个或多个电极的所述一个或多个部分的所述去除包括通过激光辐射从与所述介电层的所述第二区域竖直相邻的区中去除电极。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163162759P | 2021-03-18 | 2021-03-18 | |
US63/162,759 | 2021-03-18 | ||
PCT/EP2022/057047 WO2022195036A1 (en) | 2021-03-18 | 2022-03-17 | Clamp electrode modification for improved overlay |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117222946A true CN117222946A (zh) | 2023-12-12 |
Family
ID=81325767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280032092.4A Pending CN117222946A (zh) | 2021-03-18 | 2022-03-17 | 用于改进的套刻的夹具电极修改 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20240176254A1 (zh) |
EP (1) | EP4309004A1 (zh) |
KR (1) | KR20230158096A (zh) |
CN (1) | CN117222946A (zh) |
TW (1) | TW202243107A (zh) |
WO (1) | WO2022195036A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024078830A1 (en) * | 2022-10-10 | 2024-04-18 | Asml Netherlands B.V. | Electrostatic clamp with a structured electrode by post bond structuring |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG135052A1 (en) | 2002-11-12 | 2007-09-28 | Asml Netherlands Bv | Lithographic apparatus and device manufacturing method |
US7511799B2 (en) | 2006-01-27 | 2009-03-31 | Asml Netherlands B.V. | Lithographic projection apparatus and a device manufacturing method |
US8477472B2 (en) * | 2009-06-30 | 2013-07-02 | Asml Holding N.V. | Image-compensating addressable electrostatic chuck system |
JP2015518659A (ja) * | 2012-04-19 | 2015-07-02 | エーエスエムエル ネザーランズ ビー.ブイ. | 基板ホルダ、リソグラフィ装置及びデバイス製造方法 |
-
2022
- 2022-03-16 TW TW111109515A patent/TW202243107A/zh unknown
- 2022-03-17 KR KR1020237035644A patent/KR20230158096A/ko unknown
- 2022-03-17 CN CN202280032092.4A patent/CN117222946A/zh active Pending
- 2022-03-17 EP EP22714871.5A patent/EP4309004A1/en active Pending
- 2022-03-17 WO PCT/EP2022/057047 patent/WO2022195036A1/en active Application Filing
- 2022-03-17 US US18/281,921 patent/US20240176254A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20230158096A (ko) | 2023-11-17 |
TW202243107A (zh) | 2022-11-01 |
US20240176254A1 (en) | 2024-05-30 |
WO2022195036A1 (en) | 2022-09-22 |
EP4309004A1 (en) | 2024-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10599049B2 (en) | Substrate holder, a lithographic apparatus and method of manufacturing devices | |
KR20190047058A (ko) | 기판, 기판 홀더, 기판 코팅 장치, 기판 코팅 방법 및 코팅 제거 방법 | |
US9195150B2 (en) | Lithographic apparatus comprising a support for holding an object, and a support for use therein | |
CN111279266B (zh) | 用于光刻应用的具有变化的表面形貌的凸节 | |
US20240176254A1 (en) | Clamp electrode modification for improved overlay | |
US7199861B2 (en) | Lithographic apparatus and device manufacturing method | |
US20230031443A1 (en) | Wafer clamp hard burl production and refurbishment | |
US11988971B2 (en) | Lithographic apparatus, substrate table, and method | |
US11887881B2 (en) | Lithographic apparatus, substrate table, and non-uniform coating method | |
US20240248415A1 (en) | Modular wafer table and methods of manufacturing thereof | |
TWI846873B (zh) | 微影裝置、基板台及方法 | |
CN116762161A (zh) | 用于衬底台的真空片键合固定装置和柔性突节应用 | |
CN117581160A (zh) | 光刻系统、衬底下垂补偿器及方法 | |
TW202141196A (zh) | 用於製造雙面靜電夾的系統和方法 | |
WO2022144144A1 (en) | Vacuum sheet bond fixturing and flexible burl applications for substrate tables | |
WO2024156457A1 (en) | Progressively energized electrostatic clamp for a lithography apparatus | |
TWI406104B (zh) | 微影裝置、複合材料及製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |