CN117201891A - 多媒体数据处理装置与多媒体数据处理方法 - Google Patents

Abstract

本发明公开了一种多媒体数据处理装置与多媒体数据处理方法。多媒体数据处理方法包括下列操作：通过处理器配置多个多媒体处理电路之间的数据传输关系；通过处理器配置内存的第一空间给所述多个多媒体处理电路中的第一电路；通过所述处理器在内核空间下基在所述数据传输关系传输所述第一空间在所述内存中的第一地址信息给所述多个多媒体处理电路中的第二电路；通过所述第一电路根据所述多媒体数据产生第一数据，储存所述第一数据到所述第一空间；以及通过所述第二电路根据所述第一地址信息从所述第一空间获取所述第一数据并处理所述第一数据，以产生输出数据。

Description

多媒体数据处理装置与多媒体数据处理方法

技术领域

本申请涉及多媒体数据处理技术领域，具体涉及多媒体数据处理装置与多媒体数据处理方法。

背景技术

在基于Linux系统的图象数据处理装置中，用户空间中的多个应用程序需向内核空间发出多次系统调用(system call)来交换数据，并将多个数据传输给相应的处理电路来进行处理。换句话说，在上述的图象数据处理装置中，图象数据在多个处理电路之间的传输需要多个应用程序与系统内核进行复杂且多次的交互(即系统调用)才能完成，造成数据传输的效率降低并使得图像处理的延迟时间增加。

发明内容

在一些实施例中，本申请的目的之一在于提供可提高数据传输效率的多媒体数据处理装置与多媒体数据处理方法，以改善现有技术的不足。

在一些实施例中，多媒体数据处理装置包括多个多媒体处理电路以及处理器。多个多媒体处理电路处理一多媒体数据以产生一输出数据。处理器配置所述多个多媒体处理电路之间的一数据传输关系，配置一内存的一第一空间给所述多个多媒体处理电路中的一第一电路。所述第一电路根据所述多媒体数据产生一第一数据，并储存所述第一数据到所述第一空间。所述处理器在一内核空间下基于所述数据传输关系传输所述第一空间在所述内存中的一第一地址信息给所述多个多媒体处理电路中的一第二电路，且所述第二电路响应于所述第一地址信息从所述第一空间获取所述第一数据并处理所述第一数据，以产生所述输出数据。

在一些实施例中，多媒体数据处理方法包括下列操作：通过一处理器配置多个多媒体处理电路之间的一数据传输关系；以及通过所述处理器配置一内存的一第一空间给所述多个多媒体处理电路中的一第一电路；通过所述处理器在一内核空间下基于所述数据传输关系传输所述第一空间在所述内存的一第一地址信息给给些多媒体处理电路中的一第二电路；通过所述第一电路根据一多媒体数据产生一第一数据，并储存所述第一数据到所述第一空间；以及通过所述第二电路响应于所述第一地址信息从所述第一空间获取所述第一数据并处理所述第一数据，以产生一输出数据。

有关本申请的特征、实作与功效，现配合图式作较佳实施例详细说明如下。

附图说明

图1为根据本申请一些实施例绘制的一种多媒体数据处理装置的示意图；

图2A为根据本申请一些实施例绘制图1的多媒体数据处理装置的数据传递的示意图；

图2B为根据本申请一些实施例绘制图1的多媒体数据处理装置执行图2A的数据传递的流程图；

图3为根据本申请一些实施例绘制图1的多媒体数据处理装置的软件构架的示意图；以及

图4为根据本申请一些实施例绘制一种多媒体数据处理方法的流程图。

附图标记：

0，1：应用程序；

100：多媒体数据处理装置；

101：多媒体播放装置；

110，112，114：多媒体处理电路；

120：处理器；

130：内存；

210：地址导入器；

220：数据传输管理器；

230：直接渲染管理器；

301：直接内存存取缓冲空间框架；

302：内存分配器；

303：应用程序界面；

400：多媒体数据处理方法；

A1，A2，A3：地址信息；

D1，D2：数据；

DIN：多媒体数据；

DO：输出数据；

H0，H1，H2：直接内存存取缓冲空间堆积；

M0，M1，M2：装置模块；

Q0：入队队列；

Q1：离队队列；

S201～S205，S410，S420，S430，S440，S450：操作。

具体实施方式

本文所使用的所有词汇具有其通常的含义。上述的词汇在普遍常用的字典中的定义，在本申请的内容中包括任一在此讨论的词汇的使用例子仅为示例，不应限制到本申请的范围与含义。同样地，本申请也不仅以在此说明书所示出的各种实施例为限。

关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，也可指二或多个元件相互操作或动作。如本文所用，用语“电路”可为由至少一个晶体管与/或至少一个主被动元件按一定方式连接以处理信号的装置。

图1为根据本申请一些实施例绘制的一种多媒体数据处理装置100的示意图。在一些实施例中，多媒体数据处理装置100可经由Linux系统实施，但本申请并不以此为限。

多媒体数据处理装置100包括多个多媒体处理电路110、112与114、处理器120以及内存130。在一些实施例中，多个多媒体处理电路110、112与114可处理多媒体数据DIN以产生输出数据DO。处理器120可响应一应用程序的要求或指令配置多个多媒体处理电路110、112与114之间的数据传输关系，使得所述多个多媒体处理电路110、112与114可按照一预定顺序处理多媒体数据DIN。例如，多媒体数据DIN为图象数据，且所述应用程序要求为多媒体处里电路110、112与114依序处理所述多媒体数据DIN来产生输出数据DO。换句话说，所述应用程序所要求的数据处理顺序为：多媒体处理电路110→多媒体处理电路112→多媒体处理电路114，故其对应的数据传输关系为多媒体处理电路110接收多媒体数据DIN，并将其输出提供给多媒体处理电路112，且多媒体处理电路112的输出要提供给多媒体处理电路114。在此条件下，多媒体处理电路110可从一感测器(例如为，但不限于，相机)接收所述多媒体数据DIN，并根据所述多媒体数据DIN产生数据D1。多媒体处理电路112可根据数据D1产生数据D2。多媒体处理电路114可根据数据D2产生输出数据DO。在一些实施例中，处理器120可为，但不限于，中央处理器。在一些实施例中，内存130可为，但不限于，随机存取内存。

在一些实施例中，处理器120可响应前述的应用程序的要求或指令将内存130中的第一空间(未示出)配置给多媒体处理电路110，并将内存130中的第二空间(未示出)配置给多媒体处理电路112，并配置内存130中的第三空间(未示出)给多媒体处理电路114。例如，处理器120可在后述的内核空间(kernel space)下传输所述第一空间在内存130中的地址信息A1给多媒体处理电路110，使得所述多媒体处理电路110可在产生数据D1后根据地址信息A1将数据D1储存到所述第一空间。处理器120可在内核空间下传输所述第二空间在内存130中的地址信息A2给多媒体处理电路112，使得所述多媒体处理电路112可在产生数据D2后根据地址信息A2将数据D2储存到所述第二空间。类似地，处理器120可在内核空间下传输所述第三空间在内存130中的地址信息A3给多媒体处理电路114，使得所述多媒体处理电路114可在产生输出数据DO后根据地址信息A3将输出数据DO储存到所述第三空间。

如前所述，处理器120可配置多个多媒体处理电路110、112与114之间的数据传输关系。基于所述数据传输关系，多媒体处理电路110可经由处理器120(例如为图2A中的数据传输管理器220，其由处理器120在内核空间下执行)传输地址信息A1给多媒体处理电路112，且多媒体处理电路112可经由处理器120传输地址信息A2给多媒体处理电路114。如此，在多媒体处理电路110产生数据D1之后，多媒体处理电路112可根据地址信息A1而从前述的第一空间获取数据D1，从而根据数据D1产生数据D2。类似地，在多媒体处理电路112产生数据D2之后，多媒体处理电路114可根据地址信息A2而从前述的第二空间获取数据D2，从而根据数据D2产生输出数据DO。也就是说，基于所述数据传输关系，多个多媒体处理电路110、112与114可在未转移或复制数据到其他空间下直接获取所需要的数据。如此，可提高数据传输的效率。在一些实施例中，处理器120可在特权模式(例如为在后述提及的内核空间下)配置或控制多个多媒体处理电路110、112与114中每一者的输入缓冲器(例如为后述的入队队列)与输出缓冲器(例如为后述的离队队列)的操作，从而建立多个多媒体处理电路110、112与114之间的数据传输关系。

在一些实施例中，处理器120可响应前述的应用程序的要求或指令配置多个多媒体处理电路110、112与114中每一者的操作参数与/或属性。举例来说，若多媒体数据DIN为图象数据，多个多媒体处理电路110、112与114可依序为，但不限于，视频输入电路、图象信号处理器(image signal processor，ISP)以及缩放控制器(scaler)。在此条件下，处理器120可配置多媒体处理电路110、112与114中每一者在处理图象数据时会使用到的数据参数(或属性)，其例如可为，图象数据的分辨率、像素格式、裁剪范围、旋转角度等等。在一些实施例中，在处理器120配置上述的数据参数后，多媒体处理电路110、112与114可经由处理器120在内核空间下相互传输所述多个数据参数以及前述的地址信息A1～A2。

在一些实施例中，多媒体处理电路114为多个多媒体处理电路110、112与114中的最后电路，且前述的第三空间可为Linux系统中的直接内存缓冲(direct memory accessbuffer，dma-buf)空间。在多媒体处理电路114产生输出数据DO后，多媒体处理电路114可储存输出数据DO到所述第三空间并发送信号例如中断信号给处理器120。处理器120可根据地址信息A3从所述第三空间(例如为dma-buf空间)获取输出数据DO，并执行一相应的应用程序来播放输出数据DO。例如，若多媒体数据DIN为图象数据或视频数据，处理器120可在获取输出数据DO后执行一播放程式(或是播放程式中的一进程)，并基于Linux系统中的直接渲染管理器(direct rending manager，DRM)传输dma-buf空间的信息给一多媒体播放装置101(例如可为，但不限于，显示器)，以使得多媒体播放装置101可基于dma-buf空间的信息而从第三空间获取所述输出数据DO并显示所述输出数据DO所对应的内容。

在一些实施例中，上述的操作主要是透过处理器120执行预设好的软件算法与/或操作来控制各个多媒体处理电路110、112与114的数据流实施。为易于理解，以下将从软件角度来说明处理器120所执行的多个操作以及与其他电路之间的相互操作关系。

图2A为根据本申请一些实施例绘制图1的多媒体数据处理装置100的数据传递的示意图，且图2B为根据本申请一些实施例绘制图1的多媒体数据处理装置100执行图2A的数据传递的流程图。为易于说明，在图2A的例子中，多媒体数据DIN可为图象数据，且多个多媒体处理电路110、112与114依序可为视频输入电路、图象信号处理器以及缩放控制器，分别用以执行接收图象数据、图像处理以及缩放控制等操作。在图2A中，以虚线绘制的方块皆是由图1的处理器120所运行的功能(与/或电路)模块。

一并参照图2A与图2B，如前所述，多媒体数据处理装置100可经由Linux系统实施。例如，处理器120的系统内存管理可以区分为内核空间以及用户空间(user space)。内核空间可用来运行系统内核，其可直接存取硬件资源(例如为，但不限于，图1中的多个多媒体处理电路110、112与114以及内存130)。用户空间可用来运行应用程序、用户进程(process)等等，其可通过系统调用来存取硬件资源。在此例中，在内核空间中，处理器120所执行的功能包括地址导入器(importer)210、数据传输管理器220以及直接渲染管理器230，其相关操作将在后面说明。

在操作S201中，响应于执行于用户空间的应用程序(或可为用户进程)0所发出的指令，处理器120配置多个多媒体处理电路110、112与114之间的数据传输关系，经由内核空间的地址导入器210分别传输地址信息A1、A2与A3给多媒体处理电路110、112与114，并启动数据传输管理器220。

在操作S202中，多媒体处理电路110接收多媒体数据DIN(例如可为，但不限于，一帧的图象数据)，根据多媒体数据DIN产生数据D1并储存数据D1到第一空间，并经由内核空间的数据传输管理器220传输地址信息A1给多媒体处理电路112。

在操作S203中，响应于数据传输管理器220传输的地址信息A1，多媒体处理电路112从第一空间获取数据D1，根据数据D1产生数据D2并储存数据D2到第二空间，并经由内核空间的数据传输管理器220传输地址信息A2给多媒体处理电路114。

在操作S204中，响应于数据传输管理器220传输的地址信息A2，多媒体处理电路114从第二空间获取数据D2，并根据数据D2产生输出数据DO并储存输出数据DO到第三空间，且在多媒体处理电路114产生输出数据DO后，执行于用户空间的应用程序0经由内核空间的地址导入器210获得地址信息A3(其可为dma-buf空间的地址信息)，并传输地址信息A3给执行在用户空间的应用程序(或是用户进程)1。

在操作S205，应用程序1(其由处理器120执行)经由直接渲染管理器230传输地址信息A3给多媒体播放装置101，以使多媒体播放装置101根据地址信息A3获取输出数据DO，以播放输出数据DO(例如，显示前述的一帧图象数据的内容)。

在一些相关技术中，为了对多媒体数据执行一连串的处理，应用程序需发起多次系统调用(system call)来请求处理器调用相应的硬件资源。例如，在原有的Linux系统中，处理器与应用程序会经由Linux系统中的V4L2(video for Linux 2)界面来进行系统调用。例如，操作在用户空间的第一应用程序经由V4L2界面对第一多媒体处理电路进行配置，且在第一多媒体处理电路产生数据后，第一应用程序经由V4L2界面传输第一直接内存存取缓冲空间信息(其指示储存第一多媒体处理电路所产生的数据的位置)给操作在用户空间的第二应用程序。所述第二应用程序可基于相同操作来与第二多媒体处理电路进行交互。依此类推，后续的多个应用程序以及相应的多媒体处理电路可依照上述的操作进行交互，直到多媒体播放装置播放完相应的多媒体内容。在上述相关技术中，若需要将多媒体处理数据DIN进行3次处理，操作在用户空间的应用程序至少需要发起6次的系统调用与3次的直接内存缓冲空间的配置。如此，将对数据传输引入较多的延迟时间，从而影响整体系统的性能。

相较于上述的相关技术，在上述图2A与图2B所示的多个操作中，操作在用户空间的应用程序0与应用程序1仅发出了3次系统调用(相当于与内核空间进行3次交互)以及1次的直接内存存取缓冲空间的配置，且多个多媒体处理电路110、112与114之间的数据传输皆是由操作在内核空间的数据传输管理器220处理，而不需运行在用户空间的应用程序0与应用程序1的参与。也就是说，多个多媒体处理电路110、112与114之间的数据传输关系是建立于内核空间，而多个应用程序0与1是运行于用户空间。如此一来，可降低操作在用户空间的应用程序0与1所发出的系统调用次数，并降低传输数据所耗费的时间与开销，从而提高数据传输效率。换句话说，通过配置数据传输关系以及在内核空间环境下共享内存130的相关地址信息，以减少用户空间的应用程序0与1与系统内核空间进行交互(即系统调用)的次数，可改进多媒体数据处理装置100的计算机功能与/或多媒体数据处理的功能，从而改善数据传输效率。

图3为根据本申请一些实施例绘制图1的多媒体数据处理装置100的软件构架的示意图。不同在图1，图3主要以软件观点绘制处理器120的相关操作。如前所述，处理器120所执行的功能包括图2A中的地址导入器210与数据传输管理器220。在一些实施例中，地址导入器210用以管理操作在用户空间的应用程序为特定硬件资源(例如为多媒体处理电路110、112与114)的驱动器所配置的直接内存存取缓冲空间(dma-buf)堆积(HEAP)以及Linux系统的dma-buf框架(framework)301之间的互动。例如，处理器120可经由dma-buf框架301与其他装置(例如为多媒体播放装置101)进行交互。地址导入器210可管理多媒体处理电路110、112与114所分别对应的dma-buf堆积H0、H1与H2的入队队列(enqueue)Q0以及离队队列(dequeue)Q1。在一些实施例中，地址导入器210可经由dma-buf框架301将dma-buf空间的地址信息转换为驱动器可辨识的内存信息，并将所述内存信息加入入队队列或离队队列的清单中。

在一些实施例中，数据传输管理器220用以管理数据传输以及与对应驱动器的交互，其可经由内存分配器(memory allocator)302来存取图1的内存130。多媒体处理电路110、112与114所分别对应的装置模块M0、M1与M2可经由内存分配器302分配到内存130的多个空间，从而使处理器120可在内核空间相互传输多个多媒体处理电路110、112与114之间的信息(例如可包括，但不限于，数据地址及数据属性)。另外，地址导入器210、数据传输管理器220、dma-buf框架301与内存分配器302可经由应用程序界面(applicationprogramming interface，API)303来与操作在用户空间的应用程序进行交互。

在一些实施例中，与地址导入器210相关的操作包括：响应应用程序的指令或要求，处理器120经由地址导入器210配置dma-buf空间(例如为前述的第三空间)给多个多媒体处理电路中的最后一个电路(例如为多媒体处理电路114)以及经由地址导入器210销毁现有配置的dma-buf空间；处理器120经由地址导入器210启动所述dma-buf空间的入队队列Q0，并等待多个多媒体处理电路产生输出数据DO；启动所述dma-buf空间的离队队列Q1，以使多媒体播放装置101获取输出数据DO；以及在多媒体播放装置101播放所述输出数据DO后，处理器120经由地址导入器210丢弃dma-buf空间。

在一些实施例中，与数据传输管理器220相关的操作包括：多个多媒体处理电路所对应的装置模块M0～M2向数据传输管理器220进行注册，使得数据传输管理器220可处理与所述多个装置模块M0～M2相关的入队队列Q0与离队队列Q1；数据传输管理器220建立多个装置模块M0～M2之间的数据传输关系(例如，将装置模块M0的输出(例如为数据D1)指定为装置模块M1的输入，并将装置模块M1的输出(例如为数据D2)指定为装置模块M2的输入)；数据传输管理器220根据数据传输关系依序控制与所述多个装置模块M0～M2相关的入队队列Q0与离队队列Q1，直到产生完输出数据DO；以及解除多个装置模块M0～M2之间的数据传输关系。

在一些实施例中，上面提到的多个装置模块M0～M2与/或dma-buf堆积H0～H2中的每一者具有一对应的模块识别码，且处理器120可响应于应用程序的控制或要求而经由不同的应用程序界面(API)来使用所述模块识别码来执行上述提及的多操作。在一些实施例中，前述的API可依序实际需求设计相应的函数关系以及基本功能，在此不多加赘述。

在前文中，仅以多媒体数据DIN为图象数据为例进行说明，但本申请并不以此为限。在不同实施例中，多媒体数据DIN可为不同类型的数据，且多个多媒体处理电路110、112与114也可为处理所述对应类型的数据的相关处理电路。另外，多个多媒体处理电路110、112与114的数量仅供示例，且本申请不以此为限。依据不同的应用需求，多媒体处理电路的数量可相应调整。

图4为根据本申请一些实施例绘制一种多媒体数据处理方法400的流程图。在一些实施例中，多媒体数据处理方法400可由图1的多媒体数据处理装置100执行，但本申请并不以此为限。

在操作S410，通过一处理器配置多个多媒体处理电路之间的一数据传输关系。在操作S420，通过所述处理器配置一内存的一第一空间给所述多个多媒体处理电路中的一第一电路。在操作S430，通过所述处理器在一内核空间下基于所述数据传输关系传输所述第一空间在所述内存中的一第一地址信息给所述多个多媒体处理电路中的一第二电路。在操作S440，通过所述第一电路根据一多媒体数据产生一第一数据，并储存所述第一数据到所述第一空间。在操作S450，通过所述第二电路响应于所述第一地址信息从所述第一空间获取所述第一数据并处理所述第一数据，以产生一输出数据。

上述多媒体数据处理方法400的多个操作可参考前述的实施例的说明，故在此不再重复赘述。多媒体数据处理方法400中的多个操作仅为示例，并非限定需依照此示例中的顺序执行。在不违背本申请的各实施例的操作方式与范围下，在多媒体数据处理方法400中的各种操作当可适当地增加、替换、省略或以不同顺序执行(例如可以是同时执行或是部分同时执行)。

综上所述，本申请一些实施例中的多媒体数据处理装置与方法可降低应用程序进行系统调用的次数，并事先配置多个电路之间的数据传输关系，从而提升整体数据传输效率。

虽然本申请的实施例如上所述，然而所述多个实施例并非用来限定本申请，本技术领域具有通常知识者可依据本申请的明示或隐含的内容对本申请的技术特征施以变异，凡此种种变异均可能属在本申请所寻求的专利保护范畴，也就是说，本申请的专利保护范围须视本说明书的申请专利范围所界定者为准。

Claims (10)

1.一种多媒体数据处理装置，其特征在于，包括：

多个多媒体处理电路，处理一多媒体数据以产生一输出数据；以及

一处理器，配置所述多个多媒体处理电路之间的一数据传输关系，并配置一内存的一第一空间给所述多个多媒体处理电路中的一第一电路，

其中所述第一电路根据所述多媒体数据产生一第一数据，并储存所述第一数据到所述第一空间，所述处理器在一内核空间下基于所述数据传输关系传输所述第一空间在所述内存中的一第一地址信息给所述多个多媒体处理电路中的一第二电路，且所述第二电路响应于所述第一地址信息从所述第一空间获取所述第一数据并处理所述第一数据，以产生所述输出数据。

2.如权利要求1所述的多媒体数据处理装置，其特征在于，所述处理器还用于配置所述内存的一第二空间给所述第二电路，且所述第二电路根据所述第一数据产生一第二数据，并储存所述第二数据到所述第二空间。

3.如权利要求2所述的多媒体数据处理装置，其特征在于，所述第一电路为一视频输入电路，所述第二电路为一图象信号处理器，且所述多个多媒体处理电路中的一最后电路为一缩放控制器。

4.如权利要求2所述的多媒体数据处理装置，其特征在于，所述处理器在所述内核空间下基于所述数据传输关系传输所述第二空间在所述内存中的一第二地址信息给所述多个多媒体处理电路中的一最后电路，所述最后电路响应于所述第二地址信息从所述第二空间获取所述第二数据，并处理所述第二数据以产生所述输出数据。

5.如权利要求1所述的多媒体数据处理装置，其特征在于，所述处理器还用于配置一直接内存存取缓冲空间给所述多个多媒体处理电路中的一最后电路，所述最后电路储存所述输出数据到所述直接内存存取缓冲空间，且所述处理器从所述直接内存存取缓冲空间获取所述输出数据，并执行一应用程序以播放所述输出数据。

6.如权利要求5所述的多媒体数据处理装置，其特征在于，所述处理器执行所述应用程序以基于一直接渲染管理器传输所述直接内存存取缓冲空间的一地址信息给一多媒体播放装置，以使所述多媒体播放装置获取所述输出数据。

7.一种多媒体数据处理方法，其特征在于，包括：

通过一处理器配置多个多媒体处理电路之间的一数据传输关系；以及

通过所述处理器配置一内存的一第一空间给所述多个多媒体处理电路中的一第一电路；

通过所述处理器在一内核空间下基于所述数据传输关系传输所述第一空间在所述内存中的一第一地址信息给所述多个多媒体处理电路中的一第二电路；

通过所述第一电路根据一多媒体数据产生一第一数据，储存所述第一数据到所述第一空间；以及

通过所述第二电路响应于所述第一地址信息从所述第一空间获取所述第一数据并处理所述第一数据，以产生一输出数据。

8.如权利要求7所述的多媒体数据处理方法，其特征在于，还包括：

通过所述处理器配置一直接内存存取缓冲空间给所述多个多媒体处理电路中的一最后电路；

通过所述最后电路储存所述输出数据到所述直接内存存取缓冲空间；以及

通过所述处理器从所述直接内存存取缓冲空间获取所述输出数据，并执行一应用程序以播放所述输出数据。

9.如权利要求8所述的多媒体数据处理方法，其特征在于，通过所述处理器从所述直接内存存取缓冲空间获取所述输出数据，并执行所述应用程序以播放所述输出数据包括：

通过所述处理器执行所述应用程序以基于一直接渲染管理器传输所述直接内存存取缓冲空间的一地址信息给一多媒体播放装置，以使所述多媒体播放装置获取所述输出数据。

10.如权利要求7所述的多媒体数据处理方法，其特征在于，通过所述第二电路响应于所述第一地址信息从所述第一空间获取所述第一数据并处理所述第一数据，以产生所述输出数据包括：

通过所述处理器配置所述内存的一第二空间给所述第二电路；

通过所述第二电路根据所述第一数据产生一第二数据，并储存所述第二数据到所述第二空间；

通过所述处理器在所述内核空间下基于所述数据传输关系传输所述第二空间在所述内存中的一第二地址信息给所述多个多媒体处理电路中的一最后电路；以及

通过所述最后电路响应于所述第二地址信息从所述第二空间获取所述第二数据，并处理所述第二数据以产生所述输出数据。