CN117174014A - 显示控制电路、显示控制方法和电子设备 - Google Patents

Abstract

本申请公开了一种显示控制电路、显示控制方法和电子设备，涉及图像显示领域，用于当处理器的DSI接口数目不足时，能够实现两个显示屏同时显示图像。显示控制电路包括：第一DDIC和第二DDIC用于刷新第一显示屏的不同显示区域，第三DDIC用于刷新第二显示屏；第一TE信号用于指示第一DDIC和第二DDIC完成刷新图像数据，第二TE信号用于指示第三DDIC完成刷新图像数据；处理器用于：响应于第一周期的第一TE信号，控制MIPI开关将第一组DSI接口与第一DDIC导通，并且，通过第一组DSI接口向第一DDIC发送第一图像数据，通过第二组DSI接口向第二DDIC发送第二图像数据；响应于第二周期的第二TE信号，控制MIPI开关将第一组DSI接口与第三DDIC导通，并通过第一组DSI接口向第三DDIC发送第三图像数据。

Description

显示控制电路、显示控制方法和电子设备

技术领域

本申请涉及图像显示领域，尤其涉及一种显示控制电路、显示控制方法和电子设备。

背景技术

电子设备中的处理器可以通过移动产业处理器接口（mobile industryprocessor interface，MIPI）显示屏串行接口（display serial interface，DSI）接口向显示驱动芯片（display driver IC，DDIC）发送图像数据，由DDIC驱动显示屏来显示图像，本申请中将MIPI DSI接口简称为DSI接口。而具有两个显示屏（例如主屏和副屏）的电子设备（例如折叠屏手机），可能在某些场景下需要两个显示屏均显示图像。但是随着主屏的分辨率和刷新率的提升，导致主屏需要两个DDIC来驱动，另外，副屏还需要一个DDIC驱动，而处理器通常只有两组DSI接口，处理器的DSI接口数目不足导致无法同时向三个DDIC发送图像数据，从而实现两个显示屏均显示图像。

发明内容

本申请实施例提供一种显示控制电路、显示控制方法和电子设备，用于当处理器的DSI接口数目不足时，能够实现两个显示屏同时显示图像。

为达到上述目的，本申请的实施例采用如下技术方案：

第一方面，提供了一种显示控制电路，用于驱动具有自刷新功能的显示屏，该电路包括：处理器、第一DDIC、第二DDIC、第三DDIC和MIPI开关，第一DDIC和第二DDIC用于刷新第一显示屏的不同显示区域，第三DDIC用于刷新第二显示屏；处理器的第一组显示屏串行接口DSI接口通过MIPI开关分别耦合至第一DDIC和第三DDIC，处理器的第二组DSI接口耦合至第二DDIC；第一DDIC、第二DDIC和第三DDIC用于对垂直同步信号和水平同步信号进行同步，第一DDIC用于向处理器发送周期性的第一撕裂效果（tearing effect，TE）信号；第三DDIC用于在第一DDIC发送第一TE信号时，同步向处理器发送第二TE信号；第一TE信号用于指示第一DDIC和第二DDIC完成刷新图像数据，第二TE信号用于指示第三DDIC完成刷新图像数据；处理器用于：响应于第一周期的第一TE信号，控制MIPI开关将第一组DSI接口与第一DDIC导通，并且，通过第一组DSI接口向第一DDIC发送第一图像数据，通过第二组DSI接口向第二DDIC发送第二图像数据；响应于第二周期的第二TE信号，控制MIPI开关将第一组DSI接口与第三DDIC导通，并通过第一组DSI接口向第三DDIC发送第三图像数据。

本申请实施例提供的显示控制电路，在第一周期，响应于来自第一DDIC的第一TE信号，处理器控制MIPI开关将第一组DSI接口与第一DDIC导通，通过第一组DSI接口向第一DDIC发送第一图像数据，通过第二组DSI接口向第二DDIC发送第二图像数据，由第一DDIC和第二DDIC刷新第一显示屏。由于第二显示屏为具有自刷新功能的显示屏，第三DDIC可以通过自刷新前一帧的第三图像数据，使得第二显示屏保持显示前一帧的图像。在第二周期，响应于来自第三DDIC的与第一TE信号同步的第二TE信号，处理器控制MIPI开关将第一组DSI接口与第三DDIC导通，并通过第一组DSI接口向第三DDIC发送第三图像数据。由于第一显示屏为具有自刷新功能的显示屏，第一DDIC 通过自刷新前一帧的第一图像数据，第二DDIC通过自刷新前一帧的第二图像数据，使得第一显示屏31保持显示前一帧的图像。即显示屏的刷新率为TE信号的发送频率的二分之一，只要TE信号的发送频率足够高，显示屏的刷新率也会很高，两个显示屏即可以实现同时显示图像。

在一种可能的实施方式中，处理器还用于：第一垂直后沿（vertical back porch，VBP ）+第一垂直前沿（vertical front porch，VFP）+V1=第二VBP+第二VFP+V2，第一VFP为一帧的第一图像数据与下一帧的垂直同步信号之间的刷新行数，第一VBP 为一帧垂直同步信号与同一帧的第一图像数据之间的刷新行数；第二VFP为一帧的第三图像数据与下一帧的垂直同步信号之间的刷新行数，第二VBP 为一帧的垂直同步信号与同一帧的第三图像数据之间的刷新行数；V1为第一图像数据的刷新行数，V2为第三图像数据的刷新行数。

显示屏在刷新一帧图像时是逐行刷新的，显示屏的垂直方向的行数（或称垂直方向分辨率）决定了完成一帧图像的逐行刷新所需的时长。而第一DDIC与第三DDIC负责刷新的行数可能相同或不同。当第一DDIC与第三DDIC负责刷新的行数不同时，第一显示屏和第二显示屏完成一帧图像的逐行刷新所需的时长也会不同。在第一DDIC向第三DDIC发送VSYNC信号的前提下，为了使第一DDIC和第三DDIC同时完成一帧图像的逐行刷新，并且同时向处理器发送TE信号，需要按照上述要求配置第一DDIC和第三DDIC的VFP和VBP，确保第一DDIC和第三DDIC完成一帧图像刷新的时长基本一样。

在一种可能的实施方式中，处理器还用于：响应于第二周期的第一TE信号，停止通过第一组DSI接口向第一DDIC发送第一图像数据，停止通过第二组DSI接口向第二DDIC发送第二图像数据。该实施方式可以避免发送无用的图像数据，从而降低功耗。

在一种可能的实施方式中，处理器还用于：响应于第一周期的第二TE信号，停止通过第一组DSI接口向第三DDIC发送第三图像数据。该实施方式可以避免发送无用的图像数据，从而降低功耗。

在一种可能的实施方式中，第三图像数据为对第一图像数据和第二图像数据进行合并、缩放和裁剪后的图像数据。由于两个显示屏的分辨率不同，该实施方式可以实现较大显示屏的图像进行缩放和裁剪后显示在较小显示屏上，从而实现两个显示屏显示相同图像。

第二方面，提供了一种显示控制方法，应用于如第一方面及其任一实施方式所述的显示控制电路，该方法包括：响应于第一周期的第一TE信号，控制移动产业处理器接口MIPI开关将第一组显示屏串行接口DSI接口与第一显示驱动芯片DDIC导通，并且，通过第一组DSI接口向第一DDIC发送第一图像数据，通过第二组DSI接口向第二DDIC发送第二图像数据；响应于第二周期的第二TE信号，控制MIPI开关将第一组DSI接口与第三DDIC导通，并通过第一组DSI接口向第三DDIC发送第三图像数据。

在一种可能的实施方式中，第一垂直后沿VBP+第一垂直前沿VFP+V1=第二VBP+第二VFP+V2，第一VFP为一帧的第一图像数据与下一帧的垂直同步信号之间的刷新行数，第一VBP 为一帧垂直同步信号与同一帧的第一图像数据之间的刷新行数；第二VFP为一帧的第三图像数据与下一帧的垂直同步信号之间的刷新行数，第二VBP 为一帧的垂直同步信号与同一帧的第三图像数据之间的刷新行数；V1为第一图像数据的刷新行数，V2为第三图像数据的刷新行数。

在一种可能的实施方式中，还包括：响应于第二周期的第一TE信号，停止通过第一组DSI接口向第一DDIC发送第一图像数据，停止通过第二组DSI接口向第二DDIC发送第二图像数据。

在一种可能的实施方式中，还包括：响应于第一周期的第二TE信号，停止通过第一组DSI接口向第三DDIC发送第三图像数据。

在一种可能的实施方式中，第三图像数据为对第一图像数据和第二图像数据进行合并、缩放和裁剪后的图像数据。

第三方面，提供了一种电子设备，包括处理器和存储器，存储器中存储指令，当处理器执行指令时，如第一方面及其任一实施方式所述的方法被执行。

第四方面，提供了一种计算机可读存储介质，包括指令，当指令在电子设备上运行时，使得电子设备执行如第二方面及其任一实施方式所述的方法。

第五方面，提供了一种包含指令的计算机程序产品，当指令在上述电子设备上运行时，使得该电子设备执行如第二方面及其任一实施方式所述的方法。

第六方面，提供了一种芯片系统，该芯片系统包括处理器，用于支持电子设备实现上述第二方面中所涉及的功能。在一种可能的设计中，该装置还包括接口电路，接口电路可用于从其它装置（例如存储器）接收信号，或者，向其它装置（例如通信接口）发送信号。该芯片系统可以包括芯片，还可以包括其他分立器件。

第二方面至第六方面的技术效果参照第一方面及其任一实施方式的技术效果，在此不再重复。

附图说明

图1为本申请实施例提供的一种电子设备的结构示意图；

图2为本申请实施例提供的一种电子设备为折叠屏的示意图；

图3为本申请实施例提供的一种显示控制电路的结构示意图；

图4为本申请实施例提供的另一种显示控制电路的结构示意图；

图5为本申请实施例提供的一种MIPI开关的结构示意图；

图6为本申请实施例提供的又一种显示控制电路的结构示意图；

图7为本申请实施例提供的一种显示控制电路和显示控制方法的示意图；

图8为本申请实施例提供的另一种显示控制电路和显示控制方法的示意图；

图9为本申请实施例提供的一种显示控制电路中各个信号时序的示意图；

图10为本申请实施例提供的一种实现第一TE信号和第二TE信号同步的示意图；

图11为本申请实施例提供的一种显示控制方法在软件架构中的具体实现的示意图；

图12为本申请实施例提供的另一种显示控制方法在软件架构中的具体实现的示意图；

图13为本申请实施例提供的又一种显示控制方法在软件架构中的具体实现的示意图；

图14为本申请实施例提供的再一种显示控制方法在软件架构中的具体实现的示意图；

图15为本申请实施例提供的一种芯片系统的结构示意图。

具体实施方式

首先对本申请涉及的一些概念进行描述。

本申请实施例涉及的术语“第一”、“第二”等仅用于区分同一类型特征的目的，不能理解为用于指示相对重要性、数量、顺序等。

本申请实施例涉及的术语“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

本申请实施例涉及的术语“耦合”、“连接”应做广义理解，例如，可以指物理上的直接连接，也可以指通过电子器件实现的间接连接，例如通过电阻、电感、电容或其他电子器件实现的连接。

本申请实施例提供了一种电子设备，该电子设备为具有多个显示屏（例如主屏和副屏）的电子设备（例如折叠屏手机）。电子设备可以是移动的，也可以是固定的。电子设备可以部署在陆地上（例如室内或室外、手持或车载等），也可以部署在水面上（例如轮船等），还可以部署在空中（例如飞机、气球和卫星等）。该电子设备可以称为用户设备（userequipment，UE）、接入终端、终端单元、用户单元（subscriber unit）、终端站、移动站（mobile station，MS）、移动台、终端代理或终端装置等。例如，该电子设备可以是手机、平板电脑、笔记本电脑、智能手环、智慧屏、智能手表、耳机、智能音箱、虚拟现实（virtualreality，VR）设备、增强现实（augmented reality，AR）设备、工业控制（industrialcontrol）中的终端、无人驾驶（self driving）中的终端、远程医疗（remote medical）中的终端、智能电网（smart grid）中的终端、运输安全（transportation safety）中的终端、智慧城市（smart city）中的终端、智慧家庭（smart home）中的终端等。本申请实施例对电子设备的具体类型和结构等不作限定。下面对电子设备的一种可能结构进行说明。

以电子设备为手机为例，图1示出了电子设备101的一种可能的结构。该电子设备101可以包括处理器210、外部存储器接口220、内部存储器221、通用串行总线（universalserial bus，USB）接口230、电源管理模块240、电池241、无线充电线圈242、天线1、天线2、移动通信模块250、无线通信模块260、音频模块270、扬声器270A、受话器270B、麦克风270C、耳机接口270D、传感器模块280、按键290、马达291、指示器292、摄像头293、显示屏294以及用户标识模块（subscriber identification module，SIM）卡接口295等。可选的，在某些实施方式中，还包括音频数字信号处理器（audio digital signal processor，ADSP）243。

可以理解的是，本申请实施例示意的结构并不构成对电子设备101的具体限定。在本申请另一些实施例中，电子设备101可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。

处理器210可以包括一个或多个处理单元，例如：处理器210可以为现场可编程门阵列（field programmable gate array，FPGA）、专用集成电路（application specificintegrated circuit，ASIC）、片上系统（system on chip，SoC）、中央处理单元（centralprocessing unit，CPU）、应用处理器（application processor，AP）、网络处理器（networkprocessor，NP）、数字信号处理器（digital signal processor，DSP）、微控制单元（microcontroller unit，MCU）、可编程逻辑器件（programmable logic device，PLD）、调制解调处理器、图形处理器（graphics processing unit，GPU）、图像信号处理器（image signalprocessor，ISP）、控制器、视频编解码器、基带处理器以及神经网络处理器（neural-network processing unit，NPU）等。其中，不同的处理单元可以是独立的器件，也可以集成在一个或多个处理器中。例如，处理器210可以是应用处理器AP。或者，上述处理器210可以集成在片上系统（system on chip，SoC）中。或者，上述处理器210可以集成在集成电路（integrated circuit，IC）芯片中。该处理器210可以包括IC芯片中的模拟前端（analogfront end，AFE）和微控制单元（micro-controller unit，MCU）。

处理器210通过执行内部存储器221中存储的程序、计算机指令来执行本申请实施例提供的显示控制方法。

处理器210中还可以设置存储器，用于存储计算机指令和数据。在一些实施例中，处理器210中的存储器为高速缓冲存储器。该存储器可以保存处理器210刚用过或循环使用的计算机指令或数据。如果处理器210需要再次使用该计算机指令或数据，可从所述存储器中直接调用。避免了重复存取，减少了处理器210的等待时间，因而提高了系统的效率。

在一些实施例中，处理器210可以包括一个或多个接口。接口可以包括集成电路（inter-integrated circuit，I2C）接口、集成电路内置音频（inter-integrated circuitsound，I2S）接口、脉冲编码调制（pulse code modulation，PCM）接口、通用异步收发传输器（universal asynchronous receiver/transmitter，UART）接口、移动产业处理器接口（mobile industry processor interface，MIPI）、通用输入输出（general-purposeinput/output，GPIO）接口、用户标识模块（subscriber identity module，SIM）接口和/或USB接口等。

ADSP 243可以与音频模块270和传感器模块280相耦合，ADSP 243可以用于对音频信号进行处理，还可以对传感器数据进行处理。在处理器处于休眠状态下，ADSP 243仍可以保持工作，从而降低电子设备的功耗。

可以理解的是，本申请实施例示意的各模块间的接口连接关系，只是示意性说明，并不构成对电子设备101的结构限定。在本申请另一些实施例中，电子设备101也可以采用上述实施例中不同的接口连接方式，或多种接口连接方式的组合。

电子设备101的无线通信功能可以通过天线1、天线2、移动通信模块250、无线通信模块260、调制解调处理器以及基带处理器等实现。

天线1和天线2用于发射和接收电磁波信号。电子设备101中的每个天线可用于覆盖单个或多个通信频带。不同的天线还可以复用，以提高天线的利用率。例如：可以将天线1复用为无线局域网的分集天线。在另外一些实施例中，天线可以和调谐开关结合使用。

移动通信模块250可以提供应用在电子设备101上的包括2G/3G/4G/5G等无线通信的解决方案。无线通信模块260可以提供应用在电子设备101上的包括无线局域网（wireless local area networks，WLAN）（如无线保真（wireless fidelity，Wi-Fi）网络）、蓝牙（bluetooth，BT）、全球导航卫星系统（global navigation satellite system，GNSS）、调频（frequency modulation，FM）、近距离无线通信技术（near field communication，NFC）、红外技术（infrared，IR）等无线通信的解决方案。在一些实施例中，电子设备101的天线1和移动通信模块250耦合，天线2和无线通信模块260耦合，使得电子设备101可以通过无线通信技术与网络以及其他设备通信。

外部存储器接口220可以用于连接外部存储卡，例如微闪迪（micro SanDisk，Micro SD）卡，实现扩展电子设备101的存储能力。外部存储卡通过外部存储器接口220与处理器210通信，实现数据存储功能。例如将音乐，视频等文件保存在外部存储卡中。

内部存储器221可以用于存储计算机可执行程序代码，所述可执行程序代码包括计算机指令。处理器210通过运行存储在内部存储器221的计算机指令，从而执行电子设备101的各种功能应用以及数据处理。此外，内部存储器221可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、通用闪存存储器（universal flash storage，UFS）等。

本申请实施例涉及的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器（read-onlymemory，ROM）、可编程只读存储器（programmable ROM，PROM）、可擦除可编程只读存储器（erasable PROM，EPROM）、电可擦除可编程只读存储器（electrically EPROM，EEPROM）或闪存。易失性存储器可以是随机存取存储器（random access memory，RAM），其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器（static RAM，SRAM）、动态随机存取存储器（dynamic RAM，DRAM）、同步动态随机存取存储器（synchronous DRAM，SDRAM）、双倍数据速率同步动态随机存取存储器（double data rateSDRAM，DDR SDRAM）、增强型同步动态随机存取存储器（enhanced SDRAM，ESDRAM）、同步连接动态随机存取存储器（synchlink DRAM，SLDRAM）和直接内存总线随机存取存储器（directrambus RAM，DR RAM）。应注意，本文描述的系统和方法的存储器旨在包括但不限于这些和任意其它适合类型的存储器。

电子设备101可以通过音频模块270、扬声器270A、受话器270B、麦克风270C、耳机接口270D以及应用处理器等实现音频功能。例如音乐播放，录音等。

音频模块270用于将数字音频信息转换成模拟音频信号输出，也用于将模拟音频输入转换为数字音频信号。在一些实施例中，音频模块270可以设置于处理器210中，或将音频模块270的部分功能模块设置于处理器210中。扬声器270A，也称“喇叭”，用于将音频电信号转换为声音信号。受话器270B，也称“听筒”，用于将音频电信号转换成声音信号。麦克风270C，也称“话筒”，“传声器”，用于将声音信号转换为电信号。电子设备101可以设置至少一个麦克风270C。耳机接口270D用于连接有线耳机。耳机接口270D可以是USB接口230，也可以是3.5mm的开放移动终端平台（open mobile terminal platform，OMTP）标准接口，美国蜂窝电信工业协会（cellular telecommunications industry association of the USA，CTIA）标准接口。

按键290包括开机键、音量键等。按键290可以是机械按键。也可以是触摸式按键。电子设备101可以接收按键输入，产生与电子设备101的用户设置以及功能控制有关的键信号输入。马达291可以产生振动提示。马达291可以用于来电振动提示，也可以用于触摸振动反馈。指示器292可以是指示灯，可以用于指示充电状态，电量变化，也可以用于指示消息、未接来电、通知等。SIM卡接口295用于连接SIM卡。SIM卡可以通过插入SIM卡接口295，或从SIM卡接口295拔出，实现和电子设备101的接触和分离。电子设备101可以支持1个或N个SIM卡接口，N为大于1的正整数。SIM卡接口295可以支持纳SIM（Nano SIM）卡、微SIM（MicroSIM）卡、SIM卡等。在一些实施例中，电子设备101采用嵌入式（embedded SIM，eSIM）卡，eSIM卡可以嵌在电子设备101中，不能和电子设备101分离。

电子设备101可以通过ISP、摄像头293、视频编解码器、GPU、显示屏294以及应用处理器等实现拍摄功能。ISP用于处理摄像头293反馈的数据。在一些实施例中，ISP可以设置在摄像头293中。摄像头293用于捕获静态图像或视频。在一些实施例中，电子设备101可以包括1个或N个摄像头293，N为大于1的正整数。

电子设备101可以通过GPU、显示屏294以及应用处理器等实现显示功能。GPU为图像处理的微处理器，连接显示屏294和应用处理器。GPU用于执行数学和几何计算，用于图形渲染。处理器210可包括一个或多个GPU，其执行计算机指令以生成或改变显示信息。

传感器模块280可以包括压力传感器、陀螺仪传感器、气压传感器、磁传感器、加速度传感器、距离传感器、接近光传感器、指纹传感器、温度传感器、触摸传感器、环境光传感器、角度传感器等。当显示屏294为折叠屏时，角度传感器可以检测显示屏294的折叠角度，折叠角度的范围为0-180度。

电池241可以包括一个或多个电池，从而为负载供电。

电源管理模块240用于从充电器接收充电输入。其中，充电器可以是无线充电器，例如无线充电底座、具有反向无线充电功能的其他电子设备101等。电源管理模块240可以通过电子设备的无线充电线圈242接收无线充电输入。充电器也可以是有线充电器，例如，电源管理模块240可以通过USB接口230接收有线充电器的充电输入。电源管理模块240也称为充电芯片。

其中，电源管理模块240为电池241充电的同时，还可以为电子设备供电。电源管理模块240接收电池241的输入，为处理器210、内部存储器221、外部存储器接口220、显示屏294、摄像头293和无线通信模块260等供电。电源管理模块240还可以用于监测电池241的容量、电压、电池循环次数、电池健康状态（漏电、阻抗）等参数。在其他一些实施例中，电源管理模块240也可以设置于处理器210中。

显示屏294用于显示图像，视频等。显示屏294包括显示面板。在一些实施方式中，电子设备101可以包括1个或多个显示屏294。特别地，如图2中所示，当电子设备为折叠屏手机时，显示屏294可以包括第一显示屏31（例如主屏）和第二显示屏32（例如副屏）。

显示屏294为处于命令（command）模式的显示屏，或者说，显示屏294的DDIC处于命令模式，或者说，显示屏294具有自刷新功能。即处理器210在将图像数据写入DDIC中的图形随机存储器（graphics random access memory，GRAM）之前，先向DDIC发送命令以指示：将要向GRAM写入图像数据，以及，待写入的图像数据的位置坐标。当处理器210不写入新的图像数据时，该显示屏的DDIC可以通过自刷新（自行从GRAM读取图像数据并刷新显示屏）来使得显示屏保持显示前一帧图像。

如图3所示，本申请实施例提供了一种显示控制电路，包括处理器210、第一DDIC41和第二DDIC 42。当第一显示屏31的分辨率或刷新率较低时，第一显示屏31可以由第一DDIC 41驱动，第二显示屏32可以由第二DDIC 42驱动。处理器210通过第一组DSI接口耦合至第一DDIC 41，通过第二组DSI接口耦合至第二DDIC 42，处理器210还通过第一撕裂效果（tearing effect，TE）接口（TE1）接收来自第一DDIC 41的第一TE信号，通过第二TE接口（TE2）接收来自第二DDIC 42的第二TE信号。

TE信号是处于命令（command）模式的DDIC向处理器反馈的周期性的帧同步信号，用于处理器与和DDIC之间同步显示屏的帧率和刷新率，防止处理器向GRAM中写入的图像数据与DDIC向显示屏刷新的图像数据不同步，从而出现屏幕显示的撕裂（tearing ）问题。在时间维度上，DDIC通常在向显示屏刷新完图像数据后，向处理器发送TE信号。处理器在完成一帧图像数据的绘制和合成之后，需要等到接收到TE信号后才向GRAM写入图像数据。因此，TE信号的发送周期决定了显示屏的刷新率。

DSI接口为MIPI协议中的一种用于处理器与显示模组之间的高速串行接口，全称为MIPI DSI接口。本申请中第一组DSI接口包括DSI0-CLK接口、DSI0-L0接口、DSI0-L1接口、DSI0-L2接口、DSI0-L3接口。第二组DSI接口包括DSI1-CLK接口、DSI1-L0接口、DSI1-L1接口、DSI1-L2接口、DSI1-L3接口。其中，DSI0-CLK接口和DSI1-CLK接口均用于发送时钟信号，其余接口用于发送图像数据，并且，上述各个DSI接口实际上包括发送差分信号的两个接口。

这样，处理器210可以通过第一组DSI接口向第一DDIC 41中的GRAM发送第一图像数据，并且通过第二组DSI接口向第二DDIC 42中的GRAM发送第二图像数据，由第一DDIC 41驱动第一显示屏31刷新来显示第一图像，由第二DDIC 42驱动第二显示屏32刷新来显示第二图像。即可以实现两个显示屏同时显示图像。但是，由于DSI接口的速率限制，无法再增加显示屏的分辨率或刷新率。

如图4所示，本申请实施例提供了另一种显示控制电路，还包括第三DDIC 43和MIPI开关44。当第一显示屏31的分辨率或刷新率较高时，第一显示屏31可以由第一DDIC 41和第二DDIC 42驱动，第一DDIC 41和第二DDIC 42分别负责刷新第一显示屏31不同显示区域的图像数据，以实现更高的分辨率或刷新率，例如，第一DDIC 41负责刷新第一显示屏31的第一显示区域（例如下半个显示区域）的图像数据，第二DDIC 42负责刷新第一显示屏31的第二显示区域（例如上半个显示区域）的图像数据。第二显示屏32可以由第三DDIC 43驱动，即第三DDIC 43负责刷新第二显示屏32的图像数据。第一DDIC 41和第二DDIC 42对垂直同步（vertical synchronization，VYNC）信号和水平同步（horizontal synchronization，HYNC）信号进行同步，从而同时刷新第一显示屏31。

处理器210的第一组DSI接口通过MIPI开关44分别耦合至第一DDIC 41和第三DDIC43，即处理器210的第一组DSI接口耦合至MIPI开关44的固定端，第一DDIC 41耦合至MIPI开关44的第一活动端，第三DDIC 43耦合至MIPI开关44的第二活动端。处理器210的第二组DSI接口耦合至第二DDIC 42。处理器210通过一个控制接口CTRL耦合至MIPI开关44的控制端，并通过控制接口CTRL向MIPI开关44输出控制信号，以控制MIPI开关44将第一组DSI接口与第一DDIC 41或第三DDIC 43导通。

处理器210还通过两个输入接口（TE1和TE2），分别接收来自第一DDIC 41的第一TE信号以及来自第三DDIC 42的第二TE信号。第一TE信号用于指示第一DDIC 41和第二DDIC42完成刷新图像数据，第二TE信号用于指示第三DDIC 43完成刷新图像数据。

如前文所述的，上述各个DSI接口实际上包括发送差分信号的两个接口，即每个DSI信号实际上包括两路差分信号。如图5所示，假设A表示处理器210，B表示第一DDIC 41，C表示第三DDIC 43，P表示一对差分信号中的正信号，N表示一对差分信号中的负信号。MIPI开关44针对每一路差分信号均包括联动的第一单刀双掷开关K1和第二单刀双掷开关K2。第一单刀双掷开关K1的固定端（用11表示）耦合至处理器210的一个DSI接口的正信号接口，第一单刀双掷开关K1的第一活动端（用12表示）耦合至第一DDIC 41的一个DSI接口的正信号接口，第一单刀双掷开关K1的第二活动端（用13表示）耦合至第三DDIC 43的一个DSI接口的正信号接口。第二单刀双掷开关K2的固定端（用21表示）耦合至处理器210的一个DSI接口的负信号接口，第二单刀双掷开关K2的第一活动端（用22表示）耦合至第一DDIC 41的一个DSI接口的负信号接口，第二单刀双掷开关K2的第二活动端（用23表示）耦合至第三DDIC 43的一个DSI接口的负信号接口。

第一单刀双掷开关K1与第二单刀双掷开关K2联动是指：当第一单刀双掷开关K1的固定端与第一单刀双掷开关K1的第一活动端导通时，第二单刀双掷开关K2的固定端也与第二单刀双掷开关K2的第一活动端导通。当第一单刀双掷开关K1的固定端与第一单刀双掷开关K1的第二活动端导通时，第二单刀双掷开关K2的固定端也与第二单刀双掷开关K2的第二活动端导通。

当需要刷新第一显示屏31时，响应于来自第一DDIC 41的第一TE信号，处理器210控制MIPI开关44将第一组DSI接口与第一DDIC 41导通，处理器210通过第一组DSI接口向第一DDIC 41中的GRAM发送第一图像数据，并且通过第二组DSI接口向第二DDIC 42中的GRAM发送第二图像数据，由第一DDIC 41和第二DDIC 42同时刷新第一显示屏31的不同显示区域，以实现对第一显示屏31的刷新。当需要刷新第二显示屏32时，响应于来自第三DDIC 43的第二TE信号，处理器210控制MIPI开关44将第一组DSI接口与第三DDIC 43导通，处理器210通过第一组DSI接口向第三DDIC 43中的GRAM发送图像数据，由第三DDIC 43刷新第二显示屏32，处理器210的第二组DSI接口不输出图像数据。该实施方式虽然可以实现显示屏更高的分辨率和刷新率，但是由于两个TE信号不同步，无法实现两个显示屏同时显示图像。

为此，如图6所示，本申请实施例提供了另一种显示控制电路、显示控制方法和电子设备，显示屏的DDIC处于命令（command）模式，使得处理器210不向显示屏发送图像数据时，显示屏的DDIC也可以通过自刷新前一帧的图像数据，使得显示屏保持显示前一帧的图像。第一DDIC 41、第二DDIC 42和第三DDIC 43对VYNC信号和HYNC信号进行同步，例如，第一DDIC 41不仅向第二DDIC 42发送VYNC信号和HYNC信号，还向第三DDIC 43发送VYNC信号和HYNC信号，使得第一DDIC 41、第二DDIC 42和第三DDIC 43能够同时刷新显示屏。并且，如图9所示，在第一DDIC 41向处理器210发送第一TE信号时，第三DDIC 43同时（或称同步）向处理器210发送第二TE信号，使得处理器210能够同时（或称同步）通过第一组DSI接口和第二组DSI接口发送图像数据。

下面结合图7-图9对上述显示控制方法进行说明。

如图7和图9所示，响应于第一周期的第二TE信号，处理器210停止通过第一组DSI接口向第三DDIC 43发送第三图像数据（S101）。此时，第三DDIC 43通过自刷新前一帧的第三图像数据，使得第二显示屏32保持显示前一帧的图像（S102）。同时，响应于第一周期的第一TE信号，处理器210通过控制端口CTRL控制MIPI开关44将处理器210的第一组DSI接口与第一DDIC 41导通（S103）。处理器210的第一组DSI接口和第二组DSI接口均发送用于在第一显示屏31上显示的图像数据（S104）。例如，处理器210通过第一组DSI接口向第一DDIC 41发送第一图像数据，处理器210通过第二组DSI接口向第二DDIC 42发送第二图像数据。第一DDIC 41和第二DDIC 42同时刷新第一显示屏31不同区域（S105）。例如第一DDIC 41采用第一图像数据刷新第一显示屏31的第一显示区域（例如下半个显示区域），第二DDIC 42采用第二图像数据刷新第一显示屏31的第二显示区域（例如上半个显示区域）。

需要说明的是，本申请实施例涉及的第一图像数据和第二图像数据为在第一显示屏31中不同显示区域刷新的图像数据，即第一图像数据和第二图像数据可以来自于一帧第一图像。例如第一图像数据用于刷新第一显示屏31的第一显示区域（例如下半个显示区域），第二图像数据用于刷新第一显示屏31的第二显示区域（例如上半个显示区域）。第三图像数据为在第二显示屏32中刷新的图像数据。第三图像数据来自于一帧第二图像，第二图像可以与第一图像相同或不同。第二图像可以为对第一图像进行缩放、裁剪之后的图像，因此，第三图像数据可以为对第一图像数据和第二图像数据进行合并、缩放、裁剪之后的图像数据。

如图8和图9所示，响应于第二周期的第一TE信号，处理器210停止通过第一组DSI接口向第一DDIC 41发送第一图像数据，停止通过第二组DSI接口向第二DDIC 42发送第二图像数据（S201）。此时，第一DDIC 41通过自刷新前一帧的第一图像数据，第二DDIC 42通过自刷新前一帧的第二图像数据，使得第一显示屏31保持显示前一帧的图像（S202）。响应于第二周期的第二TE信号，处理器210控制MIPI开关将处理器210的第一组DSI接口与第三DDIC 43导通（S203）。处理器210通过第一组DSI接口发送用于在第二显示屏32上显示的图像数据（S204）。例如，处理器210通过第一组DSI接口向第三DDIC 43发送第三图像数据。第三DDIC 43采用第三图像数据刷新第二显示屏32（S205）。

上述第一周期和第二周期指TE信号的重复循环的相邻两个发送周期，即第一周期、第二周期、第一周期、第二周期，以此类推。通过重复上述第一周期和第二周期的过程，即可以实现第一显示屏31和第二显示屏32交替刷新和保持。

从中可以看出，显示屏的刷新周期为TE信号的发送周期的两倍，或者说，显示屏的刷新率为TE信号的发送频率的二分之一。假设TE信号的发送频率为120Hz，则显示屏的刷新率为60Hz。也就是说，只要TE信号的发送频率足够高，显示屏的刷新率也会很高，两个显示屏即可以实现同时显示图像，并且不会出现的频闪。

显示屏在刷新一帧图像时是逐行刷新的，显示屏的垂直方向的行数（或称垂直方向分辨率）决定了完成一帧图像的逐行刷新所需的时长。而第一DDIC 41与第三DDIC 43负责刷新的行数可能相同或不同。如图10所示，当第一DDIC 41与第三DDIC 43负责刷新的行数不同时，第一显示屏31和第二显示屏32完成一帧图像的逐行刷新所需的时长也会不同。在第一DDIC 41向第三DDIC 43发送VSYNC信号的前提下，为了使第一DDIC 41和第三DDIC43同时完成一帧图像的逐行刷新，并且同时向处理器210发送TE信号（即前文所述的第一TE信号和第二TE信号），需要配置第一DDIC 41和第三DDIC 43的垂直前沿（vertical frontporch，VFP）和垂直后沿（vertical back porch，VBP ），其中，VFP指一帧的图像数据与下一帧的VSYNC信号之间的刷新行数，VBP 指一帧的VSYNC信图像数据之间的刷新行数。配置第一DDIC 41的第一VFP（VFP1）和第一VBP（VBP1），配置第三DDIC 43的第二VFP（VFP2）和第二VBP（VBP2），使得VFP1+V1+VBP1=VFP2+V2+VBP2。其中，V1为第一图像数据的刷新行数，V2为第三图像数据的刷新行数，VFP1为一帧第一图像数据与下一帧垂直同步信号之间的刷新行数，VBP1为一帧的垂直同步信号与同一帧的第一图像数据之间的刷新行数，VFP2为一帧的第三图像数据与下一帧的VSYNC信号之间的刷新行数，VBP2 为一帧的VSYNC信号与同一帧的第三图像数据之间的刷新行数。

另外，从软件架构来看，处理器210运行的程序可以基于操作系统，例如安卓（Android）操作系统®、苹果（iOS）操作系统®、视窗（Windows）操作系统®等。

如图11-图14所示，以处理器210运行的程序基于安卓操作系统®为例，处理器210运行的程序按照功能进行分层，可以包括内核层、硬件抽象层（hardware abstractionlayer，HAL）、应用程序层。

内核层包括操作系统（operation system，OS）内核（kernel）以及用于驱动硬件资源的硬件驱动，例如显示屏驱动等。操作系统内核用于管理系统的进程、内存、驱动程序、文件系统和网络系统等。显示屏驱动用于驱动前文所述的控制接口CTRL、两组DSI接口以及两个TE接口。HAL提供了一套设备函数接口规范，用于实现虚拟硬件平台以将硬件抽象化，隐藏了硬件接口细节，使得代码具有硬件无关性，并可在多种平台上进行移植。例如，HAL包括绘制渲染服务（SurfaceFlinger）。其中，绘制渲染服务（SurfaceFlinger）用于周期性对图像数据进行渲染绘制等。

应用程序层可以包括第一APP和第二APP，第一APP和第二APP可以为需要显示图像的APP，例如像册APP、视频APP等。

图11和图12是第一显示屏31和第二显示屏32同时显示相同图像（假设来自第一APP）的软件流程，例如用摄像APP拍照时第一显示屏31和第二显示屏32同时显示用于摄像预览的相同图像。

如图11所示，当要向第一显示屏31刷新图像数据时，绘制渲染服务（SurfaceFlinger）配置第一参数，该第一参数包括DSI接口的传输速率、第一显示屏的分辨率、第一开关指示信息，其中，第一开关指示信息指示MIPI开关44将第一组DSI接口与第一DDIC 41导通。绘制渲染服务（SurfaceFlinger）对第一APP的第一图像数据和第二图像数据进行渲染绘制后，向显示屏驱动发送第一参数、第一图像数据和第二图像数据。显示屏驱动根据第一开关指示信息驱动控制接口CTRL，控制MIPI开关44将第一组DSI接口与第一DDIC41导通。显示屏驱动根据DSI接口的传输速率配置第一组DSI接口和第二组DSI接口的传输速率。显示屏驱动等待从第一TE接口TE1接收第一TE信号，在接收到第一周期的第一TE信号后，根据第一显示屏的分辨率驱动第一组DSI接口向第一DDIC 41发送第一图像数据，驱动第二组DSI接口向第二DDIC 42发送第二图像数据，例如通过第一组DSI接口发送下半个显示区域的图像数据，通过第二组DSI接口发送上半个显示区域的图像数据。显示屏驱动继续等待从第一TE接口TE1接收第一TE信号，接收到第二周期的第一TE信号后，停止发送第一图像数据和第二图像数据，开始刷新第二显示屏32。

如图12所示，当要向第二显示屏32刷新图像数据时，绘制渲染服务（SurfaceFlinger）配置第二参数，该第二参数包括DSI接口的传输速率、第二显示屏的分辨率、第二开关指示信息，其中，第二开关指示信息指示MIPI开关44将第一组DSI接口与第三DDIC 43导通。绘制渲染服务（SurfaceFlinger）对第三图像数据进行渲染绘制后，向显示屏驱动发送第二参数和第三图像数据，第三图像数据为对第一图像数据和第二图像数据进行合并、缩放和裁剪后的图像数据。显示屏驱动根据第二开关指示信息驱动控制接口CTRL，控制MIPI开关44将第一组DSI接口与第三DDIC 43导通。显示屏驱动根据DSI接口的传输速率配置第一组DSI接口的传输速率。显示屏驱动等待从第二TE接口TE2接收第二TE信号，在接收到第二周期的第二TE信号后，根据第二显示屏的分辨率驱动第一组DSI接口向第三DDIC发送第三图像数据。显示屏驱动继续等待从第二TE接口TE2接收第二TE信号，接收到下一个第一周期的第二TE信号后，停止发送第三图像数据，重新开始上述刷新第一显示屏31的过程。

图13和图14是第一显示屏31和第二显示屏32同时显示不同图像（第一应用的图像和第二应用的图像）的软件流程，例如第一显示屏31显示游戏APP的图像，第二显示屏32显示聊天APP的图像。

如图13所示，当要在第一显示屏31刷新第一APP的图像数据时，绘制渲染服务（SurfaceFlinger）配置第一参数，该第一参数包括DSI接口的传输速率、第一显示屏的分辨率、第一开关指示信息，其中，第一开关指示信息指示MIPI开关44将第一组DSI接口与第一DDIC 41导通。绘制渲染服务（SurfaceFlinger）对第一APP的图像数据进行渲染绘制后，向显示屏驱动发送第一参数和第一APP的图像数据。显示屏驱动根据第一开关指示信息驱动控制接口CTRL，控制MIPI开关44将第一组DSI接口与第一DDIC 41导通。显示屏驱动根据DSI接口的传输速率配置第一组DSI接口和第二组DSI接口的传输速率，并且，根据第一显示屏的分辨率驱动第一组DSI接口和第二组DSI接口发送图像数据，例如通过第一组DSI接口发送下半个显示区域的图像数据，通过第二组DSI接口发送上半个显示区域的图像数据。显示屏驱动等待从第一TE接口TE1接收第一TE信号，接收到第一TE信号后，开始刷新第二显示屏32。

如图14所示，当要在第二显示屏32刷新第二APP的图像数据时，绘制渲染服务（SurfaceFlinger）配置第二参数，该第二参数包括DSI接口的传输速率、第二显示屏的分辨率、第二开关指示信息，其中，第二开关指示信息指示MIPI开关44将第一组DSI接口与第三DDIC 43导通。绘制渲染服务（SurfaceFlinger）对第二APP的图像数据进行渲染绘制后，向显示屏驱动发送第二参数和第二APP的图像数据。显示屏驱动根据第二开关指示信息驱动控制接口CTRL，控制MIPI开关44将第一组DSI接口与第三DDIC 43导通。显示屏驱动根据DSI接口的传输速率配置第一组DSI接口的传输速率，并且，根据第二显示屏的分辨率驱动第一组DSI接口发送图像数据。显示屏驱动等待从第二TE接口接收第二TE信号，接收到第二TE信号后，重新开始上述刷新第一显示屏31的过程。

本申请实施例提供的显示控制电路、显示控制方法和电子设备，在第一周期，响应于来自第一DDIC的第一TE信号，处理器控制MIPI开关将第一组DSI接口与第一DDIC导通，通过第一组DSI接口向第一DDIC发送第一图像数据，通过第二组DSI接口向第二DDIC发送第二图像数据，由第一DDIC和第二DDIC刷新第一显示屏。由于第二显示屏为具有自刷新功能的显示屏，第三DDIC可以通过自刷新前一帧的第三图像数据，使得第二显示屏保持显示前一帧的图像。在第二周期，响应于来自第三DDIC的与第一TE信号同步的第二TE信号，处理器控制MIPI开关将第一组DSI接口与第三DDIC导通，并通过第一组DSI接口向第三DDIC发送第三图像数据。由于第一显示屏为具有自刷新功能的显示屏，第一DDIC 通过自刷新前一帧的第一图像数据，第二DDIC 通过自刷新前一帧的第二图像数据，使得第一显示屏31保持显示前一帧的图像。即显示屏的刷新率为TE信号的发送频率的二分之一，只要TE信号的发送频率足够高，显示屏的刷新率也会很高，两个显示屏即可以实现同时显示图像。

如图15所示，本申请实施例还提供一种芯片系统。该芯片系统150包括至少一个处理器1501和至少一个接口电路1502。至少一个处理器1501和至少一个接口电路1502可通过线路互联。处理器1501用于支持电子设备实现上述方法实施例中的各个步骤，例如图7和图8所示的方法，至少一个接口电路1502可用于从其它装置（例如存储器）接收信号，或者，向其它装置（例如通信接口）发送信号。该芯片系统可以包括芯片，还可以包括其他分立器件。

本申请实施例还提供一种计算机可读存储介质，该计算机可读存储介质包括指令，当指令在上述电子设备上运行时，使得该电子设备执行上述方法实施例中的各个步骤，例如执行图7和图8所示的方法。

本申请实施例还提供一种包括指令的计算机程序产品，当指令在上述电子设备上运行时，使得该电子设备执行上述方法实施例中的各个步骤，例如执行图7和图8所示的方法。

关于芯片系统、计算机可读存储介质、计算机程序产品的技术效果参照前面方法实施例的技术效果。

应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的模块及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个设备，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，设备或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个设备，或者也可以分布到多个设备上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能模块可以集成在一个设备中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个设备中。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件程序实现时，可以全部或部分地以计算机程序产品的形式来实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或者数据中心通过有线（例如同轴电缆、光纤、数字用户线（digital subscriber line，DSL））或无线（例如红外、无线、微波等）方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可以用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质（例如，软盘、硬盘、磁带），光介质（例如，DVD）、或者半导体介质（例如固态硬盘（solid state disk，SSD））等。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种显示控制电路，其特征在于，用于驱动具有自刷新功能的显示屏，所述电路包括：处理器、第一显示驱动芯片DDIC、第二DDIC、第三DDIC和移动产业处理器接口MIPI开关，所述第一DDIC和所述第二DDIC用于刷新第一显示屏的不同显示区域，所述第三DDIC用于刷新第二显示屏；

所述处理器的第一组显示屏串行接口DSI接口通过所述MIPI开关分别耦合至所述第一DDIC和所述第三DDIC，所述处理器的第二组DSI接口耦合至所述第二DDIC；

所述第一DDIC、所述第二DDIC和所述第三DDIC用于对垂直同步信号和水平同步信号进行同步，所述第一DDIC用于向所述处理器发送周期性的第一撕裂效果TE信号；所述第三DDIC用于在所述第一DDIC发送所述第一TE信号时，同步向所述处理器发送第二TE信号；所述第一TE信号用于指示所述第一DDIC和所述第二DDIC完成刷新图像数据，所述第二TE信号用于指示所述第三DDIC完成刷新图像数据；

所述处理器用于：

响应于第一周期的所述第一TE信号，控制所述MIPI开关将所述第一组DSI接口与所述第一DDIC导通，并且，通过所述第一组DSI接口向所述第一DDIC发送第一图像数据，通过所述第二组DSI接口向所述第二DDIC发送第二图像数据；

响应于第二周期的所述第二TE信号，控制所述MIPI开关将所述第一组DSI接口与所述第三DDIC导通，并通过所述第一组DSI接口向所述第三DDIC发送第三图像数据。

2.根据权利要求1所述的显示控制电路，其特征在于，第一垂直后沿VBP+第一垂直前沿VFP+V1=第二VBP+第二VFP+V2，所述第一VFP为一帧的第一图像数据与下一帧的垂直同步信号之间的刷新行数，所述第一VBP 为一帧垂直同步信号与同一帧的第一图像数据之间的刷新行数；所述第二VFP为一帧的第三图像数据与下一帧的垂直同步信号之间的刷新行数，所述第二VBP 为一帧的垂直同步信号与同一帧的第三图像数据之间的刷新行数；V1为所述第一图像数据的刷新行数，V2为所述第三图像数据的刷新行数。

3.根据权利要求1或2所述的显示控制电路，其特征在于，所述处理器还用于：

响应于所述第二周期的所述第一TE信号，停止通过所述第一组DSI接口向所述第一DDIC发送第一图像数据，停止通过所述第二组DSI接口向所述第二DDIC发送所述第二图像数据。

4.根据权利要求1或2所述的显示控制电路，其特征在于，所述处理器还用于：

响应于所述第一周期的所述第二TE信号，停止通过所述第一组DSI接口向所述第三DDIC发送第三图像数据。

5.根据权利要求1或2所述的显示控制电路，其特征在于，所述第三图像数据为对所述第一图像数据和所述第二图像数据进行合并、缩放和裁剪后的图像数据。

6.一种显示控制方法，其特征在于，应用于如权利要求1-5任一项所述的显示控制电路，所述方法包括：

响应于第一周期的第一撕裂效果TE信号，控制移动产业处理器接口MIPI开关将第一组显示屏串行接口DSI接口与第一显示驱动芯片DDIC导通，并且，通过所述第一组DSI接口向所述第一DDIC发送第一图像数据，通过第二组DSI接口向第二DDIC发送第二图像数据；

响应于第二周期的第二TE信号，控制所述MIPI开关将所述第一组DSI接口与第三DDIC导通，并通过所述第一组DSI接口向所述第三DDIC发送第三图像数据。

7.根据权利要求6所述的方法，其特征在于，第一垂直后沿VBP+第一垂直前沿VFP+V1=第二VBP+第二VFP+V2，所述第一VFP为一帧的第一图像数据与下一帧的垂直同步信号之间的刷新行数，所述第一VBP 为一帧垂直同步信号与同一帧的第一图像数据之间的刷新行数；所述第二VFP为一帧的第三图像数据与下一帧的垂直同步信号之间的刷新行数，所述第二VBP 为一帧的垂直同步信号与同一帧的第三图像数据之间的刷新行数；V1为所述第一图像数据的刷新行数，V2为所述第三图像数据的刷新行数。

8.根据权利要求6或7所述的方法，其特征在于，还包括：

响应于所述第二周期的所述第一TE信号，停止通过所述第一组DSI接口向所述第一DDIC发送第一图像数据，停止通过所述第二组DSI接口向所述第二DDIC发送所述第二图像数据。

9.根据权利要求6或7所述的方法，其特征在于，还包括：

响应于所述第一周期的所述第二TE信号，停止通过所述第一组DSI接口向所述第三DDIC发送第三图像数据。

10.根据权利要求6或7所述的方法，其特征在于，所述第三图像数据为对所述第一图像数据和所述第二图像数据进行合并、缩放和裁剪后的图像数据。

11.一种电子设备，其特征在于，包括如权利要求1-5任一项所述显示控制电路、第一显示屏和第二显示屏，所述第一显示屏和所述第二显示屏为具有自刷新功能的显示屏，所述显示控制电路用于驱动所述第一显示屏和所述第二显示屏同时显示图像。

12.一种计算机可读存储介质，其特征在于，包括指令，当所述指令在电子设备上执行时，使得所述电子设备执行如权利要求6-10任一项所述的方法。