CN117155132A - 初级侧受控反激转换器中连续导通模式的同步整流方案 - Google Patents

初级侧受控反激转换器中连续导通模式的同步整流方案 Download PDF

Info

Publication number
CN117155132A
CN117155132A CN202310626961.2A CN202310626961A CN117155132A CN 117155132 A CN117155132 A CN 117155132A CN 202310626961 A CN202310626961 A CN 202310626961A CN 117155132 A CN117155132 A CN 117155132A
Authority
CN
China
Prior art keywords
coupled
fet
ccm
voltage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310626961.2A
Other languages
English (en)
Inventor
A·坎梅斯拉
P·比斯瓦尔
H·莱
S·比鲁希普拉姆穆鲁格桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN117155132A publication Critical patent/CN117155132A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

提供了一种初级侧受控反激转换器，以在连续导通模式(CCM)中操作时消除初级侧上的功率开关(PS)与次级侧上的同步整流器(SR)之间的交叉导通。通常，转换器包括变压器，该变压器具有通过PS耦合到经整流的AC输入的初级，以及通过SR耦合到DC输出的次级，SR具有耦合到次级绕组的漏极。反激控制器包括可操作用于控制PS的占空比的初级控制器，以及可操作用于当PS在CCM中接通时关断SR的次级控制器。次级控制器包括CCM过零检测器比较器，其具有通过电容器耦合到SR的漏极的第一输入端，并且可操作用于当PS在CCM期间接通时检测漏极电压的急剧变化，并且输出信号以关断SR。

Description

初级侧受控反激转换器中连续导通模式的同步整流方案
技术领域
本公开总体上涉及开关模式电源或转换器，更具体而言，涉及初级侧受控反激转换器以及操作该反激转换器以避免在连续导通模式操作中初级开关与次级开关之间的交叉导通的电路和方法。
背景技术
开关模式电源(SMPS)或转换器用于将来自交流(AC)电源的电力转换为指定电压电平的直流(DC)。一种广泛用于便携式消费、工业和医疗应用的SMPS是初级侧受控(PSC)反激转换器。参考图1，PSC反激转换器100通常包括变压器102，变压器102具有通过电磁干扰滤波(EMI)滤波器104和整流电路(例如，桥式整流器106)以及一个或多个输入滤波电容器108电耦合到AC输入的初级侧，以及通过一个或多个输出电容器110耦合到DC输出的次级侧。在变压器102的初级侧，反激控制器112控制有源整流元件或功率开关(PS)(例如，PS场效应晶体管(PS_FET 114))以响应于通过电隔离电路116从次级侧接收的反馈(FB)信号而接通或关断到初级侧的功率。在次级侧上，同步整流器(SR)控制器118感测次级侧上的电压，并且响应于感测到的电压峰值、负电压和过零点而接通和关断同步整流器(SR)，例如SR场效应晶体管(SR_FET 120)。
在PSC反激转换器100的操作中，在PS_FET 114接通或闭合，并且SR_FET 120关断或打开的时间期间，PSC反激转换器被称为在反激模式中操作，并且磁场在变压器102中建立，同时初级侧上的电流线性增加。当PS_FET 114关断或打开，并且SR_FET 120接通或闭合时，PSC反激转换器100将功率传输到次级侧，并且磁场开始崩溃，同时次级侧电流稳定地但是随着功率被提供给所连接的输出电容器110而逐渐减小，直到达到在次级侧中基本上为零电流的点。
通常，PSC反激转换器100可以在两种模式中的一种模式中操作，这取决于从DC输出汲取的功率和PS_FET 114的所得接通-关断周期。如果PS_FET 114在变压器102完全放电之前从关断切换到接通，则变压器的初级侧中的电流不以零电流开始。这种操作模式被称为连续导通模式(CCM)。或者，如果PS_FET 114的关断时间持续足够长以使变压器102的初级侧完全放电，则当PS_FET 114从关断切换到接通时，初级侧电流从零电流开始。这种操作模式被称为断续导通模式(DCM)。
在CCM中操作的前几代PSC反激转换器100的一个问题是，当PS_FET和SR_FET两者都接通时，PS_FET 114和SR_FET 120之间可能发生交叉导通，导致PSC反激转换器的效率降低，以及SR_FET中具有高负电流的危险，从而在SR_FET关断时引起巨大的电压尖峰，这可能最终降低SR_FET的寿命或甚至可能损坏SR_FET。
图2A是示出在连续导通模式(CCM)中操作的图1的PSC反激转换器100中通过PS_FET 114的初级电流202和PS_FET的漏极上的初级电压204的波形的曲线图。图2B示出了在PS_FET 114的相同时间或相同数量的周期期间通过SR_FET 120的次级电流206和SR_FET的漏极上的次级电压208的波形。图2C是示出在CCM操作期间PSC反激转换器100的PS_FET 114和SR_FET 120的接通和关断操作的时序图。
参考图2A到2C，可以看出，在时间t3到t4期间，如果次级侧的检测花费更长时间来关断SR_FET，则PS_FET 114(由线210表示)和SR_FET 120(由线212表示)都可以导致PS_FET和SR_FET之间的交叉导通。在细长SR_FET保持接通的情况下，次级电流206斜率的快速变化可能导致高负次级电流(206)，从而导致PSC反激转换器的效率降低以及损坏SR_FET的可靠性风险。
因此，需要一种PSC反激转换器及其操作方法，其使在CCM操作期间初级开关与次级开关之间的交叉导通减到最小或基本上消除，从而提高转换器的效率。
发明内容
提供了一种初级侧受控(PSC)反激转换器及其操作方法，以当在连续导通模式(CCM)中操作时使初级侧上的功率开关(PS)与次级侧上的同步整流器(SR)之间的交叉导通减到最小或基本上消除。PSC反激转换器包括变压器和反激控制器。变压器具有通过功率开关(PS)耦合到经整流的AC输入的初级绕组，以及通过同步整流器场效应晶体管(SR_FET)耦合到DC输出的次级绕组，SR_FET具有耦合到次级绕组的漏极和耦合到DC输出的源极。反激控制器可以实施为集成电路(IC)并且包括初级侧控制器和次级侧控制器，所述初级侧控制器可操作用于基于提供到DC输出的功率而控制PS的占空比，所述次级侧控制器可操作用于当PS在连续导通模式(CCM)中接通时关断SR_FET。次级侧控制器包括CCM过零检测器(ZCD)比较器，其具有通过电容器耦合到SR_FET的漏极以接收第一电压的第一输入端，以及经耦合以接收第二电压的第二输入端，所述CCM ZCD比较器可操作用于当在CCM期间PS接通引起次级电流的突然变化时检测SR_FET的漏极上的电压的急剧变化，并且输出信号以关断SR_FET。
在一个实施例中，CCM ZCD比较器的第一输入端是非反相输入端，第二输入端是反相输入端，并且第二电压是参考电压。
在另一实施例中，CCM ZCD比较器的第一输入端是非反相输入端，第二输入端是反相输入端，并且第二输入端通过分压器耦合到SR_FET的漏极，所述分压器包括外部电阻器(Rext)和反激控制器的IC内部的内部电阻器(Rint)。该电阻路径与通过电容器的路径相比的较慢响应时间使得CCM ZCD比较器能够检测SR_FET的漏极上的电压的急剧变化。
下面参考附图详细描述本发明的实施例的其他特征和优点，以及本发明的各种实施例的结构和操作。应注意，本发明不限于本文所述的具体实施例。这些实施例在本文中仅出于说明性目的而呈现。基于本文包含的教导，附加实施例对于相关领域的技术人员而言将是显而易见的。
附图说明
现在将参考所附示意图仅通过示例的方式描述本发明的实施例，在附图中对应的附图标记指示对应的部分。此外，并入本文并形成说明书的一部分的附图示出了本发明的实施例，并且与说明书一起进一步用于解释本发明的原理并使相关领域的技术人员能够实施和使用本发明。
图1是示出常规初级侧受控(PSC)反激转换器的简化示意性框图；
图2A是示出在连续导通模式(CCM)中操作的图1的PSC反激转换器中通过初级场效应晶体管(FET)的电流和初级FET的漏极上的电压的波形的曲线图；
图2B是示出在CCM中操作的图1的PSC反激转换器中通过次级FET的电流和次级FET的漏极上的电压的波形的曲线图；
图2C是示出在CCM中操作的图1的PSC反激转换器的初级FET和次级FET的接通和关断操作的时序图；
图3是示出包括具有集成的初级侧控制器和次级侧控制器的反激控制器的PSC反激转换器的实施例的示意性框图；
图4是示出具有反激控制器的PSC反激转换器的实施例的示意性框图，所述反激控制器包括集成次级侧控制器，所述集成次级侧控制器具有可操作以关断PSC反激转换器中的同步整流器FET(SR_FET)以当在CCM中操作时使交叉导通减到最小或基本上消除的电路；
图5A是示出当PSC反激转换器在CCM中操作时图4的电路中的SR_FET的漏极上的电压的波形的曲线图；
图5B是示出进入到图4的电路中的过零检测器(ZCD)比较器的快速路径输入端和慢速路径输入端的电压的波形的曲线图，以及从比较器输出到缓冲器的CCM_ZCD信号和从缓冲器输出的驱动信号(GDRV_PD)的时序图；
图6是示出当在CCM中操作时关断PSC反激转换器中的SR_FET以使交叉导通减到最小或基本上消除的电路的另一实施例的示意性框图；
图7A是示出当PSC反激转换器在CCM中操作时图6的电路中的SR_FET的漏极上的电压的波形的曲线图；
图7B是示出图6的电路中的SR_FET的漏极上的电压波形的曲线图以及CCM_ZCD信号和GDRV_PD信号的时序图；以及
图8是示出用于操作包括图4或图6的电路的PSC反激转换器以当在CCM中操作时使交叉导通减到最小或基本上消除的方法的实施例的流程图。
具体实施方式
公开了一种初级侧受控(PSC)反激转换器及其操作方法，所述初级侧受控(PSC)反激转换器包括具有集成的初级侧控制器和次级侧控制器的反激控制器，所述反激转换器及其操作方法用于在宽范围的负载和功率输送应用上提高效率和可靠性。本公开的系统和方法在具有范围从5W到100W的宽输出功率应用和从3.3V到21.5V的输出电压的通用串行总线功率输送(USB-PD)应用中特别有用。
现在将参考图3描述根据本公开的包括具有集成的初级侧控制器和次级侧控制器的反激控制器的PSC反激转换器的实施例。图3是PSC反激转换器300的示意性框图，所述PSC反激转换器300包括具有初级侧控制器302a和次级侧控制器302b的反激控制器302。
参考图3，PSC反激转换器300通常包括变压器304，变压器304在初级侧306上具有电连接或耦合到AC输入的初级绕组(NP)，并且在次级侧308上具有耦合到DC输出的次级绕组(NS)。
在初级侧306上，诸如桥式整流器310的整流电路以及耦合到变压器304的第一端子304a的一个或多个输入滤波器312对AC输入电压进行整流并向变压器304的初级绕组供应输入功率。输入滤波器可以包括第一输入滤波器312和缓冲器314，第一输入滤波器312具有耦合到整流器310的输出或跨整流器310的输出的电容器(C1)，缓冲器314包括并联耦合在变压器304的第一端子304a与二极管或整流器(D1)的阴极之间的电阻器或电阻元件(R1)和电容器(C2)，二极管或整流器(D1)具有耦合到变压器的第二端子304b的阳极。通常，如在所示的实施例中，PSC反激转换器300还包括功率开关(PS 316)，例如初级场效应晶体管(PR_FET)，其具有耦合到变压器304的第二端子304b的第一或漏极节点、耦合到初级侧控制器302a的第二或栅极节点、以及耦合到初级侧控制器并且通过电流感测元件(例如，电阻元件(RCS))耦合到地以感测当PS 316闭合或接通时流过初级绕组的初级侧电流(I_primary)的第三或源极节点。通常，如在所示的实施例中，初级侧控制器302a还通过电阻元件(Rin)耦合到变压器304的第一端子304a，以接收与经整流的AC输入电压相等或成比例的电压或信号。
在次级侧308上，PSC反激转换器300包括耦合在变压器304的第四端子304d与DC输出的接地端子之间的同步整流器(SR 318)，例如同步整流器场效应晶体管(SR_FET)。SR318的第一或漏极节点耦合到变压器304的第四端子304d，并且通过外部电阻器(Rext)和外部电容器(Cext)耦合到次级侧控制器302b上的SR感测引脚(SR_SNS)和SR电容引脚(SR_CAP)；第二或栅极节点耦合到次级侧控制器上的SR栅极驱动引脚(SR_GDRV)以驱动或控制SR；并且第三或源极节点耦合到DC输出的接地端子。Cext可以具有例如约10皮法的电容。
PSC反激转换器300还包括在次级侧308上的滤波器或输出电容器320，其耦合在变压器304的第三端子304c和接地端子之间，以向输出接口或连接器322提供DC输出电压。尽管未示出，但是输出连接器322通常还通过多个连通通道耦合到反激控制器302，以支持各种充电协议。适当的输出连接器322可以包括与标准和专有充电协议兼容并支持标准和专有充电协议的那些连接器，所述标准和专有充电协议包括具有可编程电源(PPS)的通用串行总线电力输送USB PD2.0和USB PD3、例如，连接器可以包括通用串行总线C型(USB-C)兼容连接器，其中PSC反激转换器300与USB协议兼容，以在从约0至约5000毫安(mA)的电流下提供约3.3VDC至约21.5VDC的DC输出电压。
在一些实施例中，PSC反激转换器300还包括隔离电路或屏障，通过所述隔离电路或屏障将信号从次级侧控制器302b提供到初级侧控制器302a。参考图3，在所示的实施例中，隔离电路包括发光元件(例如，发光二极管(LED)324)和光敏元件(例如，光敏或光电晶体管326)。LED 324具有耦合到次级侧控制器302b上的误差放大器输出引脚(EA_OUT)的阴极，以及通过包括第一电阻元件(R3)和第二电阻元件(R4)的分压器耦合到变压器304的第三端子304c的阳极。光电晶体管326可以包括双极NPN晶体管，并且通过反馈输入引脚(FB_INPUT)耦合到初级侧控制器302a。
根据本公开，PSC反激转换器包括具有集成次级侧控制器的反激控制器，所述集成次级侧控制器具有可操作用于当在CCM中操作时关断次级侧中的SR以使交叉导通减到最小或基本上消除的电路。图4是示出具有反激控制器402的一个此类PSC反激转换器400的实施例的示意性框图，反激控制器402包括具有这种电路的集成次级侧控制器404。参考图4，PSC反激转换器400在次级侧406上包括耦合在变压器410和DC输出的接地端子之间的同步整流器(SR 408)，例如同步整流器场效应晶体管(SR_FET)，以及滤波器或输出电容器412。SR408包括耦合到变压器410的第一端子并且通过外部电阻器(Rext)和外部电容器(Cext)耦合到次级侧控制器404上的SR感测引脚(SR_SNS)和SR电容引脚(SR_CAP)的第一或漏极节点；耦合到次级侧控制器上的SR栅极驱动引脚(SR_GDRV)以驱动或控制SR的第二或栅极节点；以及耦合到DC输出的接地端子的第三或源极节点。
集成次级侧控制器404包括通过缓冲器416耦合到SR 408的栅极驱动电路或栅极驱动器418的第一或(CCM)过零检测器(ZCD)比较器414。CCM ZCD比较器414的第一、正或非反相输入端耦合到SR_CAP，并使用包括背对背二极管420的箝位电路在内部箝位到+/-0.7V的电压。CCM ZCD比较器414的第二、负或反相输入端通过由外部电阻器(Rext)和内部电阻器(Rint)形成的分压器耦合到SR_SNS，所述内部电阻器(Rint)耦合到SR_SNS引脚并通过内部整流器422耦合到地。内部整流器422可以是PN二极管(如图所示)，或者可替换地，同步二极管或被配置或连接以用作二极管的FET。内部整流器422确保在负感测或过零操作期间，基本上没有电流流过分压器，从而允许SR 408的漏极节点上的完整的未分压的负电压耦合到SR-SNS引脚。
耦合在CCM ZCD比较器414的第一输入端和第二输入端之间的电阻器(R)的电阻限定CCM ZCD比较器的共模输入电压。在CCM期间，在初级FET接通的情况下，次级侧中的电流将具有斜率的突然变化。由于SR_FET的寄生引线电感，使得次级侧电流的斜率的突然变化导致SR_DRAIN分布的急剧变化。
栅极驱动器418包括耦合在SR_GDRV引脚与地之间以响应于来自缓冲器416的栅极驱动下拉(GDRV_PD)信号而下拉或关断SR 408的栅极的强下拉晶体管(例如，所示的实施例中的N型FET(NFET 424)，以及强上拉P型FET(PFET 426)和弱上拉晶体管(PFET 428)。
可选地或优选地，次级侧控制器404还包括第二或断续导通模式(DCM)ZCD比较器430，用于当PSC反激转换器400在断续导通模式中操作时检测过零，在所述断续导通模式中，初级开关与SR 408之间不存在交叉导通的可能性。DCM ZCD比较器430包括通过由Rext和Rint形成的分压器耦合到SR_SNS的第一、正或非反相输入端、耦合到负参考电压(Ref_neg)的第二、负或反相输入端、以及通过缓冲器416耦合到SR 408的栅极驱动器418的输出端。负参考电压(Ref_neg)可以从-700mV到+200mV，并且被选择为提供期望的过零跳变点，在该过零跳变点处在断续导通模式操作期间关断SR 408。
现在将参考图5A和5B描述PSC反激转换器400在连续导通模式(CCM)中时使交叉导通减到最小或基本上消除的操作。图5A是当PSC反激转换器400在CCM中操作时图4的电路中的SR 408的漏极上的电压的曲线图。图5B是示出进入CCM_ZCD比较器414的输入端的电压的波形的曲线图，以及从比较器输出并进入缓冲器416的CCM_ZCD信号的时序图。
参考图5A，在从t0到t1的初始时间，PSC反激转换器400中的PS(图3中的316，图4中未示出)接通，并且SR 408关断，使得SR漏极(SR_DRAIN 500)上的电压上升到最大正电压。PSC反激转换器400尚未在CCM中操作或经历PS与SR 408之间的交叉导通。在时间t1，PSC反激转换器400中的初级侧控制器(图3中的302a，图4中未示出)关断PS，使得SR漏极电压(SR_DRAIN 500)下降。从时间t1到t2，PS和SR 408都关断。在时间t2，次级侧控制器404接通SR408，使得SR漏极电压(SR_DRAIN 500)首先快速上升，然后随着次级电感器将能量释放到输出VBUS而更为平缓地上升，并且次级侧(406)电流经由SR_FET(408)逐渐减小。在时间t3，反激控制器402根据输出VBUS处的功率要求使初级侧控制器接通PS(图3中的316，图4中未示出)，导致SR漏极电压(SR_DRAIN 500)的快速上升，其在CCM ZCD比较器414的快速路径输入端上感测到，在图5B中由线502表示，并且通过慢速路径输入端更慢地上升，在图5B中由线504表示，其中所述快速路径输入端通过外部电容器(Cext)耦合到SR_DRAIN，所述慢速路径输入端通过SR_SNS引脚和由外部电阻器(Rext)和内部电阻器(Rint)形成的分压器耦合到SR_DRAIN。应注意，SR_CAP引脚上的快速上升信号由背对背二极管420箝位到+/-0.7伏。
快速路径输入端和慢速路径输入端之间的差使得CCM ZCD比较器414在时间t4在约10纳秒(ns)内输出耦合到缓冲器416的高CCM_ZCD信号506。在约15ns的预定时间延迟之后，缓冲器416向栅极驱动器418中的NFET 424输出高栅极驱动下拉信号(GDRV_PD 508)，使得SR 408在t5关断，从而当PSC反激转换器400在CCM中操作时使PS与SR之间的交叉导通减到最小或基本上消除。
可选地或优选地，如在图4所示的实施例中，栅极驱动器418包括并联耦合到SR_GDRV引脚的强PFET 426和弱PFET 428，其中强PFET能够操作短暂时间以在时间t2快速接通SR 408，并且弱PFET可操作用于保持SR接通以使能，使得不需要“先断后合”，并且当在CCM中检测到过零时，可以快速关断SR。
图6中示出具有反激控制器602的PSC反激转换器600的另一实施例，反激控制器602包括具有可操作用于当在CCM中操作时使交叉导通减到最小或基本上消除的电路的集成次级侧控制器604。参考图6，PSC反激转换器600在次级侧606上包括耦合在变压器610和DC输出的接地端子之间的同步整流器(SR 608)(例如，同步整流器场效应晶体管(SR_FET))，以及滤波器或输出电容器612。SR 608包括耦合到变压器610的第一端子并且通过外部电阻器(Rext)和外部电容器(Cext)耦合到次级侧控制器604上的SR感测引脚(SR_SNS)和SR电容引脚(SR_CAP)的第一或漏极节点；耦合到次级侧控制器上的SR栅极驱动引脚(SR_GDRV)以驱动或控制SR的第二或栅极节点；以及耦合到DC输出的接地端子的第三或源极节点。
集成次级侧控制器604包括通过缓冲器616耦合到SR 608的栅极驱动电路或栅极驱动器618的第一或(CCM)过零检测器(ZCD)比较器614。CCM ZCD比较器614的第一、正或非反相输入端耦合到SR_CAP，并使用背对背二极管620以及接地电阻R在内部钳位到+/-0.7V的电压。CCM ZCD比较器614的第二、负或反相输入端耦合到通常～+10mV至+100mV(可编程)的参考电压(Ref)。内部整流器622可以是PN二极管(如图所示)，或者可替换地，同步二极管或被配置或连接以用作二极管的FET。内部整流器622确保在负感测或过零操作期间，基本上没有电流流过分压器，从而允许SR 608的漏极节点上的完整的未分压的负电压耦合到SR-SNS引脚。
栅极驱动器618包括耦合在SR_GDRV引脚与地之间以响应于来自缓冲器616的栅极驱动下拉(GDRV_PD)信号而下拉或关断SR 608的栅极的强下拉晶体管(例如，所示的实施例中的N型FET(NFET 624))，以及强上拉P型FET(PFET 626)和弱上拉晶体管(PFET 628)。
可选地或优选地，次级侧控制器604还包括第二或断续导通模式(DCM)ZCD比较器630，用于当PSC反激转换器600在断续导通模式中操作时检测过零，在所述断续导通模式中初级开关与SR 608之间不存在交叉导通的可能性。DCM ZCD比较器630包括通过由Rext和Rint形成的分压器耦合到SR_SNS的第一、正或非反相输入端、耦合到负参考电压(Ref_neg)的第二、负或反相输入端、以及通过缓冲器616耦合到SR 608的栅极驱动器618的输出端。负参考电压(Ref_neg)可以从-700mV到+200mV，并且被选择为提供期望的过零跳变点，在该过零跳变点处在断续导通模式操作期间关断SR 608。
现在将参考图7A和7B描述PSC反激转换器600当在连续导通模式(CCM)中时使交叉导通减到最小或基本上消除的操作。图7A是当PSC反激转换器600在CCM中操作时图6的电路中的SR 608的漏极上的电压的曲线图。图7B是示出进入CCM_ZCD比较器614的输入端的电压的波形的曲线图，以及从比较器输出并进入缓冲器616的CCM_ZCD信号的时序图。
参考图7A，在从t0到t1的初始时间，PSC反激转换器600中的PS(图3中的316，图6中未示出)接通，并且SR 608关断，使得SR漏极(SR_DRAIN 700)上的电压上升到最大正电压。PSC反激转换器600尚未在CCM中操作或者经历PS和SR 608之间的交叉导通。在时间t1，PSC反激转换器600中的初级侧控制器(图3中的302a，图6中未示出)关断PS，使得SR漏极电压(SR_DRAIN 700)下降。从时间t1到t2，PS和SR 608都关断。在时间t2，次级侧控制器604接通SR 608，使得SR漏极电压(SR_DRAIN 700)首先快速上升，然后随着次级电感器将能量释放到输出VBUS而更为平缓地上升，并且次级侧(606)电流经由SR_FET(608)逐渐减小。在时间t3，反激控制器602根据输出VBUS处的功率要求使初级侧控制器接通PS(图3中的316，图6中未示出)，导致SR漏极电压(SR_DRAIN 700)的快速上升，其在CCM ZCD比较器614的快速路径输入端上感测到，在图7B中由线702表示，其中所述快速路径输入端通过外部电容器(Cext)耦合到SR_DRAIN。应注意，SR_CAP引脚上的快速上升信号由背对背二极管620箝位到+/-0.7伏。
快速输入上的信号由CCM ZCD比较器614与通常约+50毫伏的固定参考电压进行比较，在图7B中由线704表示。快速路径输入端和参考输入端之间的差使得CCM ZCD比较器614在时间t3在小于约10纳秒(ns)内输出耦合到缓冲器616的高CCM_ZCD信号706。在约15ns的预定时间延迟之后，缓冲器616在T7将高栅极驱动下拉信号(GDRV_PD 708)输出到栅极驱动器618中的NFET 624，使得SR 608关断，从而当PSC反激转换器600在CCM中操作时使PS与SR之间的交叉导通减到最小或基本上消除
可选地或优选地，如在图6所示的实施例中，栅极驱动器618包括并联耦合到SR_GDRV引脚的强PFET 626和弱PFET 628，其中强PFET可操作短暂的时间段以快速接通SR608，并且弱PFET可操作用于保持SR接通以使能，使得不需要“先断后合”，并且当在CCM中检测到过零时，可以快速关断SR。
现在将参考图8的流程图描述操作初级侧受控(PSC)反激转换器以使当在CCM中操作时初级侧上的功率开关(PS)与次级侧上的同步整流器(SR)之间的交叉导通减到最小或基本上消除的方法。参考图8，该方法开始于接通PSC反激转换器的初级侧中的PS，从而将经整流和滤波的AC输入耦合到变压器的初级侧，同时保持次级侧中的SR关断，使得SR漏极电压上升到最大电压(802)。如上文关于图3、4和6所描述的，PS由初级侧控制器控制，而SR由次级侧控制器控制。优选地，初级侧控制器和次级侧控制器两者集成地形成在单个反激控制器中，如图3中所示。更优选地，次级侧控制器包括可操作用于使当在CCM中操作时交叉导通减到最小或基本上消除的电路，如上文关于图4或图6所描述的。
接下来，关断PS，使得SR漏极电压快速下降(804)。通常，PS由来自初级侧控制器的脉宽调制(PWM)信号控制，控制该信号的占空比以提供期望的DC输出功率。应注意，此时PS和SR都关断，并且PSC反激转换器尚未在CCM中操作或经历PS和SR之间的交叉导通。
然后，接通SR，使得SR漏极电压首先快速上升，然后随着次级电感器将能量释放到输出VBUS而更为平缓的上升，并且次级侧(406)电流经由PSC反激转换器的SR_FET逐渐减小(806)。通常，SR使用栅极驱动器中的强PFET开关晶体管快速接通，并且在预定的短暂时间(例如，约100ns)之后，通过与强PFET并联耦合的弱PFET开关晶体管保持接通。强PFET和弱PFET由源自反激控制器或次级侧控制器的栅极信号控制。如上文所提及的，因为SR仅由弱PFET维持接通，所以可操作用于使交叉导通减到最小或基本上消除的次级侧控制器中的电路可操作用于在CCM中检测到过零时快速关断SR，而不需要“先断后合”条件。
接下来，然后在变压器中的电流完全放电之前接通PS，使得PSC反激转换器在CCM中操作(808)。
然后通过连接到SR漏极并耦合到CCM过零检测器(ZCD)比较器的第一输入端的SR电容器来感测所产生的SR漏极电压的快速上升(810)。应注意，SR_CAP引脚上的快速上升信号通过背对背二极管钳位到+/-0.7伏，如图4和图6中所示。
然后将感测到的SR漏极电压与耦合到比较器的第二输入端的电压进行比较(812)。耦合到第二输入端的该电压可以是通过外部电阻器(Rext)耦合到SR_SNS引脚并且通过由Rext和内部电阻器(Rint)形成的分压器耦合到第二输入端的SR漏极上的电压，如图4所示，或者是参考电压，如图6所示。应注意，当耦合到第二输入端的电压来自SR_SNS引脚时，尽管该电压也将上升，如图5B中所示，但是其将不会像耦合到第一输入端的电压那样快地上升，因此第一输入端可以被称为快速路径输入端，并且第二输入端可以被称为慢速路径输入端。
当耦合到第一输入端的SR漏极电压在预定时间内超过耦合到第二输入端的电压达预定量时，从CCM ZCD比较器输出CCM_ZCD信号，这使得SR关断，从而当PSC反激转换器在CCM中操作时使PS和SR之间的交叉导通减到最小或基本上消除(814)。通常，如图4和6中所示，CCM_ZCD信号耦合到缓冲器，栅极驱动下拉信号(GDRV_PD)在缓冲器中生成并耦合到栅极驱动器中的强下拉NFET开关晶体管，然后该信号使SR关断。
因此，已经公开了用于当在CCM中操作时使初级侧上的PS与次级侧上的SR之间的交叉导通减到最小或基本上消除的PSC反激转换器。上面已经借助于示出了特定功能及其关系的实施方式的功能和示意性框图描述了本发明的实施例。为了便于描述，本文中已经任意地定义了这些功能构建块的边界。只要适当地执行指定的功能及其关系，就可以定义替代边界。
具体实施例的前述描述将如此充分地揭示本发明的一般性质，使得其他人可以通过应用本领域技术内的知识，在不脱离本发明的一般概念的情况下，针对各种应用容易地修改和/或调整这些具体实施例，而无需过度实验。因此，基于本文给出的教导和指导，这些调整和修改旨在在所公开的实施例的等同方案的含义和范围内。应当理解，本文中的措辞或术语是出于描述而非限制的目的，使得本说明书的术语或措辞将由本领域技术人员根据教导和指导来解释。
应当理解，具体实施方式部分而不是发明内容和摘要部分旨在用于解释权利要求。发明内容和摘要部分可以阐述发明人所设想的本发明的一个或多个示例性实施例但不是所有示例性实施例，因此不旨在以任何方式限制本发明和所附权利要求。
本发明的广度和范围不应受任何上述示例性实施例的限制，而应仅根据所附权利要求及其等同方案来限定。

Claims (20)

1.一种初级侧受控(PSC)反激转换器，包括：
变压器，所述变压器具有通过功率开关(PS)耦合到经整流的AC输入的初级绕组，以及通过同步整流器场效应晶体管(SR_FET)耦合到DC输出的次级绕组，所述SR_FET具有耦合到所述次级绕组的漏极和耦合到所述DC输出的源极；以及
反激控制器，所述反激控制器实施为集成电路(IC)，包括：
初级侧控制器，所述初级侧控制器可操作用于基于提供到所述DC输出的功率而控制所述PS的占空比；以及
次级侧控制器，所述次级侧控制器可操作用于当所述PS在连续导通模式(CCM)中接通时关断所述SR_FET，所述次级侧控制器包括CCM过零检测器(ZCD)比较器，所述CCM ZCD比较器具有通过电容器耦合到所述SR_FET的所述漏极以接收第一电压的第一输入端，以及经耦合以接收第二电压的第二输入端，所述CCM ZCD比较器可操作用于当在CCM期间所述PS接通引起次级电流的突然变化时检测所述SR_FET的所述漏极上的电压的急剧变化，并且输出信号以关断所述SR_FET。
2.根据权利要求1所述的PSC反激转换器，其中，所述CCM ZCD比较器的所述第一输入端通过其耦合到所述SR_FET的所述漏极的所述电容器是所述反激控制器外部的外部电容器(Cext)，并且通过所述IC上的SR_CAP引脚耦合到所述反激控制器。
3.根据权利要求2所述的PSC反激转换器，其中，所述次级侧控制器还包括耦合在所述SR_CAP引脚与所述CCM ZCD比较器的所述第一输入端之间的箝位电路，所述箝位电路可操作以使得所述第一输入端上的电压不超过+/-0.7伏。
4.根据权利要求3所述的PSC反激转换器，其中，所述外部电容器具有约10皮法的电容。
5.根据权利要求1所述的PSC反激转换器，还包括栅极驱动电路，所述栅极驱动电路包括强N型场效应晶体管(NFET)，所述SR_FET的栅极能够通过所述强N型场效应晶体管(NFET)耦合到地以响应于由所述CCM ZCD比较器输出的信号而关断所述SR_FET。
6.根据权利要求5所述的PSC反激转换器，其中，所述次级侧控制器还包括缓冲器，由所述CCM ZCD比较器输出的所述信号通过所述缓冲器耦合到所述栅极驱动电路中的所述强NFET。
7.根据权利要求5所述的PSC反激转换器，其中，所述栅极驱动电路还包括并联耦合到所述SR_FET的所述栅极的强P型场效应晶体管(PFET)和弱PFET，所述强PFET能够操作短暂时间以接通所述SR_FET，并且所述弱PFET可操作用于保持所述SR_FET接通，使得所述强NFET能够响应于由所述CCM ZCD比较器输出的所述信号而快速关断所述SR_FET。
8.根据权利要求1所述的PSC反激转换器，其中，所述第一输入端是非反相输入端，所述第二输入端是反相输入端，并且所述第二电压是参考电压。
9.根据权利要求8所述的PSC反激转换器，还包括耦合在所述第一输入端和地之间的电阻器。
10.根据权利要求1所述的PSC反激转换器，其中，所述第一输入端是非反相输入端，所述第二输入端是反相输入端，并且其中，所述第二输入端通过分压器耦合到所述SR_FET的所述漏极，所述分压器包括外部电阻器(Rext)和所述反激控制器的所述IC内部的内部电阻器(Rint)两者。
11.根据权利要求10所述的PSC反激转换器，还包括耦合在所述CCM ZCD比较器的所述第一输入端和所述第二输入端之间的电阻器，其中，所述电阻器的电阻限定所述CCM ZCD比较器的共模输入电压。
12.根据权利要求10所述的PSC反激转换器，还包括断续导通模式过零检测器(DCMZCD)比较器，所述断续导通模式过零检测器(DCM ZCD)比较器具有通过所述分压器的所述外部电阻器耦合到所述SR_FET的所述漏极的第一非反相输入端，以及耦合到负参考电压的第二反相输入端，所述DCM ZCD比较器可操作用于当所述PSC反激转换器在DCM中操作时检测所述SR_FET的所述漏极上的所述电压的过零。
13.一种初级侧受控(PSC)反激转换器，包括：
变压器，所述变压器具有通过功率开关(PS)耦合到经整流的AC输入的初级绕组，以及通过同步整流器场效应晶体管(SR_FET)耦合到DC输出的次级绕组，所述SR_FET具有耦合到所述次级绕组的漏极和耦合到所述DC输出的源极；以及
反激控制器，所述反激控制器实施为集成电路(IC)，包括：
初级侧控制器，所述初级侧控制器可操作用于基于提供到所述DC输出的功率而控制所述PS的占空比；以及
次级侧控制器，所述次级侧控制器可操作用于当所述PS在连续导通模式(CCM)中接通时关断所述SR_FET，所述次级侧控制器包括CCM过零检测器(ZCD)比较器，所述CCM ZCD比较器具有通过电容器耦合到所述SR_FET的所述漏极以接收第一电压的第一输入端，以及通过分压器耦合到所述SR_FET的所述漏极的第二输入端，所述分压器包括内部电阻器(Rint)和在所述反激控制器的所述IC外部的外部电阻器(Rext)两者，所述CCM ZCD比较器可操作用于当在CCM期间所述PS接通引起次级电流的突然变化时检测所述SR_FET的所述漏极上的电压的急剧变化，并且向栅极驱动电路输出信号以关断所述SR_FET。
14.根据权利要求13所述的PSC反激转换器，其中，所述CCM ZCD比较器的所述第一输入端通过其耦合到所述SR_FET的所述漏极的所述电容器是所述反激控制器外部的外部电容器(Cext)，并且通过所述IC上的SR_CAP引脚耦合到所述反激控制器，并且其中，所述次级侧控制器还包括耦合在所述SR_CAP引脚与所述CCM ZCD比较器的所述第一输入端之间的箝位电路，所述箝位电路可操作以使得所述第一输入端上的电压不超过+/-0.7伏。
15.根据权利要求13所述的PSC反激转换器，其中，所述栅极驱动电路还包括强N型场效应晶体管(NFET)，所述SR_FET的栅极能够通过所述强N型场效应晶体管(NFET)耦合到地以响应于由所述CCM ZCD比较器输出的信号而关断所述SR_FET。
16.根据权利要求15所述的PSC反激转换器，其中，所述栅极驱动电路还包括并联耦合到所述SR_FET的所述栅极的强P型场效应晶体管(PFET)和弱PFET，所述强PFET能够操作短暂时间以接通所述SR_FET，并且所述弱PFET可操作用于保持所述SR_FET接通，使得所述强NFET能够响应于由所述CCM ZCD比较器输出的所述信号而快速关断所述SR_FET。
17.一种操作初级侧受控(PSC)反激转换器的方法，所述方法包括：
接通变压器的初级侧中的功率开关(PS)，同时保持所述变压器的次级侧中的同步整流器(SR)场效应晶体管(SR_FET)关断，使得SR漏极电压上升到最大电压；
关断所述PS；
接通所述SR_FET，使得所述SR漏极电压首先快速上升，然后随着从通过所述SR_FET耦合到所述变压器的所述次级侧的DC汲取功率而更为平缓地上升；
在所述变压器中的电流完全放电之前接通所述PS，使得所述PSC反激转换器在CCM中操作；
通过耦合到所述SR漏极的SR电容器感测所产生的所述SR漏极电压的急剧上升，并将所感测的SR漏极电压耦合到CCM过零检测器(ZCD)比较器的第一输入端；
将所感测的SR漏极电压与耦合到所述CCM ZCD比较器的第二输入端的电压进行比较；以及
当耦合到所述第一输入端的所述SR漏极电压在预定时间内超过耦合到所述第二输入端的所述电压达预定量时，输出CCM ZCD信号，这使得所述SR_FET关断，从而消除当所述PSC反激转换器在CCM中操作时所述PS与所述SR_FET之间的交叉导通。
18.根据权利要求17所述的方法，其中，接通所述SR_FET包括通过以下方式接通所述SR_FET：通过强P型场效应晶体管(PFET)在短时间内向所述SR_FET的栅极施加栅极电压，然后通过与所述强PFET并联耦合到所述SR_FET的所述栅极的PFET向所述栅极施加所述栅极电压。
19.根据权利要求17所述的方法，其中，将所感测的SR漏极电压与耦合到所述CCM ZCD比较器的第二输入端的电压进行比较包括将所感测的SR漏极电压与耦合到所述CCM ZCD比较器的所述第二输入端的参考电压进行比较。
20.根据权利要求17所述的方法，其中，将所感测的SR漏极电压与耦合到所述CCM ZCD比较器的第二输入端的电压进行比较包括将所感测的SR漏极电压与通过分压器耦合到所述CCM ZCD比较器的所述第二输入端的电压进行比较，所述分压器包括耦合到所述SR_FET的漏极的外部电阻器和耦合在所述外部电阻器和地之间的内部电阻器。
CN202310626961.2A 2022-05-31 2023-05-30 初级侧受控反激转换器中连续导通模式的同步整流方案 Pending CN117155132A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/829,130 US20230387818A1 (en) 2022-05-31 2022-05-31 Synchronous Rectifier Scheme for Continuous Conduction Mode in Primary Side Controlled Fly-Back Converter
US17/829,130 2022-05-31

Publications (1)

Publication Number Publication Date
CN117155132A true CN117155132A (zh) 2023-12-01

Family

ID=88875836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310626961.2A Pending CN117155132A (zh) 2022-05-31 2023-05-30 初级侧受控反激转换器中连续导通模式的同步整流方案

Country Status (2)

Country Link
US (1) US20230387818A1 (zh)
CN (1) CN117155132A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230361689A1 (en) * 2022-05-05 2023-11-09 Cypress Semiconductor Corporation Voltage bus discharge for universal serial bus power delivery

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9350259B2 (en) * 2013-07-31 2016-05-24 Analog Devices Global Synchronous rectifier control for a double-ended isolated power converter
US10651753B1 (en) * 2019-06-26 2020-05-12 Cypress Semiconductor Corporation Accurate valley detection for secondary controlled flyback converter
US10971990B1 (en) * 2019-09-19 2021-04-06 Cypress Semiconductor Corporation Avoiding false NSN detection in flyback converters

Also Published As

Publication number Publication date
US20230387818A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
US10903752B2 (en) AC-DC converter with secondary side-control and synchronous rectifier sense architecture
US11848603B2 (en) Auxiliary power supply apparatus and method for isolated power converters
US8125799B2 (en) Control circuits and methods for switching mode power supplies
US11201556B2 (en) Accurate peak detection architecture for secondary controlled AC-DC converter
US10910954B1 (en) Power saving technique in detach condition for USB-power delivery with integrated synchronous recitifier controller
US9590513B2 (en) Methods for operating a converter
US6980444B2 (en) Switching power supply
CN110071638B (zh) 开关电源装置以及直流电源装置
JP2878995B2 (ja) 電圧変換器及び電圧変換器に於ける電流制御方法
KR101365100B1 (ko) 동적 스위칭을 이용한 저전력 소모 시동 회로
US20050270001A1 (en) Soft switching high efficiency flyback converter
CN103887984A (zh) 隔离式变换器及应用其的开关电源
US9912241B2 (en) System and method for a cascode switch
CN110999053A (zh) 用于向功率开关控制设备供电的可调电源设备
CN117155132A (zh) 初级侧受控反激转换器中连续导通模式的同步整流方案
US9564819B2 (en) Switching power supply circuit
CN116436305A (zh) 使用可编程谷值算法的次级侧控制的qr反激式转换器
JP3826804B2 (ja) ２重化電源システム
EP4037169A1 (en) Control circuit for a power suuply and power supply with reduced standby power losses
KR20200097722A (ko) 절연형 스위칭 전원 공급 장치
US11637489B2 (en) Isolated DC/DC converter and AC/DC converter
US11843320B2 (en) Method of operating isolated resonant converter with synchronous rectifier
JP7353809B2 (ja) 電源装置及び画像形成装置
JPH114578A (ja) 電圧変換装置
CN116260319A (zh) 一种功率转换器及用于功率转换器的功率开关控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication