CN117150999B - 利用冗余电路记录eco实施信息的方法、装置、终端及介质 - Google Patents
利用冗余电路记录eco实施信息的方法、装置、终端及介质 Download PDFInfo
- Publication number
- CN117150999B CN117150999B CN202311027551.2A CN202311027551A CN117150999B CN 117150999 B CN117150999 B CN 117150999B CN 202311027551 A CN202311027551 A CN 202311027551A CN 117150999 B CN117150999 B CN 117150999B
- Authority
- CN
- China
- Prior art keywords
- modification instruction
- engineering modification
- circuit module
- buffer
- eco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 230000004048 modification Effects 0.000 claims abstract description 228
- 238000012986 modification Methods 0.000 claims abstract description 228
- 238000013461 design Methods 0.000 claims abstract description 94
- 230000008569 process Effects 0.000 claims abstract description 13
- 239000000872 buffer Substances 0.000 claims description 121
- 230000015654 memory Effects 0.000 claims description 24
- 238000003860 storage Methods 0.000 claims description 12
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 238000004590 computer program Methods 0.000 claims description 9
- 230000007547 defect Effects 0.000 claims description 8
- 238000009826 distribution Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 101100385565 Arabidopsis thaliana CTF7 gene Proteins 0.000 description 3
- ZAKOWWREFLAJOT-CEFNRUSXSA-N D-alpha-tocopherylacetate Chemical compound CC(=O)OC1=C(C)C(C)=C2O[C@@](CCC[C@H](C)CCC[C@H](C)CCCC(C)C)(C)CCC2=C1C ZAKOWWREFLAJOT-CEFNRUSXSA-N 0.000 description 3
- 101150010030 ECO1 gene Proteins 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007849 functional defect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供一种利用冗余电路记录ECO实施信息的方法、装置、终端及介质，通过基于各工程修改指令的唯一的ECO编码，在各工程修改指令的实施过程中对在目标工程修改指令集合的设计中埋入的水印电路模块进行修改，并从最终设计中检查读取所述目标工程修改指令集合的实施信息，实现了在同一芯片设计上体现出工程修改指令实施的先后顺序。
Description
技术领域
本申请涉及芯片后端设计领域，特别是涉及一种利用冗余电路记录ECO实施信息的方法、装置、终端及介质。
背景技术
在芯片设计的后期临近设计定型前，由于时间的限制，一些芯片的功能性缺陷需要使用工程修改指令来进行修正，此时需要对工程修改指令的实施进行严格的版本控制以确保设计的功能修改与预期相符。
在现有技术中，记录工程修改指令实施的版本一般使用水印寄存器或者利用对金属层进行编码的方式。这些方法虽然可以记录ECO是否已经被完整实施。然而，在某些场景下为了分析工程修改指令实施后遇到的问题，需要在某些特定的设计版本上重现工程修改指令的实施过程，或是需要将设计回滚至特定版本重新实施工程修改指令，此时不仅需要知道针对某一特定版本包含的工程修改指令，还需要知道其确切的实施顺序，才能准确定位设计的修改点或是重现工程修改指令的实施过程。但是这些方法无法体现在同一芯片设计上多次实施工程修改指令的先后顺序。
发明内容
鉴于以上所述现有技术的缺点，本申请的目的在于提供一种利用冗余电路记录ECO实施信息的方法、装置、终端及介质，用于解决现有技术中的无法在同一芯片设计上体现出工程修改指令实施的先后顺序的问题。
为实现上述目的及其他相关目的，本申请的第一方面提供一种利用冗余电路记录ECO实施信息的方法，包括：在待实施的目标工程修改指令集合的设计中埋入水印电路模块；对所述目标工程修改指令集合中的各工程修改指令分别分配唯一的ECO编码；基于各工程修改指令的ECO编码，在各工程修改指令的实施过程中对在目标工程修改指令集合的设计中埋入的水印电路模块进行修改，以获得所述目标工程修改指令集合的最终设计；从所述最终设计中检查读取所述目标工程修改指令集合的实施信息。
于本申请的第一方面的一些实施例中，所述水印电路模块包括：寄存器，具有输入端、输出端以及时钟端；其中，所述寄存器的时钟端接地且输出端浮空；标识缓冲器，具有输入端以及输出端；其中，所述标识缓冲器的输出端连接所述寄存器的输入端，且对应输入端接地。
于本申请的第一方面的一些实施例中，所述基于各工程修改指令的ECO编码，在各工程修改指令的实施过程中对在目标工程修改指令集合的设计中埋入的水印电路模块进行修改，以获得所述目标工程修改指令集合的最终设计包括：基于水印电路模块修改规则，通过增加缓冲器的方式，按照各工程修改指令的实施顺序在各工程修改指令的实施过程中对水印电路模块进行多次修改，以获得最终设计。
于本申请的第一方面的一些实施例中，所述水印电路模块修改规则包括：当当前工程修改指令为首个实施的工程修改指令，在当前工程修改指令实施结束后，将一缓冲器串联接入所述标识缓冲器的输出端以及寄存器的输入端之间，并使用对应的ECO编码作为该缓冲器的名称且将该缓冲器的名称同步至当前设计的网表中，并将修改后的水印电路模块更新为当前水印电路模块；当当前工程修改指令为非首个实施的工程修改指令，在当前工程修改指令实施结束后，将一缓冲器串联接入当前水印电路模块中与所述寄存器的输入端连接的缓冲器以及所述寄存器之间，并使用对应的ECO编码作为新接入的缓冲器的名称且将该缓冲器的名称同步至当前设计的网表中，并将修改后的水印电路模块更新为当前水印电路模块。
于本申请的第一方面的一些实施例中，所述方法还包括：在每次对水印电路模块进行修改之前，对当前网表中出现的缺陷信息进行修正。
于本申请的第一方面的一些实施例中，所述从所述最终设计中检查读取所述目标工程修改指令集合的实施信息包括：获取所述最终设计的网表；按照水印电路模块中缓冲器的增加顺序，从所述最终设计的网表中依次读取的各缓冲器的名称，以供检查读取ECO的实施信息。
于本申请的第一方面的一些实施例中，所述ECO编码包括：分配的ECO号、ECO设计者ID以及ECO实施时间戳。
为实现上述目的及其他相关目的，本申请的第二方面提供一种利用冗余电路记录ECO实施信息的装置，包括：水印埋入模块，用于在待实施的目标工程修改指令集合的设计中埋入水印电路模块；编码分配模块，与所述水印埋入模块连接，用于对所述目标工程修改指令集合中的各工程修改指令分别分配唯一的ECO编码；修改模块，与所述编码分配模块连接，用于基于各工程修改指令的ECO编码，在各工程修改指令的实施过程中对在目标工程修改指令集合的设计中埋入的水印电路模块进行修改，以获得所述目标工程修改指令集合的最终设计；检查读取模块，与所述修改模块连接，用于从所述最终设计中检查读取所述目标工程修改指令集合的实施信息。
为实现上述目的及其他相关目的，本申请的第三方面提供一种终端，包括：处理器及存储器；所述存储器用于存储计算机程序，所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行所述利用冗余电路记录ECO实施信息的方法。
为实现上述目的及其他相关目的，本申请的第四方面提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现所述利用冗余电路记录ECO实施信息的方法。
如上所述，本申请的利用冗余电路记录ECO实施信息的方法、装置、终端及介质，具有以下有益效果：通过基于各工程修改指令的唯一的ECO编码，在各工程修改指令的实施过程中对在目标工程修改指令集合的设计中埋入的水印电路模块进行修改，并从最终设计中检查读取所述目标工程修改指令集合的实施信息，实现了在同一芯片设计上体现出工程修改指令实施的先后顺序。
附图说明
图1显示为本申请一实施例中利用冗余电路记录ECO实施信息的方法流程示意图。
图2显示为本申请一实施例中水印电路模块结构示意图。
图3显示为本申请一实施例中一种当前水印电路模块的结构示意图。
图4显示为本申请一实施例中另一种当前水印电路模块的结构示意图。
图5显示为本申请一具体实施例中ECO实施流程示意图。
图6显示为本申请一实施例中利用冗余电路记录ECO实施信息的装置结构示意图。
图7显示为本申请一实施例中终端的结构示意图。
具体实施方式
以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，在下述描述中，参考附图，附图描述了本申请的若干实施例。应当理解，还可使用其他实施例，并且可以在不背离本申请的精神和范围的情况下进行机械组成、结构、电气以及操作上的改变。下面的详细描述不应该被认为是限制性的，并且本申请的实施例的范围仅由公布的专利的权利要求书所限定。这里使用的术语仅是为了描述特定实施例，而并非旨在限制本申请。空间相关的术语，例如“上”、“下”、“左”、“右”、“下面”、“下方”、“下部”、“上方”、“上部”等，可在文中使用以便于说明图中所示的一个元件或特征与另一元件或特征的关系。
在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”、“固持”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
再者，如同在本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文中有相反的指示。本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包含”、“包括”表明存在所述的特征、操作、元件、组件、项目、种类、和/或组，但不排除一个或多个其他特征、操作、元件、组件、项目、种类、和/或组的存在、出现或添加。应当进一步理解，此处使用的术语“或”和“和/或”被解释为包括性的，或意味着任一个或任何组合。因此，“A、B或C”或者“A、B和/或C”意味着“以下任一个：A；B；C；A和B；A和C；B和C；A、B和C”。仅当元件、功能或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。
本申请提供一种利用冗余电路记录ECO实施信息的方法、装置、终端及介质，通过基于各工程修改指令的唯一的ECO编码，在各工程修改指令的实施过程中对在目标工程修改指令集合的设计中埋入的水印电路模块进行修改，并从最终设计中检查读取所述目标工程修改指令集合的实施信息，实现了在同一芯片设计上体现出工程修改指令实施的先后顺序。
在对本发明进行进一步详细说明之前，对本发明实施例中涉及的名词和术语进行说明，本发明实施例中涉及的名词和术语适用于如下的解释：
(1)ECO(Engineering Change Order，工程修改指令集合)，用于在芯片设计最后阶段针对发现的功能问题进行网表修改的一系列命令的集合；
(2)Setup Time(建立时间)：指在时钟有效沿之前，数据输入端信号必须保持稳定的最短时间；
(3)Hold Time(保持时间)：指在时钟有效沿之后，数据输入端信号必须保持稳定的最短时间；
(4)ID：Identity Document，身份标识号。
为了使本发明的目的、技术方案及优点更加清楚明白，通过下述实施例并结合附图，对本发明实施例中的技术方案的进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定发明。
如图1所示，展示为本发明实施例中利用冗余电路记录ECO实施信息的方法流程图。
所述利用冗余电路记录ECO实施信息的方法，包括：
步骤S101：在待实施的目标工程修改指令集合的设计中埋入水印电路模块。
其中，所述目标工程修改指令集合包括多个工程修改指令；工程修改指令的类型包括：功能性ECO以及Timing ECO；设计为芯片的门级网表电路，芯片的门级网表电路是在芯片前端设计阶段完成后获得的。
需要说明的是，功能性ECO用于修改芯片逻辑功能，Timing ECO用于修复SetupTime以及Hold Time。
可选的，如图2所示，所述水印电路模块包括：寄存器H2O_reg，具有输入端D、输出端Q以及时钟端CK；其中，所述寄存器H2O_reg的时钟端CK接地且输出端Q浮空；标识缓冲器H2O_buf，具有输入端以及输出端；其中，所述标识缓冲器的输出端连接所述寄存器的输入端D，且对应输入端接地。
可选的，标识缓冲器为连续的两极反相器，具有增强信号的驱动能力和抗干扰能力的优点。
需要说明的是，水印电路模块不与待实施的目标工程修改指令集合的设计中的其它元器件连接，并且不具有任何逻辑功能。
步骤S102：对所述目标工程修改指令集合中的各工程修改指令分别分配唯一的ECO(Engineering Change Order，工程修改指令集合)编码。
举例来说，目标工程修改指令集合包括：工程修改指令1以及工程修改指令2。对工程修改指令1分配ECO编码1，ECO编码1是唯一的；对工程修改指令2分配ECO编码2，ECO编码2也是唯一的。
需要说明的是，为各工程修改指令分别分配唯一的ECO编码是为了通过唯一的ECO编码获得对应的工程修改指令的具体信息，比如，通过ECO编码1可以获取对应的工程修改指令1的具体信息。
步骤S103：基于各工程修改指令的ECO编码，在各工程修改指令的实施过程中对在目标工程修改指令集合的设计中埋入的水印电路模块进行修改，以获得所述目标工程修改指令集合的最终设计。
可选的，基于各工程修改指令的ECO编码，在各工程修改指令的实施过程中对在目标工程修改指令集合的设计中埋入的水印电路模块进行修改，以获得所述目标工程修改指令集合的最终设计包括：基于水印电路模块修改规则，通过增加缓冲器的方式，按照各工程修改指令的实施顺序在各工程修改指令的实施过程中对水印电路模块进行多次修改，以获得最终设计。
可选的，所述水印电路模块修改规则包括：当当前工程修改指令为首个实施的工程修改指令，在当前工程修改指令实施结束后，将一缓冲器串联接入所述标识缓冲器的输出端以及寄存器的输入端之间，并使用对应的ECO编码作为该缓冲器的名称且将该缓冲器的名称同步至当前设计的网表中，并将修改后的水印电路模块更新为当前水印电路模块；当当前工程修改指令为非首个实施的工程修改指令，在当前工程修改指令实施结束后，将一缓冲器串联接入当前水印电路模块中与所述寄存器的输入端连接的缓冲器以及所述寄存器之间，并使用对应的ECO编码作为新接入的缓冲器的名称且将该缓冲器的名称同步至当前设计的网表中，并将修改后的水印电路模块更新为当前水印电路模块。
可选的，将一缓冲器串联接入所述标识缓冲器的输出端以及寄存器的输入端之间包括：将标识缓冲器的输出端以及寄存器的输入端断开，将该缓冲器的输入端与标识缓冲器的输出端连接，输出端与寄存器的输入端连接。
下文将结合上述实施例中的水印电路模块的结构通过举例的方式对水印电路模块的修改方式进行详述如下：
工程修改指令的集合中包括多个工程修改指令，每个工程修改指令都会按照其对应的实施顺序依次实施。举例来说，待实施的目标工程修改指令集合包括N个工程修改指令，分别为工程修改指令1、工程修改指令2……工程修改指令n。按照工程修改指令1、工程修改指令2……工程修改指令n的顺序依次实施。水印电路模块按照工程修改指令的实施顺序依次增加缓冲器H2O_ID1、缓冲器H2O_ID2……缓冲器H2O_Idn。
当实施工程修改指令1时，工程修改指令1为首个实施的工程修改指令。在工程修改指令1实施结束后，如图2所示，将缓冲器H2O_ID1串联接入所述标识缓冲器H2O_buf的输出端以及寄存器H2O_reg的输入端D之间，并使用工程修改指令1的对应的ECO编码作为缓冲器H2O_ID1的名称且将其同步至当前设计的网表中，并将修改后的水印电路模块更新为当前水印电路模块。当前水印电路模块包括：标识缓冲器H2O_buf、缓冲器H2O_ID1以及寄存器H2O_reg。
当实施工程修改指令2时，工程修改指令2为非首个实施的工程修改指令。在工程修改指令2实施结束后，将缓冲器H2O_ID2增加至当前水印电路模块中；其中，当前水印电路模块包括：缓冲器H2O_ID1、标识缓冲器H2O_buf以及寄存器H2O_reg。此时，当前水印电路模块中与所述寄存器的输入端连接的缓冲器为缓冲器H2O_ID1。将缓冲器H2O_ID2增加至当前水印电路模块中为将缓冲器H2O_ID2串联接入缓冲器H2O_ID1的输出端与寄存器H2O_reg的输入端D之间。并使用工程修改指令2对应的ECO编码作为缓冲器H2O_ID2的名称且将其同步至当前设计的网表中，并将修改后的水印电路模块更新为当前水印电路模块。当前水印电路模块如图3所示，包括：标识缓冲器H2O_buf、缓冲器H2O_ID1、标识缓冲器H2O_ID2以及寄存器H2O_reg。
在工程修改指令n实施结束后，将工程修改指令n对应的ECO编码作为缓冲器H2O_Idn的名称且将其同步至当前设计的网表中。此时，当前水印电路模块如图4所示，包括：标识缓冲器H2O_buf、缓冲器H2O_ID1……标识缓冲器H2O_IDn以及寄存器H2O_reg。
可选的，缓冲器为连续的两极反相器；缓冲器也可以为多路选择器。
需要说明的是，每向水印电路模块增加一个缓冲器就将其名称对应同步至当前设计是为了在网表中体现出各缓冲器的增加顺序，通过增加顺序就可以获得各工程修改指令的实施顺序。
可选的，所述ECO编码包括：分配的ECO号、ECO设计者ID以及ECO实施时间戳。
具体的，各工程修改指令分别具有唯一的分配的ECO号。通过ECO号可以获取对应的工程修改指令的具体信息。ECO实施时间戳为该工程修改指令开始实施的时间。
需要说明的是，水印电路模块增加的缓冲器的数量为工程修改指令集合中工程修改指令的数量。网表是用于描述电路元件相互之间连接关系的。且ECO编码可以为其它编码形式，只要各工程修改指令分别对应的ECO编码是唯一的即可。
可选的，所述利用冗余电路记录ECO实施信息的方法还包括：在每次对水印电路模块进行修改之前，对当前网表中出现的缺陷信息进行修正。
其中，缺陷信息包括：各元器件之间的错误逻辑关系、使用错误的元器件信息等。
具体的，当前网表为当前设计的网表。各工程修改指令对应修正网表中不同的缺陷信息。每次在实施一工程修改指令时，对该工程修改指令对应的缺陷信息进行修正。在该工程修改指令实施结束后，基于该工程修改指令的ECO编码对水印模块进行修改。
需要说明的是，通过修改网表的方式对当前设计中出现的缺陷进行修改的优点是不用重新实施整个芯片设计的流程，提高了芯片设计阶段的效率。
步骤S104：从所述最终设计中检查读取所述目标工程修改指令集合的实施信息。
可选的，最终设计为目标工程修改指令集合中各工程修改指令都实施结束后的设计。
可选的，所述从所述最终设计中检查读取所述目标工程修改指令集合的实施信息包括：获取所述最终设计的网表；按照水印电路模块中缓冲器的增加顺序，从所述最终设计的网表中依次读取的各缓冲器的名称，以供检查读取ECO的实施信息。
可选的，实施信息包括：各工程修改指令的具体内容、工程修改指令的数量、设计人员信息以及实施的时间。
下文将结合上述实施例通过举例的方式对检查读取所述目标工程修改指令集合的方式进行详述如下：
待实施的目标工程修改指令集合包括N个工程修改指令，分别为工程修改指令1、工程修改指令2……工程修改指令n。按照工程修改指令1、工程修改指令2……工程修改指令n的顺序依次实施。水印电路模块按照工程修改指令的实施顺序依次增加缓冲器H2O_ID1、缓冲器H2O_ID2……缓冲器H2O_Idn。
通过查询标识缓冲器在网表中所对应的信息的方式来定位水印电路模块在网表中所对应的信息。以标识缓冲器作为起始，按照水印电路模块中缓冲器增加的顺序，即缓冲器H2O_ID1、缓冲器H2O_ID2……缓冲器H2O_Idn的顺序读取各缓冲器的名称。通过各缓冲器的名称可以获得对应的工程修改指令的具体内容、设计人员信息以及实施的时间，通过缓冲器的数量可以获得实施的工程修改指令的数量。
可选的，在读取了ECO的实施信息之后，可以通过ECO的实施信息检查各工程修改指令是否正确的实施。也可以对各工程修改指令进行回溯。
为了更好的解释本发明中的利用冗余电路记录ECO实施信息的方法，下文将提供一具体实施例。
实施例一：一种记录ECO实施信息的方法。
在待实施ECO的设计中埋入水印电路模块。如图5所示，待实施的ECO包括：ECO1、ECO2……ECOn。对ECO1分配编号1、对ECO2分配编号2……对ECOn分配编号n。在ECO1实施完成后，会向水印电路模块增加第一个缓冲器，该第一个缓冲器用编号1进行命名，并同步更新至当前网表中。在ECO2实施完成后，向水印电路模块增加第二个缓冲器，该第二个缓冲器用编号2进行命名，并同步更新至当前网表中。在ECOn实施完成后，向水印电路模块增加第n个缓冲器，该第n各缓冲器用编号n进行命名，并同步更新至当前网表中。然后，在当前网表中，读取标识缓冲器在网表中所对应的信息的方式来定位水印电路模块在网表中所对应的信息。以标识缓冲器作为起始，按照水印电路模块中缓冲器增加的顺序，即名称为编号1的缓冲器、名称为编号2的缓冲器……名称为编号n的缓冲器的顺序读取各缓冲器的名称，以供读取ECO的实施信息。
与上述实施例原理相似的是，本发明提供一种利用冗余电路记录ECO实施信息的装置。
以下结合附图提供具体实施例：
如图6所示，展示为本发明实施例中一种利用冗余电路记录ECO实施信息的装置结构示意图。
所述利用冗余电路记录ECO实施信息的装置6，包括：
水印埋入模块61，用于在待实施的目标工程修改指令集合的设计中埋入水印电路模块；其中，所述目标工程修改指令集合包括多个工程修改指令；
编码分配模块62，与所述水印埋入模块61连接，用于对所述目标工程修改指令集合中的各工程修改指令分别分配唯一的ECO编码；
修改模块63，与所述编码分配模块62连接，用于基于各工程修改指令的ECO编码，在各工程修改指令的实施过程中对在目标工程修改指令集合的设计中埋入的水印电路模块进行修改，以获得所述目标工程修改指令集合的最终设计；
检查读取模块64，与所述修改模块63连接，用于从所述最终设计中检查读取所述目标工程修改指令集合的实施信息。
可选的，所述水印电路模块包括：寄存器，具有输入端、输出端以及时钟端；其中，所述寄存器的时钟端接地且输出端浮空；标识缓冲器，具有输入端以及输出端；其中，所述标识缓冲器的输出端连接所述寄存器的输入端，且对应输入端接地。
可选的，所述基于各工程修改指令的ECO编码，在各工程修改指令的实施过程中对在目标工程修改指令集合的设计中埋入的水印电路模块进行修改，以获得所述目标工程修改指令集合的最终设计包括：基于水印电路模块修改规则，通过增加缓冲器的方式，按照各工程修改指令的实施顺序在各工程修改指令的实施过程中对水印电路模块进行多次修改，以获得最终设计。
可选的，所述水印电路模块修改规则包括：当当前工程修改指令为首个实施的工程修改指令，在当前工程修改指令实施结束后，将一缓冲器串联接入所述标识缓冲器的输出端以及寄存器的输入端之间，并使用对应的ECO编码作为该缓冲器的名称且将该缓冲器的名称同步至当前设计的网表中，并将修改后的水印电路模块更新为当前水印电路模块；当当前工程修改指令为非首个实施的工程修改指令，在当前工程修改指令实施结束后，将一缓冲器串联接入当前水印电路模块中与所述寄存器的输入端连接的缓冲器以及所述寄存器之间，并使用对应的ECO编码作为新接入的缓冲器的名称且将该缓冲器的名称同步至当前设计的网表中，并将修改后的水印电路模块更新为当前水印电路模块。
可选的，所述从所述最终设计中检查读取所述目标工程修改指令集合的实施信息包括：获取所述最终设计的网表；按照水印电路模块中缓冲器的增加顺序，从所述最终设计的网表中依次读取的各缓冲器的名称，以供检查读取ECO的实施信息。
由于本实施例中的利用冗余电路记录ECO实施信息的装置6可以实现以上实施例中的所有功能，此处不做重复赘述。
需要说明的是，本实施例提供的模块与上文中提供的方法，实施方式类似，故不再赘述。另外需要说明的是，应理解以上装置的各个模块的划分仅仅是一种逻辑功能的划分，实际实现时可以全部或部分集成到一个物理实体上，也可以物理上分开。且这些模块可以全部以软件通过处理元件调用的形式实现；也可以全部以硬件的形式实现；还可以部分模块通过处理元件调用软件的形式实现，部分模块通过硬件的形式实现。例如，修改模块63可以为单独设立的处理元件，也可以集成在上述装置的某一个芯片中实现，此外，也可以以程序代码的形式存储于上述装置的存储器中，由上述装置的某一个处理元件调用并执行以上修改模块63的功能。其它模块的实现与之类似。此外这些模块全部或部分可以集成在一起，也可以独立实现。这里所述的处理元件可以是一种集成电路，具有信号的处理能力。在实现过程中，上述方法的各步骤或以上各个模块可以通过处理器元件中的硬件的集成逻辑电路或者软件形式的指令完成。
例如，以上这些模块可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个特定集成电路(Application Specific Integrated Circuit，简称ASIC)，或，一个或多个微处理器(digital signal processor，简称DSP)，或，一个或者多个现场可编程门阵列(Field Programmable Gate Array，简称FPGA)等。再如，当以上某个模块通过处理元件调度程序代码的形式实现时，该处理元件可以是通用处理器，例如中央处理器(Central Processing Unit，简称CPU)或其它可以调用程序代码的处理器。再如，这些模块可以集成在一起，以片上系统(system-on-a-chip，简称SOC)的形式实现。
如图7所示，展示为本发明实施例中终端的结构示意图。
所述终端7，包括：处理器72及存储器71；所述存储器71用于存储计算机程序；所述处理器72用于执行所述存储器存储的计算机程序，以使所述终端7执行如图1所述利用冗余电路记录ECO实施信息的方法。
可选的，所述存储器71的数量均可以是一或多个，所述处理器72的数量均可以是一或多个，而图7中均以一个为例。
可选的，所述控制装置中的处理器72会按照如图1所述的步骤，将一个或多个以应用程序的进程对应的指令加载到存储器71中，并由处理器72来运行存储在第一存储器中的应用程序，从而实现如图1所述利用冗余电路记录ECO实施信息的方法中的各种功能。
可选的，所述存储器71，可能包括但不限于高速随机存取存储器、非易失性存储器。例如一个或多个磁盘存储设备、闪存设备或其他非易失性固态存储设备；所述处理器72，可能包括但不限于中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital SignalProcessing，简称DSP)、专用集成电路(Application Specific Integrated Circuit，简称ASIC)、现场可编程门阵列(Field－Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
可选的，所述处理器72可以是通用处理器，包括中央处理器(Central ProcessingUnit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital Signal Processing，简称DSP)、专用集成电路(Application SpecificIntegrated Circuit，简称ASIC)、现场可编程门阵列(Field－Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
本发明还提供计算机可读存储介质，存储有计算机程序，所述计算机程序运行时实现如图1所述利用冗余电路记录ECO实施信息的方法。所述计算机可读存储介质可包括，但不限于，软盘、光盘、CD-ROM(只读光盘存储器)、磁光盘、ROM(只读存储器)、RAM(随机存取存储器)、EPROM(可擦除可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)、磁卡或光卡、闪存、或适于存储机器可执行指令的其他类型的介质/机器可读介质。所述计算机可读存储介质可以是未接入计算机设备的产品，也可以是已接入计算机设备使用的部件。
于本发明的一些实施例中，所述计算机可读写存储介质可以包括只读存储器、随机存取存储器、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁存储设备、闪存、U盘、移动硬盘、或者能够用于存储具有指令或数据结构形式的期望的程序代码并能够由计算机进行存取的任何其它介质。另外，任何连接都可以适当地称为计算机可读介质。例如，如果指令是使用同轴电缆、光纤光缆、双绞线、数字订户线(DSL)或者诸如红外线、无线电和微波之类的无线技术，从网站、服务器或其它远程源发送的，则所述同轴电缆、光纤光缆、双绞线、DSL或者诸如红外线、无线电和微波之类的无线技术包括在所述介质的定义中。然而，应当理解的是，计算机可读写存储介质和数据存储介质不包括连接、载波、信号或者其它暂时性介质，而是旨在针对于非暂时性、有形的存储介质。如申请中所使用的磁盘和光盘包括压缩光盘(CD)、激光光盘、光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中，磁盘通常磁性地复制数据，而光盘则用激光来光学地复制数据。
综上所述，本申请提供一种利用冗余电路记录ECO实施信息的方法、装置、终端及介质，通过基于各工程修改指令的唯一的ECO编码，在各工程修改指令的实施过程中对在目标工程修改指令集合的设计中埋入的水印电路模块进行修改，并从最终设计中检查读取所述目标工程修改指令集合的实施信息，实现了在同一芯片设计上体现出工程修改指令实施的先后顺序。所以，本申请有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。
Claims (8)
1.一种利用冗余电路记录ECO实施信息的方法，其特征在于，包括：
在待实施的目标工程修改指令集合的设计中埋入水印电路模块；对所述目标工程修改指令集合中的各工程修改指令分别分配唯一的ECO编码；
基于各工程修改指令的ECO编码，在各工程修改指令的实施过程中对在目标工程修改指令集合的设计中埋入的水印电路模块进行修改，以获得所述目标工程修改指令集合的最终设计；
其中，所述水印电路模块包括：寄存器以及标识缓冲器；基于各工程修改指令的ECO编码，在各工程修改指令的实施过程中对在目标工程修改指令集合的设计中埋入的水印电路模块进行修改，以获得所述目标工程修改指令集合的最终设计包括：
基于水印电路模块修改规则，通过增加缓冲器的方式，按照各工程修改指令的实施顺序在各工程修改指令的实施过程中对水印电路模块进行多次修改，以获得最终设计；
并且其中，所述水印电路模块修改规则包括：
当当前工程修改指令为首个实施的工程修改指令，在当前工程修改指令实施结束后，将一缓冲器串联接入所述标识缓冲器的输出端以及寄存器的输入端之间，并使用对应的ECO编码作为该缓冲器的名称且将该缓冲器的名称同步至当前设计的网表中，并将修改后的水印电路模块更新为当前水印电路模块；
当当前工程修改指令为非首个实施的工程修改指令，在当前工程修改指令实施结束后，将一缓冲器串联接入当前水印电路模块中与所述寄存器的输入端连接的缓冲器以及所述寄存器之间，并使用对应的ECO编码作为新接入的缓冲器的名称且将该缓冲器的名称同步至当前设计的网表中，并将修改后的水印电路模块更新为当前水印电路模块；
从所述最终设计中检查读取所述目标工程修改指令集合的实施信息。
2.根据权利要求1所述的方法，其特征在于，所述水印电路模块包括：
寄存器，具有输入端、输出端以及时钟端；其中，所述寄存器的时钟端接地且输出端浮空；
标识缓冲器，具有输入端以及输出端；其中，所述标识缓冲器的输出端连接所述寄存器的输入端，且对应输入端接地。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：在每次对水印电路模块进行修改之前，对当前网表中出现的缺陷信息进行修正。
4.根据权利要求1所述的方法，其特征在于，所述从所述最终设计中检查读取所述目标工程修改指令集合的实施信息包括：
获取所述最终设计的网表；
按照水印电路模块中缓冲器的增加顺序，从所述最终设计的网表中依次读取的各缓冲器的名称，以供检查读取ECO的实施信息。
5.根据权利要求1所述的方法，其特征在于，所述ECO编码包括：分配的ECO号、ECO设计者ID以及ECO实施时间戳。
6.一种利用冗余电路记录ECO实施信息的装置，其特征在于，包括：
水印埋入模块，用于在待实施的目标工程修改指令集合的设计中埋入水印电路模块；编码分配模块，与所述水印埋入模块连接，用于对所述目标工程修改指令集合中的各工程修改指令分别分配唯一的ECO编码；
修改模块，与所述编码分配模块连接，用于基于各工程修改指令的ECO编码，在各工程修改指令的实施过程中对在目标工程修改指令集合的设计中埋入的水印电路模块进行修改，以获得所述目标工程修改指令集合的最终设计；
其中，所述水印电路模块包括：寄存器以及标识缓冲器；基于各工程修改指令的ECO编码，在各工程修改指令的实施过程中对在目标工程修改指令集合的设计中埋入的水印电路模块进行修改，以获得所述目标工程修改指令集合的最终设计包括：
基于水印电路模块修改规则，通过增加缓冲器的方式，按照各工程修改指令的实施顺序在各工程修改指令的实施过程中对水印电路模块进行多次修改，以获得最终设计；
并且其中，所述水印电路模块修改规则包括：
当当前工程修改指令为首个实施的工程修改指令，在当前工程修改指令实施结束后，将一缓冲器串联接入所述标识缓冲器的输出端以及寄存器的输入端之间，并使用对应的ECO编码作为该缓冲器的名称且将该缓冲器的名称同步至当前设计的网表中，并将修改后的水印电路模块更新为当前水印电路模块；
当当前工程修改指令为非首个实施的工程修改指令，在当前工程修改指令实施结束后，将一缓冲器串联接入当前水印电路模块中与所述寄存器的输入端连接的缓冲器以及所述寄存器之间，并使用对应的ECO编码作为新接入的缓冲器的名称且将该缓冲器的名称同步至当前设计的网表中，并将修改后的水印电路模块更新为当前水印电路模块；
检查读取模块，与所述修改模块连接，用于从所述最终设计中检查读取所述目标工程修改指令集合的实施信息。
7.一种终端，其特征在于，包括：处理器及存储器；
所述存储器用于存储计算机程序；
所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行如权利要求1至5中任一项所述方法。
8.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求1至5中任一项所述方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311027551.2A CN117150999B (zh) | 2023-08-15 | 2023-08-15 | 利用冗余电路记录eco实施信息的方法、装置、终端及介质 |
| CN202410550527.5A CN118364764A (zh) | 2023-08-15 | 2023-08-15 | 利用冗余电路记录eco实施信息的方法、装置、终端及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311027551.2A CN117150999B (zh) | 2023-08-15 | 2023-08-15 | 利用冗余电路记录eco实施信息的方法、装置、终端及介质 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410550527.5A Division CN118364764A (zh) | 2023-08-15 | 2023-08-15 | 利用冗余电路记录eco实施信息的方法、装置、终端及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117150999A CN117150999A (zh) | 2023-12-01 |
| CN117150999B true CN117150999B (zh) | 2024-06-04 |
Family
ID=88883429
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311027551.2A Active CN117150999B (zh) | 2023-08-15 | 2023-08-15 | 利用冗余电路记录eco实施信息的方法、装置、终端及介质 |
| CN202410550527.5A Pending CN118364764A (zh) | 2023-08-15 | 2023-08-15 | 利用冗余电路记录eco实施信息的方法、装置、终端及介质 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410550527.5A Pending CN118364764A (zh) | 2023-08-15 | 2023-08-15 | 利用冗余电路记录eco实施信息的方法、装置、终端及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN117150999B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101939754A (zh) * | 2007-09-07 | 2011-01-05 | 奥森泰克公司 | 使用混合匹配的手指感测设备及相关方法 |
| CN107025252A (zh) * | 2015-09-15 | 2017-08-08 | 塔塔顾问服务有限公司 | 实现出版文献的实时可用性的方法、系统和程序 |
| US10055528B1 (en) * | 2016-09-30 | 2018-08-21 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for implementing engineering change orders with figure groups and virtual hierarchies |
| CN114048701A (zh) * | 2022-01-12 | 2022-02-15 | 湖北芯擎科技有限公司 | 网表eco方法、装置、设备及可读存储介质 |
| US11301614B1 (en) * | 2019-12-31 | 2022-04-12 | Synopsys, Inc. | Feasibility analysis of engineering change orders |
-
2023
- 2023-08-15 CN CN202311027551.2A patent/CN117150999B/zh active Active
- 2023-08-15 CN CN202410550527.5A patent/CN118364764A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101939754A (zh) * | 2007-09-07 | 2011-01-05 | 奥森泰克公司 | 使用混合匹配的手指感测设备及相关方法 |
| CN107025252A (zh) * | 2015-09-15 | 2017-08-08 | 塔塔顾问服务有限公司 | 实现出版文献的实时可用性的方法、系统和程序 |
| US10055528B1 (en) * | 2016-09-30 | 2018-08-21 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for implementing engineering change orders with figure groups and virtual hierarchies |
| US11301614B1 (en) * | 2019-12-31 | 2022-04-12 | Synopsys, Inc. | Feasibility analysis of engineering change orders |
| CN114048701A (zh) * | 2022-01-12 | 2022-02-15 | 湖北芯擎科技有限公司 | 网表eco方法、装置、设备及可读存储介质 |
Non-Patent Citations (1)
| Title |
|---|
| 星载导航SoC产品保证方法探索与实践;赵小莉 等;《质量与可靠性》;20221031;第221卷(第5期);第1-6页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN118364764A (zh) | 2024-07-19 |
| CN117150999A (zh) | 2023-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112256558B (zh) | 一种测试用例的生成方法、装置、计算机设备及存储介质 | |
| US10354031B2 (en) | Information processing by interpenetrating signal transmission channel in design for testability of chip | |
| CN111125040A (zh) | 管理重做日志的方法、装置及存储介质 | |
| CN113608692A (zh) | 一种存储系统数据一致性验证方法、系统、设备以及介质 | |
| CN114896641A (zh) | 数据校验方法、装置、电子设备及计算机可读存储介质 | |
| CN109376988B (zh) | 一种业务数据的处理方法和装置 | |
| CN110647463A (zh) | 一种恢复测试断点的方法、装置、电子设备 | |
| CN117033251B (zh) | 一种移动电子设备多版本系统的回归测试方法及装置 | |
| CN117150999B (zh) | 利用冗余电路记录eco实施信息的方法、装置、终端及介质 | |
| KR20190108458A (ko) | 함수 결함을 복구하는 방법, 장치 및 서버 | |
| CN110968339B (zh) | 前端构建工具的方法、装置以及电子设备 | |
| CN116974928A (zh) | 基于数据迁移的动态测试方法、装置、终端设备及介质 | |
| CN111796864A (zh) | 一种数据校验的方法及装置 | |
| CN107291439B (zh) | 一种目标增量数据构建方法及装置 | |
| CN111930417B (zh) | GPU固件识别Flash的方法、装置、终端和介质 | |
| CN110932884B (zh) | 云物理机添加多网络的方法及装置 | |
| CN112286572A (zh) | 一种业务流程的配置方法及装置 | |
| CN112035432A (zh) | 数据的置换迁移方法、装置计算机设备 | |
| CN107391223B (zh) | 一种文件处理方法及装置 | |
| CN116662210B (zh) | 一种接口回归测试方法、装置及应用 | |
| CN112783954A (zh) | 数据访问方法、装置及服务器 | |
| CN113296789B (zh) | 一种代码生成方法、装置、设备以及存储介质 | |
| CN118034705B (zh) | 编译方法、编译系统、电子设备、介质、程序产品 | |
| CN113760340B (zh) | 一种应用于Linux系统的热补丁方法和装置 | |
| CN117829991A (zh) | 异常交易处理方法、装置及电子设备、存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |