CN117150994B - 一种信号赋值延时的分析方法、电子设备及存储介质 - Google Patents

一种信号赋值延时的分析方法、电子设备及存储介质 Download PDF

Info

Publication number
CN117150994B
CN117150994B CN202311418613.2A CN202311418613A CN117150994B CN 117150994 B CN117150994 B CN 117150994B CN 202311418613 A CN202311418613 A CN 202311418613A CN 117150994 B CN117150994 B CN 117150994B
Authority
CN
China
Prior art keywords
time
input signal
delay
lcv
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311418613.2A
Other languages
English (en)
Other versions
CN117150994A (zh
Inventor
康毅
王志峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Rongjian Software Technology Co ltd
Beijing Yunshu Innovation Software Technology Co ltd
Shanghai Hejian Industrial Software Group Co Ltd
Original Assignee
Chengdu Rongjian Software Technology Co ltd
Beijing Yunshu Innovation Software Technology Co ltd
Shanghai Hejian Industrial Software Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Rongjian Software Technology Co ltd, Beijing Yunshu Innovation Software Technology Co ltd, Shanghai Hejian Industrial Software Group Co Ltd filed Critical Chengdu Rongjian Software Technology Co ltd
Priority to CN202311418613.2A priority Critical patent/CN117150994B/zh
Publication of CN117150994A publication Critical patent/CN117150994A/zh
Application granted granted Critical
Publication of CN117150994B publication Critical patent/CN117150994B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/24—Querying
    • G06F16/245—Query processing
    • G06F16/2458—Special types of queries, e.g. statistical queries, fuzzy queries or distributed queries
    • G06F16/2474—Sequence data queries, e.g. querying versioned data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Fuzzy Systems (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及EDA技术领域，特别是涉及一种信号赋值延时的分析方法、电子设备及存储介质，其根据路径延时顶层表达式查询结合数据库中的数据，通过向前追溯与输出信号的输出时间之间具有最小时间间隔的输入信号的改变时间，根据该输入信号改变前后的取值计算路径延时表达式的取值，根据取值和输出信号的当前值之间的关系计算实际生成时间，进而得到能够精确计算出实际在仿真中生效的赋值延时时间。本发明统一了不同场景下获取信号赋值延时的方法，并且提高了信号赋值延时的获取效率。

Description

一种信号赋值延时的分析方法、电子设备及存储介质
技术领域
本发明涉及EDA技术领域，特别是涉及一种信号赋值延时的分析方法、电子设备及存储介质。
背景技术
在芯片设计中，实际逻辑元器件以及实际逻辑元器件之间的传输路径中都会存在延时，因此为了保持用户设计与实际逻辑元器件的行为一致，在用户设计中需要有延时相关的设计，模拟实际逻辑元器件之间的延时。在DEBUG工具中，需要获取具体信号的延时信息，用于DEBUG功能的实现，例如，追溯信号驱动功能等。
在SystemVerilog的语法中，支持两种延时类型，分别是分布式延时和模块路径延时，其中模块路径延时描述的是模块中信号从源端到目的端传输的延时，这些路径以及对应的路径延时可以通过RTL中的specify block或sdf文件中指定。如果采用正向分析的方式来获取信号延时信息，需要根据实际情况解析RTL代码或者sdf文件。而延时赋值语句比较复杂，模块路径常见形式包括简单路径、边沿敏感路径和条件相关路径，模块路径中描述延时主要通过并行连接和全连接进行描述。由于模块路径的类型复杂以及复杂的延时赋值语法会导致分析规则不统一，且分析效率低。亟需一种统一且效率高的延时分析方法。
发明内容
针对上述技术问题，本发明采用的技术方案为：一种信号赋值延时的分析方法，所述方法包括如下步骤：
S100，获取路径延时顶层表达式，所述路径延时顶层表达式包括输出信号、至少一个输入信号以及路径延时表达式，所述路径延时表达式的组成包括所有输入信号。
S200，查询数据库获取输出信号的当前值LCV以及输出信号改变为当前值的输出时间TL。
S300，查询数据库获取所有输入信号的当前值以及每个输入信号改变为当前值的输入时间，得到所有的输入信号二元组集合。
S400，根据输入信号二元组集合按照时间向前追溯得到LCV的实际生成时间TR，包括：
S410，获取输入信号二元组集合中与TL时间间隔最小的输入信号二元组{T0,S0}，计算时间T0时路径延时表达式的当前值RCV以及时间T0之前的前值RPV。
S420，当LCV与RCV相等且RCV与RPV不相等时，将T0作为LCV的实际生成时间TR；否则，获取S0的前一个取值改变的时间Tnew，当Tnew小于T0时，得到输入信号二元组{Tnew,S1}，用{Tnew,S1}替换{T0,S0}，循环执行S410-S420，得到LCV的实际生成时间TR；
S500，根据TL和TR的差值得到赋值延时时间。
此外，本发明还提供了一种非瞬时性计算机可读存储介质，所述存储介质中存储有至少一条指令或至少一段程序，所述至少一条指令或所述至少一段程序由处理器加载并执行以实现上述方法。
此外，本发明还提供了一种电子设备，包括处理器和上述非瞬时性计算机可读存储介质。
本发明至少具有以下有益效果：
本发明提供的一种信号赋值延时的分析方法、电子设备及存储介质，其根据路径延时顶层表达式查询结合数据库中的数据，通过向前追溯获取输出信号的实际生成时间，进而得到能够精确计算出实际在仿真中生效的赋值延时时间。适用于SystemVerilog中定义的多种延时类型与延迟指定方式，统一了不同场景下获取信号赋值延时的方法，并且相对于正向分析RTL代码与sdf文件，无需考虑具体的延时生效规则，提高了信号赋值延时的获取效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种信号赋值延时的分析方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，其示出了一种信号赋值延时的分析方法流程图，所述方法包括如下步骤：
S100，获取路径延时顶层表达式，所述路径延时顶层表达式包括输出信号、至少一个输入信号以及路径延时表达式，所述路径延时表达式的组成包括所有输入信号。
其中，路径延时顶层表达式包括左值和右值，输出信号为左值，路径延时表达式为右值，在路径延时表达式中包括至少一个输入信号。当路径延时表达式包括多个输入信号时，路径延时表达式还包括至少一个操作符。需要说明的是，一个路径延时表达式中包括的输入信号的数量和操作符的数量为用户设计中预先配置好的。
作为一个示例，对于路径延时顶层表达式“a=b&&c”，输出信号为“a”，路径延时表达式为“b&&c”，“b”和“c”为两个输入信号，“&&”为逻辑与操作符。
其中，路径延时顶层表达式的获取步骤：通过用户指定的关键字识别路径延时顶层表达式，例如用户指定的关键字为assign、specify或delay等。
S200，查询数据库获取输出信号的当前值LCV以及输出信号改变为当前值的输出时间TL。
其中，数据库中保存了所有输入信号和输出信号的取值发生改变的时间以及改变后的取值。现有技术中其他存储数据的数据库均落入本发明的保护范围之内。
其中，查询数据库的步骤包括：根据输出信号的信号关键字遍历数据库，得到LCV和TL。可选的，信号关键字为信号名称。现有技术中查询数据库获取输出信号的当前值LCV和TL的方法均落入本发明的保护范围之内。
S300，查询数据库获取所有输入信号的当前值以及每个输入信号改变为当前值的输入时间，得到所有的输入信号二元组集合。
其中，查询数据库的步骤包括：根据输入信号的信号关键字遍历数据库，得到输入信号的当前值以及时间，生成输入信号二元组。现有技术中其他获取输入信号二元组的方法均落入本发明的保护范围之内。
需要说明的是，输入信号二元组中的输入时间为每个输入信号改变为当前值的时间，为输入信号最后一次发生取值改变的时间。
其中，当输入信号二元组集合为空时，说明出现了异常情况，此时认为没有延时，延时为0。
S400，根据输入信号二元组集合按照时间向前追溯得到LCV的实际生成时间TR。
进一步，S400包括：
S410，获取输入信号二元组集合中与TL时间间隔最小的输入信号二元组{T0,S0}，计算时间T0时路径延时表达式的当前值RCV以及时间T0之前的前值RPV。
需要说明的是，为了找到最近一次的延时时间，需要向前追溯到最近一次与LCV的取值相等的时间。而向前追溯的输入信号取值变化的时间不一定等于路径延时顶层表达式的值，因此，需要向前追溯逐个计算与TL时间间隔最小的输入信号二元组{T0,S0}的取值。
可选的，与TL时间间隔最小的输入信号二元组{T0,S0}的获取步骤包括：分别计算所有输入信号二元组的时间与TL的时间差，将最小时间差对应的输入信号二元组作为{T0,S0}。
可选的，计算RCV的步骤包括：查询数据库，获取当前时间T0所有输入信号的当前值，根据所有输入信号的当前值计算路径延时表达式，得到RCV。
可选的，计算RPV的步骤包括：查询数据库，获取当前时间T0之前所有输入信号的取值，根据所有输入信号的取值计算路径延时表达式，得到RPV。
S420，当LCV与RCV相等且RCV与RPV不相等时，将T0作为LCV的实际生成时间TR；否则，获取S0的前一个取值改变的时间Tnew，当Tnew小于T0时，得到输入信号二元组{Tnew,S1}，用{Tnew,S1}替换{T0,S0}，循环执行S410-S420，得到LCV的实际生成时间TR。
需要说明的是，当LCV与RCV相等且RCV与RPV不相等时，说明向前追溯到了得到输出信号的当前值的实际生成时间。
其中，当用{Tnew,S1}替换{T0,S0}之后，能够得到更新后的输入信号二元组集合，根据更新后的输入信号二元组集合循环执行S410-S420。
作为一个示例，对于路径延时表达式“b&&c”，“b”在T1时间的取值改变为1，在T2时间由1跳变为0，其中T2大于T1。当“b”的时间T2与当前值LCV的时间间隔最小时，“b”为输入信号S0且时间T2为T0；“b”的前一个取值改变的时间为T1。
S500，根据TL和TR的差值得到赋值延时时间。
其中，赋值延时时间为t0=TL-TR，其中，TL为输出信号改变为当前值LCV的输出时间，TR为LCV的实际生成时间。
本发明提供的一种信号赋值延时的分析方法，其根据路径延时顶层表达式查询结合数据库中的数据，通过向前追溯与输出信号的输出时间之间具有最小时间间隔的输入信号的改变时间，根据该输入信号改变前后的取值计算路径延时表达式的取值，根据取值和输出信号的当前值之间的关系计算实际生成时间，进而得到能够精确计算出实际在仿真中生效的赋值延时时间。适用于SystemVerilog中定义的多种延时类型与延迟指定方式，统一了不同场景下获取信号赋值延时的方法，并且相对于正向分析RTL代码与sdf文件，无需考虑具体的延时生效规则，提高了信号赋值延时的获取效率。其中，具体延时生效规则包括边沿敏感路径和条件相关路径等。
作为一个优选实施例，S410还包括输入信号二元组{T0,S0}的获取步骤：
S411，按照时间由大到小排列所有输入信号的二元组得到输入信号输入信号二元组有序集合map，map={{T1,S1},{T2,S2},…,{Ti,Si},…，{TN,SN}}，{Ti,Si}为map中第i个排序的输入信号二元组，Ti为map中第i个输入信号二元组的输入时间，Si为map中第i个输入信号二元组的输入信号，i的取值范围为1到N。
S412，当map不为空时，获取map中第一个排序的输入信号二元组{T1,S1}。需要说明的是，当map为空时，说明出现了异常情况，此时认为没有延时，延时为0。
其中，由于map中的输入信号二元组是按照时间由大到小排序的，因此{T1,S1}是时间上与当前值LCV最近的发生改变的输入信号，计算在T1时间前后路径延时表达式值得到RPV和RCV。
S413，将输入信号二元组{T1,S1}作为输入信号二元组{T0,S0}。
通过map排序获取输入信号二元组{T0,S0}，不需要进行数据之间的逻辑运算，降低了计算量，节省了硬件计算资源。
作为一个优选实施例，S420中在用{Tnew,S1}替换{T0,S0}之后，还包括：按照时间由大到小的顺序更新map，得到更新后的map，根据更新后的map循环执行S410-S420。
作为一个优选实施例，S420还包括判断LCV和RCV是否相等的步骤：当LCV或RCV为不确定值时，则判断结果为LCV和RCV相等。作为一个示例，当RCV同时取值为1和0时，此时赋予RCV的取值为x，x表示不确定的取值，此时在判断LCV和RCV是否相等时，则认为LCV和RCV相等。
本发明的实施例还提供了一种非瞬时性计算机可读存储介质，该存储介质可设置于电子设备之中以保存用于实现方法实施例中一种方法相关的至少一条指令或至少一段程序，该至少一条指令或该至少一段程序由该处理器加载并执行以实现上述实施例提供的方法。
本发明的实施例还提供了一种电子设备，包括处理器和前述的非瞬时性计算机可读存储介质。
本发明的实施例还提供一种计算机程序产品，其包括程序代码，当所述程序产品在电子设备上运行时，所述程序代码用于使该电子设备执行本说明书上述描述的根据本发明各种示例性实施方式的方法中的步骤。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本发明的范围和精神。本发明开的范围由所附权利要求来限定。

Claims (10)

1.一种信号赋值延时的分析方法，其特征在于，所述方法包括如下步骤：
S100，获取路径延时顶层表达式，所述路径延时顶层表达式包括输出信号、至少一个输入信号以及路径延时表达式，所述路径延时表达式的组成包括所有输入信号；
S200，查询数据库获取输出信号的当前值LCV以及输出信号改变为当前值的输出时间TL；
S300，查询数据库获取所有输入信号的当前值以及每个输入信号改变为当前值的输入时间，得到所有的输入信号二元组集合；
S400，根据输入信号二元组集合按照时间向前追溯得到LCV的实际生成时间TR，包括：
S410，获取输入信号二元组集合中与TL时间间隔最小的输入信号二元组{T0,S0}，计算时间T0时路径延时表达式的当前值RCV以及时间T0之前的前值RPV；
S420，当LCV与RCV相等且RCV与RPV不相等时，将T0作为LCV的实际生成时间TR；否则，获取S0的前一个取值改变的时间Tnew，当Tnew小于T0时，得到输入信号二元组{Tnew,S1}，用{Tnew,S1}替换{T0,S0}，循环执行S410-S420，得到LCV的实际生成时间TR；
S500，根据TL和TR的差值得到赋值延时时间。
2.根据权利要求1所述的方法，其特征在于，S410还包括输入信号二元组{T0,S0}的获取步骤：
S411，按照时间由大到小排列所有输入信号的二元组得到输入信号二元组有序集合map，map={{T1,S1},{T2,S2},…,{Ti,Si},…，{TN,SN}}，{Ti,Si}为map中第i个排序的输入信号二元组，Ti为map中第i个输入信号二元组的输入时间，Si为map中第i个输入信号二元组的输入信号，i的取值范围为1到N；
S412，当map不为空时，获取map中第一个排序的输入信号二元组{T1,S1}；
S413，将输入信号二元组{T1,S1}作为输入信号二元组{T0,S0}。
3.根据权利要求2所述的方法，其特征在于，S420中在用{Tnew,S1}替换{T0,S0}之后，还包括：按照时间由大到小的顺序更新map，得到更新后的map，根据更新后的map循环执行S410-S420。
4.根据权利要求1所述的方法，其特征在于，S200中查询数据库的步骤包括：根据输出信号的信号关键字遍历数据库，得到LCV和TL。
5.根据权利要求1所述的方法，其特征在于，S420还包括判断LCV和RCV是否相等的步骤：当LCV或RCV为不确定值时，则判断结果为LCV和RCV相等。
6.根据权利要求1所述的方法，其特征在于，S410还包括输入信号二元组{T0,S0}的获取步骤包括：分别计算所有输入信号二元组的时间与TL的时间差，将最小时间差对应的输入信号二元组作为{T0,S0}。
7.根据权利要求1所述的方法，其特征在于，S100中路径延时顶层表达式的获取步骤包括：通过用户指定的关键字识别路径延时顶层表达式。
8.根据权利要求1所述的方法，其特征在于，S500中，赋值延时时间t0=TL-TR。
9.一种非瞬时性计算机可读存储介质，所述存储介质中存储有至少一条指令或至少一段程序，其特征在于，所述至少一条指令或所述至少一段程序由处理器加载并执行以实现如权利要求1-8中任意一项的所述方法。
10.一种电子设备，其特征在于，包括处理器和权利要求9中所述的非瞬时性计算机可读存储介质。
CN202311418613.2A 2023-10-30 2023-10-30 一种信号赋值延时的分析方法、电子设备及存储介质 Active CN117150994B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311418613.2A CN117150994B (zh) 2023-10-30 2023-10-30 一种信号赋值延时的分析方法、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311418613.2A CN117150994B (zh) 2023-10-30 2023-10-30 一种信号赋值延时的分析方法、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN117150994A CN117150994A (zh) 2023-12-01
CN117150994B true CN117150994B (zh) 2024-01-23

Family

ID=88901151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311418613.2A Active CN117150994B (zh) 2023-10-30 2023-10-30 一种信号赋值延时的分析方法、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN117150994B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103080938A (zh) * 2010-07-09 2013-05-01 阿尔特拉公司 用于同时切换噪声优化的方法和装置
CN105814568A (zh) * 2013-12-12 2016-07-27 国立大学法人东京工业大学 逻辑电路生成装置以及方法
CN112287569A (zh) * 2020-12-29 2021-01-29 芯华章科技股份有限公司 用于仿真逻辑系统设计的方法、电子设备及存储介质
CN114925636A (zh) * 2022-05-11 2022-08-19 深圳国微福芯技术有限公司 组合逻辑单元的时序特征的表征方法、存储介质
CN115396333A (zh) * 2022-08-24 2022-11-25 北京智芯微电子科技有限公司 用于通信网络延时测试的可视化芯片、方法和交换机
CN115544929A (zh) * 2022-11-30 2022-12-30 中科亿海微电子科技（苏州）有限公司 对fpga eda软件中路径时序延时的测试方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7472371B2 (en) * 2006-06-29 2008-12-30 Fujitsu Limited Description style conversion method, program, and system of logic circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103080938A (zh) * 2010-07-09 2013-05-01 阿尔特拉公司 用于同时切换噪声优化的方法和装置
CN105814568A (zh) * 2013-12-12 2016-07-27 国立大学法人东京工业大学 逻辑电路生成装置以及方法
CN112287569A (zh) * 2020-12-29 2021-01-29 芯华章科技股份有限公司 用于仿真逻辑系统设计的方法、电子设备及存储介质
CN114925636A (zh) * 2022-05-11 2022-08-19 深圳国微福芯技术有限公司 组合逻辑单元的时序特征的表征方法、存储介质
CN115396333A (zh) * 2022-08-24 2022-11-25 北京智芯微电子科技有限公司 用于通信网络延时测试的可视化芯片、方法和交换机
CN115544929A (zh) * 2022-11-30 2022-12-30 中科亿海微电子科技（苏州）有限公司 对fpga eda软件中路径时序延时的测试方法及装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Verilog与VHDL时序控制机制比较及转换方法;胡燕翔, 刘明业;计算机工程(10);全文 *
Verilog语义的ASM表示方法研究;胡燕翔;;计算机工程(21);全文 *
用Verilog HDL进行FPGA设计的一些基本方法;袁本荣, 刘万春, 贾云得, 朱玉文;微计算机信息(06);全文 *

Also Published As

Publication number Publication date
CN117150994A (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
CN106997386B (zh) 一种olap预计算模型、自动建模方法及自动建模系统
CN107783985B (zh) 一种分布式数据库查询方法、装置及管理系统
KR100295354B1 (ko) 문서 정보 검색 시스템
US9652498B2 (en) Processing queries using hybrid access paths
CN105975617A (zh) 一种多分区表查询处理的方法和装置
CN107798017B (zh) 分布式数据库中的执行计划信息生成方法和系统
CN103873318A (zh) 一种网站自动化测试方法及自动化测试系统
WO2023086322A1 (en) Late materialization of queried data in database cache
US20030167275A1 (en) Computation of frequent data values
CN113918605A (zh) 数据查询方法、装置、设备以及计算机存储介质
CN114328612A (zh) 查询优化器的数据处理方法、装置及电子设备
CN110119442A (zh) 一种动态搜索方法、装置、设备及介质
CN117150994B (zh) 一种信号赋值延时的分析方法、电子设备及存储介质
CN110008448B (zh) 将SQL代码自动转换为Java代码的方法和装置
US7010539B1 (en) System and method for schema method
RU2393536C2 (ru) Способ унифицированной семантической обработки информации, обеспечивающий в рамках одной формальной модели представление, контроль семантической правильности, поиск и идентификацию описаний объектов
CN116610700A (zh) 查询语句检测方法及装置、存储介质
CN114625733A (zh) 多维数据库中的沙箱数据查询方法、装置及设备
CN114238387A (zh) 一种数据查询方法、装置、电子设备及存储介质
Schäfer et al. Sampling with incremental mapreduce
JP2015022723A (ja) 文書を検索する装置及び方法
CN116610714B (zh) 一种数据查询方法、装置、计算机设备及存储介质
CN118394794B (zh) 一种跨多个数据源的联邦查询装置
RU2419862C2 (ru) Способ управления реляционной системой базы данных
JP6779855B2 (ja) 情報処理装置、組込機器、情報処理方法、およびプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant