CN117117051A - 一种发光二极管及发光装置 - Google Patents

Abstract

本发明涉及一种发光二极管，包括：半导体叠层、第一电极和第二电极。半导体叠层包括第一半导体层、发光层和第二半导体层，发光层位于第一半导体层和第二半导体层之间,半导体叠层被分割为若干个独立的半导体叠层结构,相邻半导体叠层结构之间形成走道，走道环绕半导体叠层结构，第一电极，位于第一半导体层之上，第二电极，位于第二半导体层之上。从发光二极管的上方朝向半导体叠层俯视，任一半导体叠层结构有至少一个位于走道的倒角部，倒角部的曲率半径范围为5~50微米。通过优化走道交叉区域的LED芯片外延层边角的形貌，降低隐形切割时激光能量对外延层的损伤，达到提升芯片可靠性的目的。

Description

一种发光二极管及发光装置

技术领域

本发明涉及半导体器件技术领域，特别涉及一种发光二极管及发光装置。

背景技术

发光二极管（Light Emitting Diode，LED）具有效率高、寿命长、体积小、功耗低等优点，广泛应用于室内外白光照明、屏幕显示、背光源等领域。

目前LED芯片的制作工序主要是先在基板衬底上生长外延材料，再通过芯片刻蚀制造出相应的LED图形颗粒，然后经过研磨对基板减薄，而后采用激光隐形切割方式将LED晶圆切割成单颗LED芯粒进行分离。而在激光隐形切割过程中，会由激光依次沿着横向走道与纵向走道进行交叉扫描，因此在走道交叉区域的LED芯片的外延层边角处均会有两次的隐切能量冲击，容易使得芯片结构受损导致电性异常，将影响元件的可靠性，导致LED芯片良率下降，从而使制造成本上升；其次当走道的宽度设计较小时，将会导致走道交叉区域的隐切窗口过小，容易损伤外延层，大幅降低产品的良率。因此，需要提供一种针对上述现有技术中的不足的改进技术方案。

发明内容

鉴于现有技术中的上述缺陷及不足，本发明提供一种发光二极管芯片及发光装置，通过优化走道交叉区域的LED芯片外延层边角的形貌，降低隐形切割时激光能量对外延层的损伤，达到提升芯片可靠性的目的。

本发明的一实施例，提供一种发光二极管芯片，包括：

半导体叠层，包括第一半导体层、发光层和第二半导体层，发光层位于第一半导体层和第二半导体层之间,半导体叠层被分割为若干个独立的半导体叠层结构, 半导体叠层结构包括走道，走道形成于相邻半导体叠层结构之间，走道环绕半导体叠层结构；

第一电极，位于第一半导体层之上；

第二电极，位于第二半导体层之上；

其特征在于，从发光二极管的上方朝向半导体叠层俯视，任一半导体叠层结构有至少一个位于走道的倒角部，倒角部的曲率半径范围为5~50微米。

根据本发明另一方面，同样提供一种发光二极管芯片，其包括：

半导体叠层，包括第一半导体层、发光层和第二半导体层，发光层位于第一半导体层和第二半导体层之间，半导体叠层被分割为若干个独立的半导体叠层结构；

第一电极，位于第一半导体层之上；

第二电极，位于第二半导体层之上；

其特征在于，从发光二极管的上方朝向半导体叠层俯视，任一半导体叠层结构具有至少一第一类倒角部和一第二类倒角部，第一类倒角部到第一电极的距离小于第二类倒角部到第一电极的距离，第一类倒角部的曲率半径小于第二类倒角部的曲率半径。

根据本发明另一方面，同样提供一种发光二极管芯片，其包括：

半导体叠层，包括第一半导体层、发光层和第二半导体层，发光层位于第一半导体层和第二半导体层之间, 半导体叠层被分割为若干个独立的半导体叠层结构；

第一电极，位于第一半导体层之上；

第二电极，位于第二半导体层之上；

其特征在于，半导体叠层结构具有一最短侧边，最短侧边的尺寸为y微米，从发光二极管的上方朝向半导体叠层俯视，任一半导体叠层结构有至少一个倒角部，倒角部的曲率半径范围为5~y/3微米。

根据本发明另一方面，提供一种发光装置，其采用上述任一实施例提供的发光二极管。

如上所述，本申请的发光二极管芯片及发光装置，具有以下有益效果：

首先，通过对走道交叉区域的LED芯片外延层边角位置的优化设置，如扩大LED芯片外延层位于走道交叉位置的倒角部的曲率半径、或在芯片不同位置的外延层设置不同曲率半径的倒角部等方式。通过扩大倒角部的曲率半径，相当于扩大走道交叉区域的隐切窗口，可有效避免隐形切割时激光能量对外延层的损伤，防止芯片结构受损所导致的电性异常，达到提升芯片可靠性的目的，从而大幅提升产品良率，进而降低制造成本，而且在扩大倒角部的曲率半径的同时，还可以相应的缩小走道的宽度，从而增加LED芯片的有效发光面积，提升LED芯片的发光效率。进一步的，通过在芯片不同位置的外延层设置不同曲率半径的倒角部，可以在提升芯片的可靠性的同时，保证LED芯片的更大的有效发光面积，进一步提升LED芯片的发光效率。

本发明的其它特征和有益效果将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

附图说明

图1为走道的示意图；

图2为图1中P处局部放大示意图；

图3为本发明实施例一提供的发光二极管芯片的俯视结构示意图；

图4为是图3的A区域的局部放大示意图；

图5为沿图3中F-F1向的剖面结构示意图；

图6为本发明实施例二提供的发光二极管芯片的俯视结构示意图；

图7为图6的A区域和B区域的局部放大对比示意图；

图8为本发明实施例三提供的发光二极管芯片的俯视结构示意图；

图9为本发明实施例三提供的另一种发光二极管芯片的俯视结构示意图；

图10为本发明实施例四提供的发光二极管芯片的俯视结构示意图；

图11为本发明实施例四提供的另一种发光二极管芯片的俯视结构示意图；

图12为本发明实施例五提供的发光二极管芯片的俯视结构示意图；

图13为本发明实施例五提供的另一种发光二极管芯片的俯视结构示意图；

图14为本发明实施例六提供的发光二极管芯片的俯视结构示意图；

图15为图14的剖面结构示意图。

元件标号说明：

10-衬底；12-半导体叠层；120-半导体叠层结构；123-第一半导体层；124-发光层；125-第二半导体层；14-电流阻挡层；21-第一电极；211-第一电极垫；212-第一电极延伸部；22-第二电极；221-第二电极垫；222-第二电极延伸部；300-走道；16-透明导电层；18-保护层；41-第一焊盘；42-第二焊盘；50-倒角部；51-第一倒角部；52-第二倒角部；53-第三倒角部；54-第四倒角部；61-第一类倒角部；62-第二类倒角部；71-第一侧边；72-第二侧边；73-第三侧边；74-第四侧边；75-曲线边；712、713、714、751-弧形边；752-长边；711、715、753-短边；80-倒角边。

实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。针对现有技术中的上述缺陷及不足，本发明提供一种发光二极管芯片及发光装置，通过对走道交叉区域的LED芯片外延层边角位置的优化设置，提升发光二极管芯片的可靠性。需要说明的是，本发明所述的走道是指半导体叠层结构的边缘到发光二极管的边缘之间的区域，也就是说走道的宽度是指半导体叠层结构的边缘到发光二极管的边缘之间的区域之间的距离。在一些实施例中，发光二极管芯片包括：

半导体叠层，包括第一半导体层、发光层和第二半导体层，发光层位于第一半导体层和第二半导体层之间, 半导体叠层被分割为若干个独立的半导体叠层结构, 半导体叠层结构包括走道，走道形成于相邻半导体叠层结构之间，走道环绕半导体叠层结构；

第一电极，位于第一半导体层之上；

第二电极，位于第二半导体层之上；

其特征在于，从发光二极管的上方朝向半导体叠层俯视，任一半导体叠层结构有至少一个位于走道的倒角部，倒角部的曲率半径范围为5~50微米。通过对扩大LED芯片外延层位于走道交叉位置的倒角部的曲率半径，扩大走道交叉区域的隐切窗口，可有效避免隐形切割时激光能量对外延层的损伤，防止芯片结构受损所导致的电性异常，达到提升芯片可靠性的目的，从而大幅提升产品良率，进而降低制造成本。

在一些实施例中，走道的宽度为x微米，倒角部的曲率半径范围随着走道的宽度减小而增大。通过设置倒角部的曲率半径与走道的宽度成反比例关系。当走道的宽度设计较小时，走道交叉区域的隐切窗口容易因过小而损伤外延层，因此通过对应的设置相对较大的倒角部，相当于扩大了走道交叉区域的隐切窗口，可有效避免隐形切割时激光能量对外延层的损伤，从而提升芯片可靠性；当走道的宽度设计较大时，走道交叉区域的隐切窗口已经具备一定的宽度，因此可以对应的设置相对较小的倒角部，可以在提升芯片的可靠性的同时，减少芯片有效发光面积的损失，从而提升LED芯片的发光效率。

在一些实施例中，x≤4μm，倒角部的曲率半径的范围介于15~12x微米。

在一些实施例中，4μm＜x≤7μm，倒角部的曲率半径的范围介于15~6x微米。

在一些实施例中，7μm＜x≤12μm，倒角部的曲率半径的范围介于5~3x微米。

在一些实施例中，x＞12μm，倒角部的曲率半径的范围介于5~2x微米。在设置倒角部的曲率半径与走道的宽度成反比例关系的同时，通过对不同宽度的走道对应设置不同曲率半径的倒角部，可以在实现提升芯片的可靠性的目的，同时保证了芯片有效发光面积，提升发光二极管的光电性能。

在一些实施例中，发光二极管还包括保护层，保护层覆盖半导体叠层，保护层有至少一个倒角边，倒角部的曲率半径与倒角边的曲率半径相等。通过在保护层同步设置与倒角部曲率半径相等的倒角边，可以防止隐形切割时激光能量接触保护层所造成的保护层破裂出现崩边崩角的现象，保证保护层对整个发光二极管的保护作用，进一步提升芯片的可靠性。

在一些实施例中，同一半导体叠层结构的多个倒角部的曲率半径可以相等或者不相等。在芯片不同位置的外延层设置不同曲率半径的倒角部，例如在靠近第一电极或第二电极延伸部端部等电流拥挤区域设置曲率半径较小的倒角部，可提升电流的扩展能力，同时增大LED芯片的有效发光面积，进一步提升发光二极管的光电性能。

在一些实施例中，从发光二极管的上方朝向半导体叠层俯视，半导体叠层结构具有四个侧边和四个倒角部，四个侧边和四个倒角部在一个环绕方向上依次定义为第一侧边、第一倒角部、第二侧边、第二倒角部、第三侧边、第三倒角部、第四侧边和第四倒角部，第一倒角部的曲率半径、第二倒角部的曲率半径、第三倒角部的曲率半径和第四倒角部的曲率半径均相等，x是走道的最小宽度。

在一些实施例中，从发光二极管的上方朝向半导体叠层俯视，半导体叠层结构具有四个侧边和三个倒角部，四个侧边和三个倒角部在一个环绕方向上依次定义为第一倒角部、第一侧边、曲线边、第二倒角部、第二侧边、第三倒角部和第三侧边，第一倒角部的曲率半径、第二倒角部的曲率半径和第三倒角部的曲率半径均相等，x是走道的最小宽度。

在一些实施例中，同一半导体叠层结构的所述倒角部的曲率半径随着远离第一电极而逐渐增大。由于靠近第一电极的位置常常为高电流密度区，通过在靠近第一电极的位置设置曲率半径较小的倒角部，可提升高电流密度区的电流的扩展能力和增大LED芯片的有效发光面积。

在一些实施例中，第二电极包括至少一第二电极延伸部，同一半导体叠层结构的多个倒角部的曲率半径随着远离第二电极延伸部的端部而逐渐增大。同样，由于靠近第二电极延伸部端部的位置常常为高电流密度区，通过在靠近第一电极的位置设置曲率半径较小的倒角部，可提升高电流密度区的电流的扩展能力和增大LED芯片的有效发光面积。

在一些实施例中，半导体叠层结构具有一最短侧边，最短侧边的尺寸为y微米，倒角部的曲率半径范围为5~y/3微米。通过限定不同尺寸的芯片的倒角部的曲率半径，尤其是当芯片尺寸较小时，如果倒角部的曲率半径过小，容易导致因走道交叉区域的隐切窗口过小而损伤外延层，如果倒角部的曲率半径过大，则会损失较大的发光面积降低发光效率。

本发明还提供一种发光二极管，在一些实施例中，其包括：

半导体叠层，包括第一半导体层、发光层和第二半导体层，发光层位于第一半导体层和第二半导体层之间，半导体叠层被分割为若干个独立的半导体叠层结构；

第一电极，位于第一半导体层之上；

第二电极，位于第二半导体层之上；

其特征在于，从发光二极管的上方朝向半导体叠层俯视，任一半导体叠层结构具有至少一第一类倒角部和一第二类倒角部，第一类倒角部到第一电极的距离小于第二类倒角部到第一电极的距离，第一类倒角部的曲率半径小于第二类倒角部的曲率半径。由于靠近第一电极或第二电极延伸部端部的位置常常为高电流密度区，而远离第一电极或第二电极延伸部端部的位置常常为低电流密度区，通过设置靠近高电流密度区的倒角部的曲率半径小于靠近低电流密度区的倒角部的曲率半径，可以保证在提升芯片的可靠性的同时，提升高电流密度区的电流扩展能力，以及减少芯片有效发光面积的损失，从而进一步提升发光二极管的光电性能。

在一些实施例中，第一类倒角部的曲率半径范围为5~50微米。通过限定靠近高电流密度区的倒角部的曲率半径，可以提升高电流密度区的电流扩展能力，以及减少芯片有效发光面积的损失，从而提升发光二极管的发光效率。

在一些实施例中，第二类倒角部的曲率半径范围为5~50微米。通过限定靠近低电流密度区的倒角部的曲率半径，从而提升芯片的可靠性。

在一些实施例中，第一类倒角部和第二类倒角部的曲率半径比值为0.5~1倍。通过限定靠近高电流密度区和靠近低电流密度区的倒角部的曲率半径比值，在提升芯片的可靠性的同时，保证更多的有效发光面积，从而进一步提升发光二极管的光电性能。

本发明还提供一种发光二极管，在一些实施例中，其包括：

半导体叠层，包括第一半导体层、发光层和第二半导体层，发光层位于第一半导体层和第二半导体层之间, 半导体叠层被分割为若干个独立的半导体叠层结构；

第一电极，位于第一半导体层之上；

第二电极，位于第二半导体层之上；

其特征在于，半导体叠层结构具有一最短侧边，最短侧边的尺寸为y微米，从发光二极管的上方朝向半导体叠层俯视，任一半导体叠层结构有至少一个倒角部，倒角部的曲率半径范围为5~y/3微米。通过倒角部的曲率半径范围随着最短侧边30的尺寸y变化而适应变化，尤其是当芯片尺寸较小时，如果倒角部的曲率半径过小，容易导致因走道交叉区域的隐切窗口过小而损伤外延层，如果倒角部的曲率半径过大，则会损失较大的发光面积降低发光效率。

一些实施例中，保护层包括二氧化硅层或者氮化硅层或者碳化硅层。.

本发明还提供一种发光装置，其采用上述任一实施例提供的发光二极管。采用上述发光二极管芯片的发光装置具有良好的可靠性。

以下将结合本发明实施例中的附图，通过多种具体实施方式对本发明的技术方案进行清楚、完整地描述。

实施例1

请参阅图1~图5，图1为走道示意图，图2为图1中P处局部放大示意图，图3为本发明实施例一提供的发光二极管芯片的俯视结构示意图，图4为是图3的A区域的局部放大示意图，图5为沿图3中F-F1向的剖面结构示意图。本发明的第一实施例提供一种发光二极管，如图中所示，发光二极管可以包括半导体叠层12、第一电极21和第二电极22。

半导体叠层12设置在衬底10上。衬底10可以是绝缘衬底，优选的，衬底10可以是以透明材料或半透明材料所制成。在图示实施例中，衬底10为蓝宝石衬底。在一些实施例中，衬底10可以是图形化的蓝宝石衬底，但本案不限于此。衬底10亦可以是以导电材料或者半导体材料所制成的。例如：衬底10材料可以包括碳化硅、硅、镁铝氧化物、氧化镁、锂铝氧化物、铝镓氧化物及氮化镓中的至少一种。

半导体叠层12包括第一半导体层123、发光层124和第二半导体层125。即发光层124位于第一半导体层123和第二半导体层125之间。第一半导体层123的部分上表面未被发光层124覆盖，形成了台面（mesa），台面处主要用于设置电极。半导体叠层12被分割为若干个独立的半导体叠层结构120, 半导体叠层结构120包括走道300，走道300形成于相邻半导体叠层结构120之间，走道300环绕半导体叠层结构120。

第一半导体层123可以为N型半导体层，在电源作用下可以向发光层124提供电子。在一些实施例中，第一半导体层123包括N型掺杂的氮化物层。N型掺杂的氮化物层可包括一个或多个IV族元素的N型杂质。N型杂质可以包括Si、Ge、Sn中的一种或其组合。在一些实施例中，在N型半导体层与衬底10之间还可以设置缓冲层，以减轻衬底10与N型半导体层之间的晶格失配。缓冲层可包括非故意掺杂的AlN层（un-doped AlN，简称：u-AlN）或者是非故意掺杂的AlGaN层（un-doped AlGaN，简称：u-AlGaN）。N型半导体层还可以是通过粘结层与衬底10进行连结。

发光层124可以为量子阱结构(Quantum Well，简称QW)。在一些实施例中，发光层124也可以为多重量子阱结构(Multiple Quantum Well，简称MQW)，其中多重量子阱结构包括以重复的方式交替设置的多个量子阱层(Well)和多个量子阻障层(Barrier)，例如可以是GaN/AlGaN、InAlGaN/InAlGaN或InGaN/AlGaN等多量子阱结构。此外，发光层124内的阱层的组成以及厚度决定生成的光的波长。为了提高发光层124的发光效率，可通过在发光层124中改变量子阱的深度、成对的量子阱和量子势垒的层数、厚度和/或其它特征来实现。

第二半导体层125可以为P型半导体层，在电源作用下可以向发光层124提供空穴。在一些实施例中，第二半导体层125包括P型掺杂的氮化物层。P型掺杂的氮化物层可包括一个或多个II族元素的P型杂质。P型杂质可以包括Mg、Zn、Be中的一种或其组合。

虽然第一半导体层123和第二半导体层125分别可以是单层结构,但本案不限于此,第一半导体层123和第二半导体层125也可以是多重层结构，该多层结构具有不同的组成，还可以包括超晶格层。此外，半导体叠层的设置不限于此，可以是依据实际需求来选择其它种类的半导体叠层。例如，在其他实施例中,在第一半导体层123是掺杂了p型杂质的情况下,第二半导体层125可以是掺杂n型杂质,即第一半导体层123为P型半导体层,第二半导体层125为N型半导体层。

第一电极21位于第一半导体层123之上。第一电极21可以是由金属材料制成，其可以为单层金属结构、双层金属结构或多层金属结构，例如：Ti/Al、Ti/Al/Ti/Au、Ti/Al/Ni/Au、V/Al/Pt/Au等金属叠层结构。在一些实施例中，第一电极21可以直接形成于第一半导体层123的台面上，与第一半导体层123之间形成良好的欧姆接触。在一些实施例中，第一电极21包括第一电极垫211与至少一第一电极延伸部212。第一电极垫211连接第一电极延伸部212，第一电极延伸部212自第一电极垫211朝向第二电极22的方向延伸，使得电流均匀扩散。在本实施例中，第一电极21包括第一电极垫211与两个第一电极延伸部212，其中，第一电极延伸部212呈条状结构。

第二电极22位于第二半导体层125之上。第二电极22可以是由金属材料制成，第二电极22可以是跟第一电极21为相同或相近似的材料组成，第二电极22也可以是采用跟第一电极21不同的材料组成。在一些实施例中，第二电极22可以包括第二电极垫221与第二电极延伸部222。第二电极垫221连接第二电极延伸部222，第二电极延伸部222自第二电极垫221朝向第一电极垫211的方向延伸，使得电流均匀扩散。在本实施例中，第二电极22包括第二电极垫221与三个第二电极延伸部222，其中，第二电极延伸部222呈条状结构。

从发光二极管的上方朝向半导体叠层12俯视，任一半导体叠层结构120有至少一个位于走道300的倒角部50，倒角部50曲率半径范围为5~50微米。通过对扩大LED芯片外延层位于走道300交叉位置的倒角部50的曲率半径，相当于扩大走道300交叉区域的隐切窗口，可有效避免隐形切割时激光能量对外延层的损伤，防止芯片结构受损所导致的电性异常，达到提升芯片可靠性的目的，从而大幅提升产品良率，进而降低制造成本。

在一些实施例中，走道300的宽度为x微米，在本实施例中，x是走道300的最小宽度。倒角部50的曲率半径范围随着走道300的宽度减小而增大。进一步的，在一些实施例中，当走道300的宽度x≤4μm，倒角部50的曲率半径的范围介于15~12x微米。例如，x=3μm时，倒角部50的曲率半径的范围可以介于15~36微米，优选的，当x=3μm时，倒角部50的曲率半径的范围介于25~30微米。在一些实施例中，当走道300的宽度x的范围为4μm＜x≤7μm时，倒角部50的曲率半径的范围介于15~6x微米。例如，x=6μm时，倒角部50的曲率半径的范围可以介于15~36微米，优选的，当x=6μm时，倒角部50的曲率半径的范围介于20~25微米。在一些实施例中，当走道300的宽度x的范围为7μm＜x≤12μm，倒角部50的曲率半径的范围介于5~3x微米。例如，x=10μm时，倒角部50的曲率半径的范围可以介于5~30微米，优选的，当x=10μm时，倒角部50的曲率半径的范围介于5~20微米。在一些实施例中，当走道300的宽度x＞12m，倒角部50的曲率半径的范围介于5~2x微米。例如，x=14μm时，倒角部50的曲率半径的范围可以介于5~28微米，优选的，当x=14μm时，倒角部50的曲率半径的范围介于5~15微米。通过设置倒角部50的曲率半径与走道300的宽度成反比例关系，以及不同宽度的走道300对应设置不同曲率半径的倒角部50，当走道300的宽度设计较小时，可避免隐形切割时激光能量对外延层的损伤，从而提升芯片可靠性；当走道300的宽度设计较大时，可以在提升芯片的可靠性的同时，保证了芯片有效发光面积，，从而提升LED芯片的发光效率。

同一半导体叠层结构120的多个倒角部50的曲率半径可以相等或者不相等。在本实施例中，同一半导体叠层结构120的多个倒角部50的曲率半径相等。从发光二极管的上方朝向半导体叠层12俯视，半导体叠层结构120具有四个侧边和四个倒角部50，如图所示，四个侧边和四个倒角部50在一个环绕方向上依次定义为第一侧边71、第一倒角部51、第二侧边72、第二倒角部52、第三侧边73、第三倒角部53、第四侧边74和第四倒角部54，第一倒角部51的曲率半径、第二倒角部52的曲率半径、第三倒角部53的曲率半径和第四倒角部54的曲率半径均相等。

在一些实施例中，半导体叠层结构120具有一最短侧边，最短侧边的尺寸为y微米，从发光二极管的上方朝向半导体叠层12俯视，任一半导体叠层结构120有至少一个倒角部50，倒角部50的曲率半径范围为5~y/3微米。通过倒角部50的曲率半径范围随着最短侧边30的尺寸y变化而适应变化，尤其是当芯片尺寸较小时，如果倒角部50的曲率半径过小，容易导致因走道300交叉区域的隐切窗口过小而损伤外延层，如果倒角部50的曲率半径过大，则会损失较大的发光面积降低发光效率。

电流阻挡层14，位于第二半导体层125之上，用于阻挡电流由上方电极垂直流入第二半导体层125，作为示例，电流阻挡层14为透明绝缘材料，包含氧化硅、氮化硅、氮氧化硅、氧化钛或氧化铝等透明的无机绝缘材料至少之一种。电流阻挡层14也可为单层或交替的多层结构，单层可以是透光率较高，例如高于80%的材料，例如氧化硅。电流阻挡层14也可以是多层结构组合形成反射性材料，反射率高于60%的材料，例如布拉格反射镜。电流阻挡层14的厚度可选择自50nm至500nm之同的任意厚度，但本公开实施例并非以此为限。在一些实施例中，电流阻挡层14可以是连续式分布或者间断式分布，连续式分布的电流阻挡层可有效提升阻挡电流由上方电极垂直流入第二半导体层125的效果，间断式分布的电流阻挡层可增加电极与外延层的接触，提升电极的附着力，提高打线能力，本公开实施例并非以此为限。进一步的，在一些实施例中，第一电极21和第一半导体层123之间也可以设置电流阻挡层14，本公开实施例并非以此为限。

透明导电层16位于第二半导体层125之上，用于引导电流从上方电极更为均匀地注入到第二半导体层125内，起到电流扩展的效果。作为示例，透明导电材料可包含铟锡氧化物(indium tin oxide，ITO)、锌铟氧化物(indium zinc oxide，IZO)、氧化铟(indiumoxide，InO)、氧化锡(tin oxide，SnO)、镉锡氧化物(cadmium tin oxide，CTO)、锡锑氧化物(antimony tin oxide，ATO)、铝锌氧化物(aluminum zinc oxide，AZO)、锌锡氧化物(zinctin oxide，ZTO)、氧化锌掺杂镓(gallium doped zinc oxide，GZO)、氧化铟掺杂钨(tungsten doped indium oxide，IWO)或者氧化锌(zinc oxide，ZnO)，但本公开实施例并非以此为限。

在一些实施例中，所述发光二极管还包括保护层18，保护层18覆盖半导体叠层12的侧壁和部分上表面以及透明导电层16、第一电极21和第二电极22。保护层18具有开口，第一电极21和第二电极22是位于保护层18的开口内的，以便于后续焊线连接。保护层18根据涉及的位置具有不同的功效，例如覆盖外延层侧壁用于防止导电材料泄露而致使第一半导体层123和第二半导体层125电连通，减少发光二极管芯片的短路异常，但本公开实施例并非以此为限。在一些实施例中，保护层18的材料包含非导电材料。非导电材料优选地为无机材料或是介电材料。无机材料包含硅胶（Silicone）或玻璃（Glass）。介电材料包含氧化铝（AlO）、氮化硅（SiNx）、氧化硅（SiOx）、氧化钛（TiOx）、或氟化镁（MgFx）可以是电绝缘材料。例如，保护层18可以是二氧化硅、氮化硅、氧化钛、氧化钽、氧化铌、钛酸钡或者其组合，其组合例如可以是两种材料重复堆叠形成的布拉格反射镜（DBR）。保护层18覆盖所述半导体叠层12，保护层18有至少一个倒角边80，倒角部50的曲率半径与倒角边80的曲率半径相等。通过在保护层18同步设置与倒角部50曲率半径相等的倒角边80，可同时防止隐形切割时激光能量接触到保护层18，造成保护层18破裂，出现崩边崩角的现象，从而保证保护层18对整个发光二极管的保护作用，进一步提升芯片的可靠性。

实施例2

请参阅图6，图6是本发明第二实施例提供的发光二极管的俯视结构示意图，图7为图6的A区域和B区域的局部放大对比示意图。相较于图1第一实施例的发光二极管而言，该第二实施例的发光二极管的不同之处主要在于：在本实施例中，半导体叠层结构120的多个倒角部50的曲率半径不相等。具体而言，同一半导体叠层结构120的多个倒角部50的曲率半径可以随着远离第一电极21而逐渐增大，更具体的，所述的第一电极21是指第一电极垫211，倒角部到第一电极垫211具有一距离，同一半导体叠层结构的多个倒角部的曲率半径随着所述距离的增大而逐渐增大，所述距离为倒角部到第一电极垫211之间的最短距离。或是同一半导体叠层结构120的多个倒角部50的曲率半径随着远离第二电极延伸部222的端部而逐渐增大，倒角部到第二电极延伸部222的端部具有一距离，同一半导体叠层结构的多个倒角部的曲率半径随着所述距离的增大而逐渐增大，所述距离为倒角部到第二电极延伸部222的端部之间的最短距离。由于靠近第一电极垫211或第二电极延伸部222端部的位置常常为高电流密度区，而远离第一电极垫211或第二电极延伸部222端部的位置常常为低电流密度区，通过设置靠近高电流密度区的倒角部50的曲率半径小于靠近低电流密度区的倒角部50的曲率半径，可以保证在提升芯片的可靠性的同时，提升高电流密度区的电流扩展能力，以及减少芯片有效发光面积的损失，从而进一步提升发光二极管的光电性能。

从发光二极管的上方朝向半导体叠层12俯视，半导体叠层结构120具有至少一第一类倒角部61和一第二类倒角部62，第一类倒角部61到第一电极垫211的距离小于第二类倒角部62到第一电极垫211的距离，第一类倒角部61的曲率半径可以小于第二类倒角部62的曲率半径，具体而言，所述距离为倒角部到第一电极垫211之间的最短距离。在本实施例中，半导体叠层结构120具有两个第一类倒角部61和两个第二类倒角部62，如图所示，第一倒角部51和第二倒角部52到第一电极垫211的距离相等，第三倒角部53和第四倒角部54到第一电极垫211的距离相等，相对于第三倒角部53和第四倒角部54，第一倒角部51和第二倒角部52更靠近第一电极垫211，第一倒角部51和第二倒角部52定义为第一类倒角部61，第三倒角部53和第四倒角部54定义为第二类倒角部62。第一倒角部51和第二倒角部52的曲率半径可以小于第三倒角部53和第四倒角部54的曲率半径。相对于第三倒角部53和第四倒角部54，第一倒角部51和第二倒角部52同时也是位于更靠近第二电极延伸部222的端部。

进一步的，在一些实施例中，第一类倒角部61的曲率半径范围为5~50微米，第二类倒角部62的曲率半径范围为5~50微米，第一类倒角部61和第二类倒角部62的曲率半径比值为0.5~1倍。例如，可以设置第一类倒角部61的曲率半径为20微米，第二类倒角部62的曲率半径为10微米，由此实现在提升芯片的可靠性的同时，保证更多的有效发光面积，从而进一步提升发光二极管的光电性能。

实施例3

请参阅图8~图9，图8是本发明第三实施例提供的发光二极管的俯视结构示意图，图9是本发明第三实施例提供的另一种发光二极管的俯视结构示意图。相较于图1第一实施例的发光二极管而言，该第三实施例的发光二极管的不同之处主要在于：第一电极21包括第一电极垫211与一第一电极延伸部212，第二电极22包括第二电极垫221与一个第二电极延伸部222。从发光二极管的上方朝向半导体叠层12俯视，半导体叠层结构120具有四个侧边和三个倒角部50，四个侧边和三个倒角部50在一个环绕方向上依次定义为第一倒角部51、第一侧边71、曲线边75、第二倒角部52、第二侧边72、第三倒角部53和第三侧边73。曲线边75包括一个弧形边751和一个长边752和一个短边753。弧形边751的两端分别连接第一侧边71和长边752，长边752的两端分别连接弧形边751和短边753，短边753的两端分别连接长边752和第二倒角部52。也就是说，沿着环绕方向依次为第一侧边71、弧形边751、长边752、短边753和第二倒角部52。

请查看图8，在本实施例中，同一半导体叠层结构120的多个倒角部50的曲率半径相等。第一倒角部51的曲率半径、第二倒角部52的曲率半径和第三倒角部53的曲率半径均相等。

进一步的，在一些实施例中，请查看图9，同一半导体叠层结构120的多个倒角部50的曲率半径也可以不相等。具体而言，同一半导体叠层结构120的多个倒角部50的曲率半径可以随着远离第一电极21而逐渐增大，更具体的，所述的第一电极21是指第一电极垫211，倒角部到第一电极垫211具有一距离，同一半导体叠层结构的多个倒角部的曲率半径随着所述距离的增大而逐渐增大，所述距离为倒角部到第一电极垫211之间的最短距离。或是同一半导体叠层结构120的多个倒角部50的曲率半径随着远离第二电极延伸部222的端部而逐渐增大，倒角部到第二电极延伸部222的端部具有一距离，同一半导体叠层结构的多个倒角部的曲率半径随着所述距离的增大而逐渐增大，所述距离为倒角部到第二电极延伸部222的端部之间的最短距离。例如，可以设置第一倒角部51的曲率半径为10微米，第二倒角部52和第三倒角部53的曲率半径为20微米，由此实现在提升芯片的可靠性的同时，保证更多的有效发光面积，从而进一步提升发光二极管的光电性能。

实施例4

请参阅图10~图11，图10是本发明第四实施例提供的发光二极管的俯视结构示意图，图11是本发明第四实施例提供的另一种发光二极管的俯视结构示意图。相较于图1第一实施例的发光二极管而言，该第四实施例的发光二极管的不同之处主要在于：第一电极21包括第一电极垫211与一第一电极延伸部212，第二电极22包括第二电极垫221与两个第二电极延伸部222。第一侧边71沿着环绕方向依次包括一个短边711和一个弧形边712和一个弧形边713和一个弧形边714和一个短边715。短边711的两端分别连接第一倒角部51和弧形边712，短边715的两端分别连接弧形边714和第二倒角部52。

请查看图10，在本实施例中，同一半导体叠层结构120的多个倒角部50的曲率半径相等。第一倒角部51的曲率半径、第二倒角部52的曲率半径、第三倒角部53的曲率半径和第四倒角部54的曲率半径均相等。

请查看图11，同一半导体叠层结构120的多个倒角部50的曲率半径也可以不相等。如图所示，相对于第三倒角部53和第四倒角部54，第一倒角部51和第二倒角部52更靠近第一电极垫211/第二电极延伸部222的端部。例如，可以设置第一倒角部51和第二倒角部52的曲率半径为10微米，第三倒角部53和第四倒角部54的曲率半径为20微米，由此实现在提升芯片的可靠性的同时，保证更多的有效发光面积，从而进一步提升发光二极管的光电性能。

实施例5

请参阅图12~图13，图12是本发明第五实施例提供的发光二极管的俯视结构示意图，图13是本发明第五实施例提供的另一种发光二极管的俯视结构示意图。相较于图8~图9第三实施例的发光二极管而言，该第五实施例的发光二极管的不同之处主要在于：第一电极21和第二电极22不包括电极延伸部。从发光二极管的上方朝向半导体叠层12俯视，半导体叠层结构120具有四个侧边和三个倒角部50，四个侧边和三个倒角部50在一个环绕方向上依次定义为第一倒角部51、第一侧边71、曲线边75、第二倒角部52、第二侧边72、第三倒角部53和第三侧边73。曲线边75包括一个弧形边751和一个短边753。弧形边751的两端分别连接第一侧边71和短边753，短边753的两端分别连接弧形边751和第二倒角部52。也就是说，沿着环绕方向依次为第一侧边71、弧形边751、短边753和第二倒角部52。

请查看图12，在本实施例中，同一半导体叠层结构120的多个倒角部50的曲率半径相等。第一倒角部51的曲率半径、第二倒角部52的曲率半径和第三倒角部53的曲率半径均相等。

请查看图13，同一半导体叠层结构120的多个倒角部的曲率半径也可以不相等。例如，可以根据倒角部50到第一电极垫211/第二电极延伸部222的端部的不同距离，设置第二倒角部52的曲率半径为10微米，第一倒角部51和第三倒角部53的曲率半径为20微米，由此实现在提升芯片的可靠性的同时，保证更多的有效发光面积，从而进一步提升发光二极管的光电性能。

实施例6

请参阅图14和图15，图14为本发明实施例六提供的发光二极管芯片的俯视结构示意图，图15为沿图11中F-F1向的剖面结构示意图。相较于图1第一实施例的发光二极管而言，该第六施例的发光二极管的不同之处主要在于：本实施例的发光二极管为倒装结构的二极管，其还包括第一焊盘41和第二焊盘42，第一焊盘41和第二焊盘42通过保护层18的开口分别连接第一电极21和第二电极22。而第一实施例的发光二极管则为正装结构的二极管。同一半导体叠层结构120的多个倒角部50的曲率半径可以相等或者不相等，可参照前述实施例所述，此处不再赘述。

上述各实施例提供的发光二极管不仅适用于如图2、图15所示的正装结构、倒装结构的芯片，还适用于高压结构的芯片。高压结构的芯片包括多个发光单元，相邻发光单元之间通过衬底上的隔离槽相互隔离，且通过横跨在隔离槽上的互联电极实现电性连接。其中，半导体发光序列堆叠层侧壁如上述各实施例所述的有选择性的部分设置凹凸形表面结构。其具体的结构、性能和优点可参照前述内容，在此不做过多赘述。

本发明还提供一种发光装置，其采用上述任一实施例提供的发光二极管。发光二极管的尺寸可以是Micro LED、Mini LED或常规LED。发光二极管可应用于背光显示或者RGB显示屏，小尺寸的倒装发光二极管可以数百颗或者数千颗或者数万颗的数量集成式的安装在应用基板或者封装基板上，形成背光显示装置或者RGB显示装置的发光光源部分。

前述的倒角部50与倒角边80可以是一个圆弧。需要补充说明的是，由于光刻胶的差异等因素的影响，本发明表述的线并非一定是完全笔直的直线，亦包含了在实施制作中可能会出现直线边略微鼓起或弯曲等状态的情形；本发明表述的弧形并非一定是一个圆上的弧形，亦包含了在实施制作中可能会出现弧形边略微鼓起或弯曲等状态的情形。本案表述的相等是从广义上理解的（并非是完全一丝一毫不差的相等），例如允许存在0.1微米以内的误差，例如距离1微米和距离1.1微米，这也属于本案所说的距离相等。

综上所述，本发明一实施例提供的一种发光二极管及发光装置，通过对走道交叉区域的LED芯片外延层边角位置的优化设置，如扩大LED芯片外延层位于走道交叉位置的倒角部的曲率半径、或在芯片不同位置的外延层设置不同曲率半径的倒角部等方式，扩大走道交叉区域的隐切窗口，有效避免隐形切割时激光能量对外延层的损伤，还可以减小走道的宽度，从而使本发明的发光二极管在提升芯片的可靠性的同时，可以保证更多的有效发光面积，从而进一步提升发光二极管的光电性能。

另外，本领域技术人员应当理解，尽管现有技术中存在许多问题，但是，本发明的每个实施例或技术方案可以仅在一个或几个方面进行改进，而不必同时解决现有技术中或者背景技术中列出的全部技术问题。本领域技术人员应当理解，对于一个权利要求中没有提到的内容不应当作为对于该权利要求的限制。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种发光二极管，包括：

半导体叠层，包括第一半导体层、发光层和第二半导体层，所述发光层位于所述第一半导体层和所述第二半导体层之间, 所述半导体叠层被分割为若干个独立的半导体叠层结构, 所述半导体叠层结构包括走道，所述走道形成于相邻所述半导体叠层结构之间，所述走道环绕所述半导体叠层结构；

第一电极，位于所述第一半导体层之上；

第二电极，位于所述第二半导体层之上；

其特征在于，从所述发光二极管的上方朝向所述半导体叠层俯视，所述任一半导体叠层结构有至少一个位于所述走道的倒角部，所述倒角部的曲率半径范围为5~50微米。

2.根据权利要求1所述的发光二极管，其特征在于：所述走道的宽度为x微米，所述倒角部的曲率半径范围随着所述走道的宽度减小而增大。

3.根据权利要求1所述的发光二极管，其特征在于：x≤4μm，所述倒角部的曲率半径的范围介于15~12x微米。

4.根据权利要求1所述的发光二极管，其特征在于：4μm＜x≤7μm，所述倒角部的曲率半径的范围介于15~6x微米。

5.根据权利要求1所述的发光二极管，其特征在于：7μm＜x≤12μm，所述倒角部的曲率半径的范围介于5~3x微米。

6.根据权利要求1所述的发光二极管，其特征在于：x＞12μm，所述倒角部的曲率半径的范围介于5~2x微米。

7.根据权利要求1所述的发光二极管，其特征在于：所述发光二极管还包括保护层，所述保护层覆盖所述半导体叠层，所述保护层有至少一个倒角边，所述倒角部的曲率半径与所述倒角边的曲率半径相等。

8.根据权利要求1所述的发光二极管，其特征在于：所述同一半导体叠层结构的多个所述倒角部的曲率半径可以相等或者不相等。

9.根据权利要求1所述的发光二极管，其特征在于：从所述发光二极管的上方朝向所述半导体叠层俯视，所述半导体叠层结构具有四个侧边和四个所述倒角部，所述四个侧边和所述四个倒角部在一个环绕方向上依次定义为第一侧边、第一倒角部、第二侧边、第二倒角部、第三侧边、第三倒角部、第四侧边和第四倒角部，所述第一倒角部的曲率半径、所述第二倒角部的曲率半径、所述第三倒角部的曲率半径和所述第四倒角部的曲率半径均相等，x是所述走道的最小宽度。

10.根据权利要求1所述的发光二极管，其特征在于：从所述发光二极管的上方朝向所述半导体叠层俯视，所述半导体叠层结构具有四个侧边和三个所述倒角部，所述四个侧边和所述三个倒角部在一个环绕方向上依次定义为第一倒角部、第一侧边、曲线边、第二倒角部、第二侧边、第三倒角部和第三侧边，所述第一倒角部的曲率半径、所述第二倒角部的曲率半径和所述第三倒角部的曲率半径均相等，x是所述走道的最小宽度。

11.根据权利要求8所述的发光二极管，其特征在于：所述同一半导体叠层结构的多个所述倒角部的曲率半径随着远离所述第一电极而逐渐增大。

12.根据权利要求8所述的发光二极管，其特征在于：所述第二电极包括至少一第二电极延伸部，所述同一半导体叠层结构的多个所述倒角部的曲率半径随着远离所述第二电极延伸部的端部而逐渐增大。

13.根据权利要求1所述的发光二极管，其特征在于：所述半导体叠层结构具有一最短侧边，所述最短侧边的尺寸为y微米，所述倒角部的曲率半径范围为5~y/3微米。

14.一种发光二极管，其特征在于：所述发光二极管包括：

半导体叠层，包括第一半导体层、发光层和第二半导体层，所述发光层位于所述第一半导体层和所述第二半导体层之间，所述半导体叠层被分割为若干个独立的半导体叠层结构；

第一电极，位于所述第一半导体层之上；

第二电极，位于所述透明导电层之上；

其特征在于，从所述发光二极管的上方朝向所述半导体叠层俯视，所述任一半导体叠层结构具有至少一第一类倒角部和一第二类倒角部，所述第一类倒角部到所述第一电极的距离小于所述第二类倒角部到所述第一电极的距离，所述第一类倒角部的曲率半径小于所述第二类倒角部的曲率半径。

15.根据权利要求14所述的发光二极管，其特征在于：所述第一类倒角部的曲率半径范围为5~50微米。

16.根据权利要求14所述的发光二极管，其特征在于：所述第二类倒角部的曲率半径范围为5~50微米。

17.根据权利要求14所述的发光二极管，其特征在于：所述第一类倒角部和所述第二类倒角部的曲率半径比值为0.5~1倍。

18.一种发光二极管，包括：

半导体叠层，包括第一半导体层、发光层和第二半导体层，所述发光层位于所述第一半导体层和所述第二半导体层之间, 所述半导体叠层被分割为若干个独立的半导体叠层结构；

第一电极，位于所述第一半导体层之上；

第二电极，位于所述第二半导体层之上；

其特征在于，所述半导体叠层结构具有一最短侧边，所述最短侧边的尺寸为y微米，从所述发光二极管的上方朝向所述半导体叠层俯视，所述任一半导体叠层结构有至少一个倒角部，所述倒角部的曲率半径范围为5~y/3微米。

19.根据权利要求2所述的一种发光二极管芯片，其特征在于，所述保护层包括二氧化硅层或者氮化硅层或者碳化硅层。

20.一种发光装置，其特征在于：所述发光装置采用如权利要求1~19中任一项所述的发光二极管。