CN117096015A - 集成电路制造方法 - Google Patents
集成电路制造方法 Download PDFInfo
- Publication number
- CN117096015A CN117096015A CN202311108654.1A CN202311108654A CN117096015A CN 117096015 A CN117096015 A CN 117096015A CN 202311108654 A CN202311108654 A CN 202311108654A CN 117096015 A CN117096015 A CN 117096015A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- substrate
- mask
- integrated circuit
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 125
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 212
- 230000008569 process Effects 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 238000001259 photo etching Methods 0.000 claims abstract description 24
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 15
- 230000000873 masking effect Effects 0.000 claims abstract description 13
- 238000010030 laminating Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 28
- 238000005468 ion implantation Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 238000004528 spin coating Methods 0.000 claims description 12
- 239000002344 surface layer Substances 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 238000001704 evaporation Methods 0.000 claims description 9
- 230000008020 evaporation Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000002318 adhesion promoter Substances 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 abstract description 10
- 239000000203 mixture Substances 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 37
- 238000000206 photolithography Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 11
- 239000010409 thin film Substances 0.000 description 10
- 238000011161 development Methods 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000000609 electron-beam lithography Methods 0.000 description 3
- 230000005661 hydrophobic surface Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- -1 etc. Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 230000005660 hydrophilic surface Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种集成电路制造方法，在通过光刻工艺形成具有光刻图形的光刻胶掩膜之后，通过温度不超过200℃的超低温原子层沉积工艺，在该光刻胶掩膜及衬底的表面上覆盖相应的介质薄膜，由此通过介质薄膜包覆光刻胶掩膜，可以改善甚至避免了光刻胶在对衬底进行构图的后续工艺中发生倾倒、倒塌、漂移或扭曲变形等情况，避免在制造的集成电路中存在因光刻胶掩膜的上述问题而带来的缺陷。而且由于介质薄膜包覆在光刻胶掩膜上，能补偿光刻图形在光刻工艺中的损失，因此由介质薄膜与光刻胶掩膜层叠形成的图形化掩膜的图案精度更高，在该图形化掩膜的掩蔽作用下，对衬底进行后续工艺来实现构图时，能提高后续工艺在衬底中形成的构图的图案化精准度。
Description
技术领域
本发明涉及集成电路的制造技术领域，特别涉及一种集成电路制造方法。
背景技术
光刻技术在集成电路(IC)制造中被广泛使用，光刻工艺中，掩膜版中的图案可以被转移至涂覆在衬底表面的光刻胶(Photo Resist)中，从而形成光刻胶掩膜，通过该光刻胶掩膜可以实现对衬底表层进行构图。例如，如图1所示，在衬底100的表面上通过光刻工艺形成光刻胶掩膜200之后，在光刻胶掩膜200的掩蔽作用下，向衬底100的表层中注入离子，形成离子注入区101，离子注入区101的分布图形与光刻胶掩膜200中的光刻图形一致。
其中，如何选择光刻胶的涂覆厚度、光刻胶的类型、甩胶及烘烤条件、曝光条件等，一般都是光刻工艺需要考虑的问题。光刻胶厚度越薄，光刻难度相对越低，与此同时光刻胶的厚度常常又受限于光刻图形(即光刻胶掩膜的图案)的尺寸大小。对于尺寸较小的光刻图形，由于临近光学效应的问题，是不可以涂布较大厚度的光刻胶的。但是对于后续工艺(例如刻蚀、蒸镀、离子注入等)来说，光刻胶涂布的越厚，其工艺越容易实现。所以一般需要综合考虑所有工艺步骤来确定光刻胶的涂布厚度。
然而，随着集成电路的特征尺寸的不断减小，光刻技术也不断发展，其所形成的光刻图形也越来越精细化，光刻胶厚度与光刻图形的特征尺寸的比例(如图1中的光刻胶厚度H与光刻胶脊线宽W的比例H/W)也越来越大，光刻胶掩膜常会在光刻胶的显影过程、等离子水清洗或氮气吹扫以及以光刻胶掩膜为掩模的后续工艺(例如刻蚀、蒸镀、离子注入等)中，在局部出现倾倒、倒塌、漂移、扭曲变形或脱落等的情形，由此导致后续工艺无法对衬底表层实现可靠的构图，造成最终制造的集成电路有缺陷。
发明内容
本发明的目的在于提供一种集成电路制造方法，其能够通过简单的方法来避免光刻工艺所获得的光刻胶掩膜在后续工艺中发生倾倒、倒塌、漂移或扭曲变形等情况，提高集成电路的可靠性。
为实现上述目的，本发明提供一种集成电路制造方法，其包括以下步骤：
通过光刻工艺在衬底上形成具有光刻图形的光刻胶掩膜；
通过温度不超过200℃的超低温原子层沉积(Ultra-low Temperature AtomicLayer Deposition)工艺，在所述光刻胶掩膜及所述衬底的表面上覆盖相应的介质薄膜，所述介质薄膜与所述光刻胶掩膜层叠形成所需的图形化掩膜，所述图形化掩膜的图案精度和机械强度均高于所述光刻胶掩膜；
在所述图形化掩膜的掩蔽作用下，对所述衬底进行后续工艺，以对所述衬底的表层进行构图。
可选地，所述光刻胶掩膜顶部上的所述介质薄膜的厚度大于所述光刻胶掩膜底部侧壁以及所述衬底表面上的所述介质薄膜的厚度。
可选地，所述光刻胶掩膜侧壁上的所述介质薄膜由上至下逐渐变薄。
可选地，所述介质薄膜的厚度为
可选地，所述超低温原子层沉积工艺的温度为10℃～150℃。
可选地，所述介质薄膜的材料包括氧化硅、氮化硅和氮氧化硅中的至少一种。
可选地，所述光刻胶掩膜的厚度与光刻胶脊线宽的比值大于3。
可选地，所述后续工艺包括刻蚀、离子注入和蒸镀中的至少一种。
可选地，通过光刻工艺在衬底上形成具有光刻图形的光刻胶掩膜的步骤包括：
在所述衬底表面上旋涂光刻胶；
对所述光刻胶进行软烘；
对软烘后的所述光刻胶进行曝光；
对曝光后的光刻胶进行后烘(Post Exposure Baking)；
对后烘后的光刻胶进行显影，以形成所述光刻图形。
可选地，所述的集成电路制造方法还包括以下步骤中的至少一个:
(1)在所述衬底表面上旋涂光刻胶之前，在氮气或惰性气体氛围内，对所述衬底进行表面清洗和烘干；
(2)在所述衬底表面上旋涂光刻胶之前，在所述衬底表面上覆盖增粘剂层和/或底部抗反射层；
(3)在对所述光刻胶进行曝光之前，在所述光刻胶的顶面上覆盖顶部抗反射层；
(4)在对所述光刻胶进行显影之后，对所述光刻胶掩膜进行硬烘。
与现有技术相比，本发明的技术方案至少存在以下有益效果之一：
1、在通过光刻工艺形成具有光刻图形的光刻胶掩膜之后，通过温度不超过200℃的超低温原子层沉积工艺，在该光刻胶掩膜及衬底的表面上覆盖相应的介质薄膜，由此通过介质薄膜包覆光刻胶掩膜，可以改善甚至避免了光刻胶在对衬底进行构图的后续工艺中发生倾倒、倒塌、漂移或扭曲变形等情况，避免在制造的集成电路中存在因光刻胶掩膜的上述问题而带来的缺陷。
2.由于介质薄膜包覆在光刻胶掩膜上，能补偿光刻图形在光刻工艺中的损失，因此由介质薄膜与光刻胶掩膜层叠形成的图形化掩膜的图案精度更高，在该图形化掩膜的掩蔽作用下，对衬底进行后续工艺来实现构图时，能提高后续工艺在衬底中形成的构图的图案化精准度。
3.由于介质薄膜与光刻胶掩膜层叠形成的图形化掩膜的精度和机械强度提高，因此在该图形化掩膜的掩蔽作用下，对衬底进行后续工艺来实现构图时的可靠性更高，可以达到在不影响集成电路性能的前提下提高集成电路的可靠性和良率的效果。
附图说明
本领域的普通技术人员将会理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：
图1是现有的集成电路制造方法中的器件剖面示意图。
图2是本发明一实施例的集成电路制造方法的流程示意图。
图3是本发明一实施例的集成电路制造方法中的器件剖面示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。自始至终相同附图标记表示相同的元件。应当明白，当元件被称为"连接到"、“耦接”其它元件时，其可以直接地连接其它元件，或者可以存在居间的元件。相反，当元件被称为"直接连接到"其它元件时，则不存在居间的元件。在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。
正如背景技术中所述，随着集成电路的特征尺寸的不断减小，光刻工艺所形成的光刻图形常会在光刻胶的显影过程、等离子水清洗或氮气吹扫以及以光刻胶掩膜为掩模对衬底表层进行构图的后续工艺(例如刻蚀、蒸镀、离子注入等)中，因遭受到冲击力而在局部出现倾倒、倒塌、漂移、扭曲变形等的情形，进而造成制造的集成电路有缺陷。
例如，当光刻胶为负胶，光刻工艺形成的光刻图形为厚度为圆柱阵列时，该光刻胶的厚度与图形特征尺寸的比例(即图1中的光刻胶厚度与光刻胶脊线宽的比例H/W)较大，在曝光显影后就会出现向一侧倾倒的现象。
再例如，当光刻胶为正胶，在曝光显影后光刻图形的形貌表征无异常，但是经后续的蒸镀工艺后发生光刻胶倒塌的现象。究其原因是：光刻胶厚度与光刻图形的特征尺寸的比例(即图1中的光刻胶厚度与光刻胶脊线宽的比例H/W)过大，导致光刻胶脊在蒸镀过程中受到侧向冲击力而向左右两边发生扭曲。
又例如，BCD制程中，用于定义p体区(p-Body)和n漂移区(n-Drift)的光刻工艺中，其形成的光刻图形的光刻胶厚度与光刻胶脊线宽的比例(即图1中的光刻胶厚度与光刻胶脊线宽的比例H/W)过大，在后续的刻蚀和/或离子注入工艺中，该光刻图形因受到侧向冲击力而极容易发生倒塌问题。
目前通常有以下方法来改善上述问题：
1、在涂覆光刻胶之前先使用增粘剂，该方法可以将石英、玻璃或者有天然氧化层的硅片的亲水性表面改变为疏水性，由此能够提高硅片对非极性或者低极性的光刻胶的亲和力，即在涂覆光刻胶之后可以提高衬底与光刻胶的附着力，从而改善光刻胶脱落、倾倒或漂移等问题。该方法虽然对提高衬底与光刻胶的附着力、改善光刻胶脱落的效果明显，但对于改善和避免细长且窄小的光刻图形的倒塌等问题的效果微乎其微。
2、当光刻图形的胶厚与光刻胶脊线宽的比值超出规格(负胶>7.7，正胶>3)时，对于刻蚀或离子注入等后续工艺，可在涂覆光刻胶之后再形成其它材质的膜(例如在光刻胶顶面上形成顶部抗反射层)来做过渡掩膜，对于蒸镀等后续工艺可在涂覆光刻胶之前先增加底部抗反射层，由此形成双层胶结构来加强光刻胶。该方法由于需要选用或者增加其它材质做过渡掩膜，需要增加过渡掩膜层的沉积、平坦化、去除与清洗等工艺，因此增加了工艺成本，延长了工艺周期，而且还可能会因增加工艺步骤而影响器件性能及良率。
3、在电子束光刻工艺中，通过在光刻胶上旋涂一层导电胶，可以一定程度上解决电子束光刻中的荷电效应，改善光刻过程导致光刻图形的变形或者漂移甚至倒塌的问题。该方法只适用于于电子束光刻工艺，对其他光刻工艺没有普适性。
4、由于光刻胶倾倒的本质是光刻胶体强度不够，但成因确是液体(显影液和定影液)的表面张力导致光刻图形的坍塌等问题，因此为避免细长且窄小的光刻图形的坍塌等问题，可以通过持续改善光刻工艺中的多重烘烤工序(包括曝光前的软烘，曝光后且显影前的后烘以及显影后的硬烘等)。该方法需要多因子制程调节，过程繁复，可控性差，且随着光刻胶厚度、类型及图案变化，多重烘烤工序须同步调节，普适性不强。
基于此，本发明提供一种集成电路的制造方法，其能够通过简单的方法来避免光刻工艺所获得的光刻胶掩膜在后续工艺中发生倾倒、倒塌、漂移或扭曲变形等情况，提高集成电路的可靠性，且具有普适性。
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2和图3，本发明一实施例提供一种集成电路制造方法，其包括以下步骤：
S1，通过光刻工艺在衬底上形成具有光刻图形的光刻胶掩膜；
S2，通过温度不超过200℃的超低温原子层沉积工艺，在所述光刻胶掩膜及所述衬底的表面上覆盖一层介质薄膜，所述介质薄膜与所述光刻胶掩膜层叠形成所需的图形化掩膜，所述图形化掩膜的图案精度和机械强度均高于所述光刻胶掩膜；
S3，在所述图形化掩膜的掩蔽作用下，对所述衬底进行后续工艺，以对所述衬底的表层进行构图。
请参考图3中的(A)，在步骤S1中，提供的衬底100可以是任意合适的基底，例如硅片、石英玻璃等等，该衬底100可以是裸硅等或者经过一些工艺处理后的衬底(例如衬底中已形成一些元件或者结构)。
请参考图3中的(A)，在步骤S1中，通过光刻工艺在衬底上形成具有光刻图形的光刻胶掩膜的过程包括：
S1.1，在所述衬底100的表面上旋涂光刻胶200，其中，光刻胶200的旋涂厚度取决于光刻胶的类型(可以是正胶或负胶)、甩胶及光刻工艺中的烘烤条件、曝光条件、集成电路所需的图形特征尺寸等，其厚度在几百纳米到几微米之间；
S1.2，对旋涂的光刻胶200进行软烘，其中可以通过真空热板，在85℃～120℃下对光刻胶200进行30s～60s的烘烤，并进一步采用化学法或光学法对光刻胶进行去边；
S1.3，对软烘后的光刻胶200进行曝光；
S1.4，对曝光后的光刻胶200进行后烘，其中可以通过真空热板，在110℃～130℃下对光刻胶200进行后烘，后烘时长例如是1min左右；
S1.5，对后烘后的光刻胶200进行显影，以形成光刻图形，曝光显影后光刻图形的脊线宽可以在几纳米到1微米之间。
可选地，在步骤S1中还包括以下步骤中的至少一个，以改善形成的光刻胶掩膜的质量：
(1)在执行步骤S1.1之前(即在衬底100表面上旋涂光刻胶200之前)，在氮气或其他任意不与衬底100发生化学反应的惰性气体氛围内，对衬底100进行表面清洗和烘干，由此能够提高衬底100表面的清洁度，避免影响涂胶效果。
(2)在执行步骤S1.1之前(即在衬底100表面上旋涂光刻胶200之前)，且对衬底100进行表面清洗和烘干之后，通过涂覆或者气相沉积等任意合适的工艺，在衬底100的表面上覆盖增粘剂层(未图示)和/或底部抗反射层(未图示)。其中，增粘剂层材料中的一部分成分可以和衬底100中的亲水性的成分结合形成非亲水的成分，其材料中的另一部分成分远离衬底100形成疏水性表面，由此提高衬底100对非极性或者低极性的光刻胶200的亲和力，在衬底100上涂覆光刻胶200之后可以提高衬底100与光刻胶200的附着力，从而改善光刻胶脱落、倾倒或漂移等问题，增粘剂层例如包括六甲基二硅氮烷HMDS，HMDS的化学式为Si(CH3)3，HMDS的Si和衬底100中的亲水性的成分-OH键结合形成非亲水的成分Si-O键，HMDS中非极性的-CH3远离衬底100形成疏水性表面，在涂覆光刻胶之后，与光刻胶中的C、H、O组成的分子团有较强的作用力，从而实现衬底100与光刻胶200之间良好的附着力。在衬底100的表面上先增加底部抗反射层，一方面可以通过底部抗反射层和光刻胶200层叠形成双层胶结构，从而提高光刻胶掩膜的机械强度，另一方面通过底部抗反射层可以消除曝光过程中光刻胶200内部产生的驻波效应，避免光刻胶掩膜的侧壁出现波浪形起伏而影响图形关键尺寸和后续工艺的问题。
(3)在步骤S1.1之后且在步骤S1.3之前，即在对光刻胶200进行曝光之前，通过涂覆或者气相沉积等任意合适的工艺，在光刻胶200的顶面上覆盖顶部抗反射层(未图示)。在光刻胶200的顶面上增加顶部抗反射层，一方面可以通过顶部抗反射层和光刻胶200层叠形成双层胶结构，从而提高光刻胶掩膜的机械强度，另一方面通过顶部抗反射层可以消除曝光过程中光刻胶200内部产生的驻波效应，避免光刻胶掩膜的侧壁出现波浪形起伏而影响图形关键尺寸和后续工艺的问题。
(4)在步骤S1.4之后(即在对光刻胶200进行显影之后)，对形成的光刻胶掩膜进行硬烘。其中，硬烘可以采用真空热板实现，其烘烤温度为100℃～1300℃(略高于玻璃化温度Tg)，烘烤时间为1min～2min。
应当理解的是，步骤S1中形成的光刻胶掩膜可以是细长(即厚度大)且脊线窄的，光刻图形取决于集成电路的设计要求，例如光刻胶掩膜为圆柱阵列、线条等等。步骤S1中形成的光刻胶掩膜中的光刻胶厚度(即胶厚)H与图形特征尺寸(例如光刻胶脊线宽)W的比例H/W一般较大，例如光刻胶掩膜为负胶，其H/W可以大于4(例如H/W为4.7～8.0或者H/W小于7.7)；再例如，光刻胶掩膜为正胶，其H/W可以小于3.3，也可以大于4(例如H/W为4.7～8.0)。
请参考图3中的(B)，在步骤S2中，通过温度不高于200℃的超低温原子层沉积工艺在光刻胶掩膜和衬底100的表面上形成介质薄膜201。
其中，该介质薄膜201的材料可以是任意合适的，其厚度可以通过调整超低温原子层沉积工艺的条件(例如改变前体气体、调整沉积材料的组分等)来精确控制和微调。示例性地，控制超低温原子层沉积工艺的温度在10℃～150℃。
应当理解的是，在步骤S2中，一方面，该介质薄膜201要足够厚，其既能够对光刻胶掩膜的侧壁和顶面进行全面覆盖，又能光刻胶掩膜的光刻图形进行修补，补偿光刻胶掩膜的光刻图形在步骤S1的光刻工艺中的损失，由此可以形成包括该介质薄膜201和光刻胶掩膜的图形化掩膜202，且该图形化掩膜202的机械强度和图案精度均比原先的光刻胶掩膜更高；另一方面，该介质薄膜201要足够薄，其不会使图形化掩膜202的厚度与脊线宽的比例相比原先的光刻胶掩膜的厚度与脊线宽的比例发生大幅改变，也不会对后续步骤S3中的工艺效果产生不利影响。
此外，通常步骤S1中形成的光刻胶掩膜，因曝光和显影工艺条件的限制，其侧壁并非是竖直侧壁，其顶部变为圆角，本步骤S2中，可以通过超低温原子层沉积工艺中，利用光刻胶掩膜的H/W较大的特点以及超低温原子层沉积将被沉积物质以单原子膜的形式一层一层地镀在光刻胶掩膜表面上的特点，来精确控制介质薄膜201的材料成分、形貌和厚度，可以使得光刻胶掩膜顶部上覆盖的介质薄膜201的厚度大于光刻胶掩膜底部侧壁以及衬底100表面上覆盖的介质薄膜201的厚度，还可以使得光刻胶掩膜侧壁上覆盖的介质薄膜201由上至下逐渐变薄，由此在介质薄膜201的修补作用下，使得图形化掩膜202的上、下的宽度近似一致，图形化掩膜202的侧壁为近似竖直的侧壁，图形化掩膜202的顶部变为直角，且图形化掩膜202的底部宽度相对光刻胶掩膜的底部宽度变化不大，由此可以保证后续步骤S3中后续工艺在衬底中的构图效果。
可选地，介质薄膜201的厚度为
可选地，介质薄膜201的材料包括氧化硅、氮化硅和氮氧化硅中的至少一种。介质薄膜201可以是单层膜，也可以是多种材料膜层叠的结构。作为一种示例，介质薄膜201为氧化硅，其前驱体容易获得，成本低，实现简单。
在步骤S3中，在形成的图形化掩膜202的掩蔽作用下，对衬底100进行后续工艺，以在衬底100的表层中进行构图。该后续工艺可以是任意合适的工艺，可以包括一道工序，也可以包括多道工序，例如该后续工艺包括刻蚀、离子注入和蒸镀中的至少一种。
应当注意的是，步骤S2的超低温原子层沉积工艺不仅在光刻胶掩膜的表面上沉积了介质薄膜201，还在未被光刻胶掩膜覆盖的衬底100的表面上沉积了介质薄膜201，一方面介质薄膜201与光刻胶掩膜的层叠，可以相对增强图形化掩膜202的机械强度，另一方面，介质薄膜201与光刻胶掩膜之间的粘附力以及介质薄膜201与衬底100之间的粘附力，可以将光刻胶掩膜锁定在衬底100的表面上，由此从而在步骤S3的后续工艺中，即使受到该后续工艺带来的外力，该图形化掩膜202也依旧能够可靠地站立在衬底100的表面上，不会发生倾倒、倒塌、漂移、脱落或扭曲变形等情况，提高了该后续工艺在衬底中形成的构图的图案化精准度和可靠性，可以达到在不影响集成电路性能的前提下提高集成电路的可靠性和良率的效果。
作为一种示例，请参考图3中的(C)，在步骤S3中，在形成的图形化掩膜202的掩蔽作用下，对衬底100进行相应的掺杂离子(例如硼等p型离子或砷等n型离子)的注入，以在衬底100的表层中形成离子注入区101，离子注入区101的分布图形与图形化掩膜202的光刻图形相一致。该示例中，由于未被光刻胶掩膜覆盖的衬底100表面上的介质薄膜201的厚度较薄，因此在离子注入能量合适的情况下，注入的离子足以穿透介质薄膜201而被注入到衬底100的表层的相应深度中。也就是说，衬底100上覆盖的介质薄膜201不会对该离子注入产生不利的效果。
作为另一种示例，请参考图3中的(D)，在步骤S3中，在形成的图形化掩膜202的掩蔽作用下，对衬底100进行相应的干法刻蚀或湿法刻蚀，以在衬底100的表层中形成沟槽102，沟槽102的分布图形与图形化掩膜202的光刻图形相一致。且该示例中，由于图形化掩膜202的上下线宽基本一致且顶角为直角，因此可以保证形成的沟槽102的开口尺寸和形貌均达到预期。
应当理解的是，在形成的图形化掩膜202的掩蔽作用下，对衬底100完成所需的后续工艺之后，可以进一步去除图形化掩膜202，即依次去除介质薄膜201和光刻胶掩膜。其中，依次去除介质薄膜201和光刻胶掩膜的工艺可以是任意合适的，例如干法刻蚀或者湿法刻蚀等等。
综上所述，本发明的集成电路制造方法，在通过光刻工艺形成具有光刻图形的光刻胶掩膜之后，通过温度不超过200℃的超低温原子层沉积工艺，在该光刻胶掩膜及衬底的表面上覆盖相应的介质薄膜，由此通过介质薄膜包覆光刻胶掩膜，可以改善甚至避免了光刻胶在对衬底进行构图的后续工艺中发生倾倒、倒塌、漂移或扭曲变形等情况，避免在制造的集成电路中存在因光刻胶掩膜的上述问题而带来的缺陷。而且由于介质薄膜包覆在光刻胶掩膜上，能补偿光刻图形在光刻工艺中的损失，因此由介质薄膜与光刻胶掩膜层叠形成的图形化掩膜的图案精度更高，在该图形化掩膜的掩蔽作用下，对衬底进行后续工艺来实现构图时，能提高后续工艺在衬底中形成的构图的图案化精准度。此外，由于介质薄膜与光刻胶掩膜层叠形成的图形化掩膜的精度和机械强度提高，因此在该图形化掩膜的掩蔽作用下，对衬底进行后续工艺来实现构图时的可靠性更高，可以达到在不影响集成电路性能的前提下提高集成电路的可靠性和良率的效果。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种集成电路制造方法，其特征在于，包括以下步骤：
通过光刻工艺在衬底上形成具有光刻图形的光刻胶掩膜；
通过温度不超过200℃的超低温原子层沉积工艺，在所述光刻胶掩膜及所述衬底的表面上覆盖相应的介质薄膜，所述介质薄膜与所述光刻胶掩膜层叠形成所需的图形化掩膜，所述图形化掩膜的图案精度和机械强度均高于所述光刻胶掩膜；
在所述图形化掩膜的掩蔽作用下，对所述衬底进行后续工艺，以对所述衬底的表层进行构图。
2.如权利要求1所述的集成电路制造方法，其特征在于，所述光刻胶掩膜顶部上的所述介质薄膜的厚度大于所述光刻胶掩膜底部侧壁以及所述衬底表面上的所述介质薄膜的厚度。
3.如权利要求1所述的集成电路制造方法，其特征在于，所述光刻胶掩膜侧壁上的所述介质薄膜由上至下逐渐变薄。
4.如权利要求1所述的集成电路制造方法，其特征在于，所述介质薄膜的厚度为
5.如权利要求1所述的集成电路制造方法，其特征在于，所述超低温原子层沉积工艺的温度为10℃～150℃。
6.如权利要求1所述的集成电路制造方法，其特征在于，所述介质薄膜的材料包括氧化硅、氮化硅和氮氧化硅中的至少一种。
7.如权利要求1所述的集成电路制造方法，其特征在于，所述光刻胶掩膜的厚度与光刻胶脊线宽的比值大于3。
8.如权利要求1所述的集成电路制造方法，其特征在于，所述后续工艺包括刻蚀、离子注入和蒸镀中的至少一种。
9.如权利要求1所述的集成电路制造方法，其特征在于，通过光刻工艺在衬底上形成具有光刻图形的光刻胶掩膜的步骤包括：
在所述衬底表面上旋涂光刻胶；
对所述光刻胶进行软烘；
对软烘后的所述光刻胶进行曝光；
对曝光后的光刻胶进行后烘；
对后烘后的光刻胶进行显影，以形成所述光刻图形。
10.如权利要求9所述的集成电路制造方法，其特征在于，还包括以下步骤中的至少一个:
(1)在所述衬底表面上旋涂光刻胶之前，在氮气或惰性气体氛围内，对所述衬底进行表面清洗和烘干；
(2)在所述衬底表面上旋涂光刻胶之前，在所述衬底表面上覆盖增粘剂层和/或底部抗反射层；
(3)在对所述光刻胶进行曝光之前，在所述光刻胶的顶面上覆盖顶部抗反射层；
(4)在对所述光刻胶进行显影之后，对所述光刻胶掩膜进行硬烘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311108654.1A CN117096015A (zh) | 2023-08-30 | 2023-08-30 | 集成电路制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311108654.1A CN117096015A (zh) | 2023-08-30 | 2023-08-30 | 集成电路制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117096015A true CN117096015A (zh) | 2023-11-21 |
Family
ID=88773116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311108654.1A Pending CN117096015A (zh) | 2023-08-30 | 2023-08-30 | 集成电路制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117096015A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070197014A1 (en) * | 2006-02-17 | 2007-08-23 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
| CN102054721A (zh) * | 2009-11-05 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 检测半导体晶圆表面涂层的涂布情况的方法及装置 |
| CN115291481A (zh) * | 2022-10-09 | 2022-11-04 | 广州粤芯半导体技术有限公司 | 半导体工艺方法 |
| CN115295485A (zh) * | 2022-08-18 | 2022-11-04 | 合肥晶合集成电路股份有限公司 | 一种接触孔的形成方法 |
-
2023
- 2023-08-30 CN CN202311108654.1A patent/CN117096015A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070197014A1 (en) * | 2006-02-17 | 2007-08-23 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
| CN102054721A (zh) * | 2009-11-05 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 检测半导体晶圆表面涂层的涂布情况的方法及装置 |
| CN115295485A (zh) * | 2022-08-18 | 2022-11-04 | 合肥晶合集成电路股份有限公司 | 一种接触孔的形成方法 |
| CN115291481A (zh) * | 2022-10-09 | 2022-11-04 | 广州粤芯半导体技术有限公司 | 半导体工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7718345B2 (en) | Composite photoresist structure | |
| US20030228754A1 (en) | Fabrication method for semiconductor hole | |
| US7064080B2 (en) | Semiconductor processing method using photoresist and an antireflective coating | |
| KR101403832B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치 | |
| KR100873275B1 (ko) | 이미지센서의 제조 방법 | |
| US9268228B2 (en) | Techniques for patterning a substrate | |
| US20080160459A1 (en) | Method of forming a pattern | |
| US11990334B2 (en) | Method for tuning stress transitions of films on a substrate | |
| CN117096015A (zh) | 集成电路制造方法 | |
| KR20100127183A (ko) | 레지스트 도포 처리 방법 및 레지스트 패턴의 형성 방법 | |
| CN100541724C (zh) | 制造半导体器件的方法 | |
| US20210302624A1 (en) | Lithium niobate devices fabricated using deep ultraviolet radiation | |
| US20210116799A1 (en) | Multilayer Reflector And Methods Of Manufacture And Patterning | |
| KR20080077870A (ko) | 반도체 소자의 포토마스크 형성방법 | |
| US20070009838A1 (en) | Method of manufacturing a pattern structure and method of forming a trench using the same | |
| KR100909138B1 (ko) | 반도체 소자의 금속패턴 형성방법 | |
| KR20010005154A (ko) | 레지스트 플로우 공정을 이용한 미세패턴 형성방법 | |
| KR0172718B1 (ko) | 반도체 소자의 형성방법 | |
| CN106206284B (zh) | 改进型蚀刻工艺 | |
| CN112563121B (zh) | 图形转移方法 | |
| JP2005010635A (ja) | フォトマスク及び半導体装置の製造方法並びに光近接効果補正方法 | |
| US6541782B2 (en) | Electron beam photolithographic process | |
| CN116137251A (zh) | 半导体器件及其通孔的形成方法 | |
| KR100248352B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| CN117080159A (zh) | 特征尺寸改善的高分辨率接触孔图形结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |