CN117084715A - 超声数据实时上传方法、装置及超声数据上传系统 - Google Patents

Abstract

本发明涉及超声成像技术领域，公开了一种超声数据实时上传方法、装置及超声数据上传系统。其中，方法，基于所获取的扫描指令信息对目标对象执行当前扫描操作并生成线扫描数据，基于预设数据包量、相邻两帧始末扫描线，计算帧数据打包量以实时打包线扫描数据；基于预设扫描控制信号、第一缓存基址和第二缓存基址，生成线扫描数据的第一缓存地址和第二缓存地址；基于预设帧数据量、第一缓存地址和第二缓存地址，按照乒乓操作方式实时上传线扫描数据至接收端的第一缓存空间或第二缓存空间。本发明不需要在采集端设置DDR，从而降低了设计成本以及降低了采集端的散热功耗，并且提高了数据上传的实时性，又降低了延时。

Description

超声数据实时上传方法、装置及超声数据上传系统

技术领域

本发明涉及超声成像技术领域，具体涉及一种超声数据实时上传方法、装置及超声数据上传系统。

背景技术

超声成像是利用超声声束扫描人体器官，通过对超声回波信号的接收、数字处理（DSP），以及数字成像处理（DSI）得到二维图像,上传并显示则实现超声的DSC（数字扫描转换）功能。FPGA控制超声线束扫描，回波接收，数字信号处理，数字成像处理，最后将数字成像数据缓存一帧，并上传到显示系统直接进行二维显示。

相关技术中，超声数据上传系统扫描的大量数据一般都是在采集端设置双倍速率同步动态随机缓存器（DDR）缓存待上传数据，即在采集端通过DDR按照逐帧缓存方式先缓存完一帧线扫描数据再上传它。该超声数据上传方式需要在采集端设置DDR，导致设计成本和散热功耗增加，另外，当按照逐帧缓存方式缓存完所有帧线扫描数据，线扫描数据因逐帧缓存累积很多延时，导致实时性降低。

发明内容

有鉴于此，本发明提供了一种超声数据实时上传方法、装置及超声数据上传系统，以解决现有超声数据上传方式需要在采集端设置DDR，导致设计成本和散热功耗增加，以及延时多以及实时性降低的问题。

第一方面，本发明提供了一种超声数据实时上传方法，方法包括：

获取扫描指令信息，扫描指令信息包括：第一缓存基址、第二缓存基址、预设帧数据量、预设数据包量和预设扫描控制信号；

基于扫描指令信息，对目标对象执行当前扫描操作并生成线扫描数据，线扫描数据包括相邻两帧扫描模式、相邻两帧始末扫描线和在当前扫描操作下产生的扫描回波数据；

基于预设数据包量、相邻两帧始末扫描线，计算帧数据打包量以实时打包线扫描数据；

基于预设扫描控制信号、第一缓存基址和第二缓存基址，生成线扫描数据的第一缓存地址和第二缓存地址；

基于预设帧数据量、第一缓存地址和第二缓存地址，按照乒乓操作方式实时上传线扫描数据至接收端的第一缓存空间或第二缓存空间。

通过执行上述实施方式，在实时扫描过程实时上传线扫描数据，每当线扫描数据的帧数据量达到上传要求后，无需等待缓存完一帧数据直接通过数据发送模块上传；且在扫描过程中根据预设扫描控制信号实时产生线扫描数据对应的缓存地址，基于该缓存地址按照乒乓操作缓存在上位机对应的缓存空间，从而保证一帧数据的完整性。本实施例不需要在采集端设置DDR，从而降低了设计成本以及降低了采集端的散热功耗，并且提高了数据上传的实时性，又降低了延时。

在一种可选的实施方式中，基于预设帧数据量、第一缓存地址和第二缓存地址，按照乒乓操作方式实时上传线扫描数据至接收端的第一缓存空间或第二缓存空间，包括：

从线扫描数据中确定相邻的第一帧数据和第二帧数据，第一帧数据是第二帧数据的上帧数据；

确认第一帧数据为奇数帧数据或偶数帧数据；

若第一帧数据为奇数帧数据，基于预设帧数据量和第一缓存地址上传线扫描数据至第一缓存空间，向外发出数据读取指令以从该第一缓存空间读取已上传的线扫描数据，返回从线扫描数据中确定相邻的第一帧数据和第二帧数据的步骤，继续实时上传线扫描数据；

若第一帧数据为偶数帧数据，基于预设帧数据量和第二缓存地址上传线扫描数据至第二缓存空间，向外发出数据读取指令以从该第二缓存空间读取已上传的线扫描数据的步骤，返回从线扫描数据中确定相邻的第一帧数据和第二帧数据，继续实时上传线扫描数据。

通过执行上述实施方式，在实时扫描过程实时上传线扫描数据，每当线扫描数据的帧数据量达到上传要求后，无需等待缓存完一帧数据直接上传；且在扫描过程中基于第一缓存地址和第二缓存地址，按照乒乓操作缓存在上位机对应的缓存空间，从而保证一帧数据的完整性。本实施例不需要在采集端设置DDR，从而降低了设计成本以及降低了采集端的功耗，并且提高了数据上传的实时性，又降低了延时。

在一种可选的实施方式中，基于预设数据包量、相邻两帧始末扫描线，计算帧数据打包量以实时打包线扫描数据，包括：

基于相邻两帧始末扫描线，获取目标帧数据的起始扫描线；

基于目标帧数据的起始扫描线，生成预设帧大小的帧头信息；

基于预设数据包量和每个帧数据包大小，计算线扫描数据的帧数据打包量；

基于帧数据打包量，实时打包帧头信息和线扫描数据。

通过执行上述实施方式，有利于FPGA控制器快速上传线扫描数据，无需逐帧缓存，进而提升了线扫描数据的上传速度，保证了数据上传的实时性。

在一种可选的实施方式中，基于预设扫描控制信号、第一缓存基址和第二缓存基址，生成线扫描数据的第一缓存地址和第二缓存地址，包括：

确认目标帧数据为奇数帧数据或偶数帧数据；

若目标帧数据为奇数帧数据时，基于第一缓存基址和预设扫描控制信号累加生成第一缓存地址；

若目标帧数据为偶数帧数据时，基于第二缓存基址和预设扫描控制信号累加生成第二缓存地址。

通过执行上述实施方式，有利于FPGA控制器将线扫描数据上传至对应的缓存空间。

在一种可选的实施方式中，基于第一缓存基址和预设扫描控制信号累加生成第一缓存地址，包括：

若预设扫描控制信号为单频扫描控制信号，获取第一扫描指令和第二扫描指令；

基于第一缓存基址和第一扫描指令累加生成第一缓存地址；或，基于第一缓存基址和第二扫描指令累加生成第一缓存地址。

通过执行上述实施方式，具体生成第一缓存地址，有利于FPGA控制器将线扫描数据上传至对应的第一缓存空间。

在一种可选的实施方式中，若预设扫描控制信号为单频扫描控制信号，获取第一扫描指令和第二扫描指令；

基于第二缓存基址和第一扫描指令累加生成第二缓存地址；或，基于第二缓存基址和第二扫描指令累加生成第二缓存地址。

通过执行上述实施方式，具体生成第二缓存地址，有利于FPGA控制器将线扫描数据上传至对应的第二缓存空间。

在一种可选的实施方式中，生成第一缓存地址或第二缓存地址，包括：

若预设扫描控制信号为双频扫描控制信号，获取第三扫描指令；

确定第二缓存地址的低位地址与高位地址的分界位置；

基于预设帧数据量、分界位置和第三扫描指令，累加生成第一缓存地址或第二缓存地址。

通过执行上述实施方式，基于第三扫描指令，根据第二缓存地址的低位地址与高位地址的分界位置累加生成第二缓存地址，有利于保证双频扫描控制信号产生的数据不会混淆错乱。

根据第二方面，本发明实施例还一种超声数据实时上传装置，装置包括：

扫描信息获取模块，用于获取扫描指令信息，扫描指令信息包括：第一缓存基址、第二缓存基址、预设帧数据量、预设数据包量和预设扫描控制信号；

扫描数据生成模块，用于基于扫描指令信息，对目标对象执行当前扫描操作并生成线扫描数据，线扫描数据包括相邻两帧扫描模式、相邻两帧始末扫描线和在当前扫描操作下产生的扫描回波数据；

扫描数据打包模块，用于基于预设数据包量、相邻两帧始末扫描线，计算帧数据打包量以实时打包线扫描数据；

缓存地址生成模块，用于基于预设扫描控制信号、第一缓存基址和第二缓存基址，生成线扫描数据的第一缓存地址和第二缓存地址；

扫描数据上传模块，用于基于预设帧数据量、第一缓存地址和第二缓存地址，按照乒乓操作方式实时上传线扫描数据至第一缓存空间或第二缓存空间。

根据第四方面，本发明实施例提供一种超声数据上传系统，超声数据上传系统，包括：上位机和FPGA控制器，其中，FPGA控制器包括：FPGA控制芯片、数据打包模块、仲裁模块和数据发送模块；

上位机，用于当执行当前扫描操作时，向FPGA控制器发送扫描指令信息，扫描指令信息包括：第一缓存基址、第二缓存基址、预设帧数据量、预设数据包量和预设扫描控制信号；

FPGA控制芯片，用于从上位机接收扫描指令信息，并基于扫描指令信息，对目标对象执行当前扫描操作并生成线扫描数据，线扫描数据包括相邻两帧扫描模式、相邻两帧始末扫描线和在当前扫描操作下产生的扫描回波数据；

数据打包模块，用于基于预设数据包量、相邻两帧始末扫描线，计算帧数据打包量以实时打包线扫描数据；

仲裁模块，与数据打包模块连接，用于基于预设扫描控制信号、第一缓存基址和第二缓存基址，生成线扫描数据的第一缓存地址和第二缓存地址；

数据发送模块，与数据打包模块和仲裁模块连接，用于已打包后的线扫描数据和第一缓存地址和第二缓存地址发送至FPGA控制芯片，以使FPGA控制芯片基于预设帧数据量、第一缓存地址和第二缓存地址，按照乒乓操作方式实时上传线扫描数据至第一缓存空间或第二缓存空间。

根据第五方面，本发明实施例一种计算机设备，包括：

存储器和处理器，存储器和处理器之间互相通信连接，存储器中存储有计算机指令，处理器通过执行计算机指令，从而执行第一方面或第一方面任一实施方式中的超声数据实时上传方法。

根据第六方面，本发明实施例还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机指令，计算机指令用于使计算机执行第一方面或第一方面任一实施方式中的超声数据实时上传方法。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本发明实施例的超声数据实时上传方法的流程示意图；

图2是根据本发明实施例的另一超声数据实时上传方法的流程示意图；

图3是根据本发明实施例的又一超声数据实时上传方法的流程示意图；

图4是根据本发明实施例的再一超声数据实时上传方法的流程示意图；

图5A是根据本发明基于单频扫描控制信号生成第一缓存地址的示意图；

图5B是根据本发明基于单频扫描控制信号生成第二缓存地址的示意图；

图6A是根据本发明基于双频扫描控制信号生成第一缓存地址的示意图；

图6B是根据本发明基于双频扫描控制信号生成第二缓存地址的示意图；

图7是根据本发明实施例的超声数据实时上传装置的结构框图；

图8是根据本发明实施例的超声数据实时上传系统的结构框图；

图9是本发明实施例的计算机设备的硬件结构示意图。

附图标记：

81-上位机；82- FPGA控制器；821-FPGA控制芯片；822-数据打包模块；823-仲裁模块；824-数据发送模块。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

根据本发明实施例，提供了一种超声数据实时上传方法的实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

在本实施例中提供了一种超声数据实时上传方法，可用于移动终端，如手机、平板电脑等（结合实际情况描述执行主体），本实施例中的超声数据实时上传方法，可以应用于超声数据上传系统，因此，本实施例可以将该超声数据上传系统作为执行主体，图1是根据本发明实施例的超声数据实时上传方法的流程图，如图1所示，该流程包括如下步骤：

步骤S101，获取扫描指令信息，扫描指令信息包括：第一缓存基址、第二缓存基址、预设帧数据量、预设数据包量和预设扫描控制信号。

具体地，此处的扫描指令信息可以是超声数据上传系统中的FPGA控制器中的FPGA控制芯片从上位机获取。第一缓存基址可以用dma_up_des_addr_1表示，第二缓存基址可以用dma_up_des_addr_2表示，预设帧数据量可以用dma_up_dwdata_num表示（单位DW），预设数据包量可以用dma_up_tlp_len表示（单位：DW），本实施例中的预设数据包量的大小可以为32，预设扫描控制信号可以为b_data_ctrl表示，本实施例中的预设扫描控制信号可以为单频扫描或者双频扫描控制信号。

示例性地，当用户启动扫描时，上位机可以向FPGA控制芯片下发dma_up_des_addr_1；dma_up_des_addr_2；dma_up_dwdata_num；dma_up_tlp_len；b_data_ctrl这些扫描指令信息，以实现最终的超声数据实时上传的目的。

步骤S102，基于扫描指令信息，对目标对象执行当前扫描操作并生成线扫描数据，线扫描数据包括相邻两帧扫描模式、相邻两帧始末扫描线和在当前扫描操作下产生的扫描回波数据。

具体地，此处可以通过超声数据上传系统中的FPGA控制芯片执行步骤S102。目标对象可以是被检测人体中的体内器官，当前扫描操作是用户启动扫描时产生超声扫描图像对应的当下动作。线扫描数据是基于超声扫描线扫描产生的超声扫描图像数据，该线扫描数据可以用b_data表示。相邻两帧扫描模式包括上下两帧扫描模式，相邻两帧始末扫描线包括上下两帧始末扫描线，扫描回波数据为在扫描指令信息的作用下所产生的回波信号。

示例性地，相邻两帧中上帧扫描模式可以用cur_sc_mod表示，相邻两帧中下帧扫描模式可以用nxt_sc_mode表示；相邻两帧中起始扫描线可以用frame_sof表示，相邻两帧中终止扫描线可以用frame_eof表示。扫描回波数据可以用sc_data表示。

步骤S103，基于预设数据包量、相邻两帧始末扫描线，计算帧数据打包量以实时打包线扫描数据。

具体地，预设数据包量可以根据实际情况进行灵活设置，例如：预设数据量可以为100DW。帧数据打包量用于缓存线扫描数据。 FPGA根据上位机下发的扫描指令信息，在实时扫描的过程中，将接收的线扫描数据缓存在数据缓存器FIFO中，并实时监控缓存的数据量，当达到数据缓存量（帧数据打包量）后则将已缓存的数据打包后送入FPGA控制器中的数据发送模块。

在步骤S103中，无需在线扫描数据的采集端设置DDR逐帧缓存数据，而是在扫描过程中一边基于扫描指令信息执行扫描操作，一边基于帧数据打包量打包线扫描数据，即边扫描边打包，一旦满足打包要求后将已打包数据通过FPGA控制器中的数据发送模块发送出去。相比而言，在采集端设置DDR缓存完一帧再逐帧上传线扫描数据，由于线扫描数据量大会花费ms级时间上传，而本实施例基于帧数据打包量实时打包线扫描数据，相当于分散上传，在后续上传中只需几十个时钟就完成，相比于传统逐帧缓存方式上传线扫描数据可以提速ms级。因此，本实施例有利于显著提升线扫描数据的上传速度，并且，无需设置DDR，可以减少设计成本。

步骤S104，基于预设扫描控制信号、第一缓存基址和第二缓存基址，生成线扫描数据的第一缓存地址和第二缓存地址。

具体地，此处的第一缓存地址和第二缓存地址可以通过FPGA控制器中的仲裁模块生成。第一缓存地址用于存储线扫描数据的第一位置信息，第二缓存地址用于存储线扫描数据的第二位置信息。本实施例基于第一缓存地址和第二缓存地址，有利于在接收端缓存已打包的线扫描数据。

步骤S105，基于预设帧数据量、第一缓存地址和第二缓存地址，按照乒乓操作方式实时上传线扫描数据至接收端的第一缓存空间或第二缓存空间。

具体地，此处接收端可以为超声数据上传系统中的上位机，步骤S105具体可以通过超声数据上传系统中的FPGA控制器执行动作。

在步骤S105中，通过FPGA控制器中的数据发送模块上传线扫描数据至上位机端时，每一个线扫描数据包都有一个地址，该地址对应的是上位机端的缓存空间地址，也就是说把原本在采集端缓存线扫描数据调整到通过接收端的上位机端缓存线扫描数据。本实施例通过两个缓存空间执行乒乓操作，可以防止上传下一帧线扫描数据时与上位机取上一帧线扫描数据发生冲突。

本实施例中的超声数据实时上传方法，在实时扫描过程实时上传线扫描数据，每当线扫描数据的帧数据量达到上传要求后，无需等待缓存完一帧数据直接通过FPGA控制器中的数据发送模块上传；且在扫描过程中根据预设扫描控制信号实时产生线扫描数据对应的缓存地址，基于该缓存地址按照乒乓操作缓存在上位机对应的缓存空间，从而保证一帧数据的完整性。本实施例不需要在采集端设置DDR，从而降低了设计成本以及降低了采集端的散热功耗，并且提高了数据上传的实时性，又降低了延时。

在本实施例中提供了一种超声数据实时上传方法，可用于上述的超声数据上传系统，图2是根据本发明实施例的超声数据实时上传方法的流程图，如图2所示，步骤S105，基于预设帧数据量、第一缓存地址和第二缓存地址，按照乒乓操作方式实时上传线扫描数据至接收端的第一缓存空间或第二缓存空间，包括：

步骤S2051，从线扫描数据中确定相邻的第一帧数据和第二帧数据，第一帧数据是第二帧数据的上帧数据。

具体地，基于当前扫描操作产生的线扫描数据是由很多帧数据构成，确定相邻的上下两帧数据。许多线扫描数据的上下两帧数据表示为cur_sc_mode, nxt_sc_mode,…。

步骤S2052，确认第一帧数据为奇数帧数据或偶数帧数据。

步骤S2053，若第一帧数据为奇数帧数据，基于预设帧数据量和第一缓存地址上传线扫描数据至第一缓存空间，向外发出数据读取指令以从该第一缓存空间读取已上传的线扫描数据，返回从线扫描数据中确定相邻的第一帧数据和第二帧数据的步骤，继续实时上传线扫描数据。

具体地，步骤S2051-步骤S2053可以通过超声数据上传系统中的FPGA控制器执行。第一帧数据为上一帧数据，奇数帧数据用1表示，偶数帧数据用2表示，当上帧数据为1时，上传的数据量满足预设帧数据量（dma_up_dwdata_num）后向外产生中断信号（数据读取指令），即FPGA控制器可以向上位机发送数据读取指令，此时，上位机基于第一缓存地址（dma_up_addr_sel）并获取第一缓存空间的线扫描数据。当收到上帧数据的结束扫描线则返回到空闲状态等待下帧数据的起始扫描线并循环操作。

在本实施例中，由于上传完一帧数据后，可以通过触发中断告知外界可以取数据，同时会立刻上传下一帧数据，如果按照传统方式继续往上一帧所在空间写数据，外界设备（上位机）没有及时取完上一帧的数据，此时再操作该空间会损坏数据和影响取数据。因此，本实施例设置第一缓存空间和第二缓存空间，通过执行乒乓操作，为了保证上一帧数据不受下一帧数据影响。

步骤S2054，若第一帧数据为偶数帧数据，基于预设帧数据量上传线扫描数据至第一缓存空间，向外发出数据读取指令以从该第二缓存空间读取已上传的线扫描数据，返回从线扫描数据中确定相邻的第一帧数据和第二帧数据的步骤，继续实时上传线扫描数据。

具体地，同理，对于当上帧数据为2时，上传的数据量满足预设帧数据量（dma_up_dwdata_num）后向外产生中断信号（数据读取指令），即FPGA控制器可以向上位机发送数据读取指令，此时，上位机基于第二缓存地址（dma_up_addr_sel）并获取第二缓存空间的线扫描数据。当收到上帧数据的结束扫描线则返回到空闲状态等待下帧数据的起始扫描线并循环操作。

本实施例通过执行上述步骤S2051-步骤S2054，在实时扫描过程实时上传线扫描数据，每当线扫描数据的帧数据量达到上传要求后，无需等待缓存完一帧数据直接上传；且在扫描过程中基于第一缓存地址和第二缓存地址，按照乒乓操作缓存在上位机对应的缓存空间，从而保证一帧数据的完整性。本实施例不需要在采集端设置DDR，从而降低了设计成本以及降低了采集端的功耗，并且提高了数据上传的实时性，又降低了延时。

在本实施例中提供了一种超声数据实时上传方法，可用于上述的超声数据上传系统，图3是根据本发明实施例的超声数据实时上传方法的流程图，如图3所示，步骤S103,基于预设数据包量、相邻两帧始末扫描线，计算帧数据打包量以实时打包线扫描数据，包括：

步骤S3031，基于相邻两帧始末扫描线，获取目标帧数据的起始扫描线。

具体地，目标帧可以认为是锁定的当前帧数据，为了便于计算数据打包量。相邻两帧始末扫描线为frame_sof、frame_eof，其中，frame_sof为当前帧数据的起始扫描线。

步骤S3032，基于目标帧数据的起始扫描线，生成预设帧大小的帧头信息。

具体地，帧头信息可以用frame_inf表示。例如：根据线扫描里的当前帧数据的起始扫描线frame_sof产生2048bit帧头信息frame_inf。帧头信息为frame_inf，则2048/64=32个头信息。

步骤S3033，基于预设数据包量和每个帧数据包大小，计算线扫描数据的帧数据打包量。

具体地，预设数据包量为dma_up_tlp_len，其大小为32DW，32DW=32*32bit=1024bit，每个帧数据包大小为64bit，帧数据打包量为可以通过该方式计算，dma_up_tlp_len/64=16。

步骤S3034，基于帧数据打包量，实时打包帧头信息和线扫描数据。

具体地，在实时扫描的过程中，将接收的线扫描数据缓存在数据缓存器FIFO中，并实时监控缓存的数据量，当缓存量为dma_up_tlp_len/64=16时触发读FIFO，连续读出dma_up_tlp_len/64=16个数据进行打包。此处可以通过FPGA控制器中的数据打包模块进行实时打包。

本实施例通过帧数据打包量对线扫描数据进行实时打包，有利于FPGA控制器快速上传线扫描数据，无需逐帧缓存，进而提升了线扫描数据的上传速度，保证了数据上传的实时性。

在本实施例中提供了一种超声数据实时上传方法，可用于上述的超声数据上传系统，图4是根据本发明实施例的超声数据实时上传方法的流程图，如图3所示，步骤S104，基于预设扫描控制信号、第一缓存基址和第二缓存基址，生成线扫描数据的第一缓存地址和第二缓存地址，包括：

步骤S4041，确认目标帧数据为奇数帧数据或偶数帧数据。

步骤S4042，若目标帧数据为奇数帧数据时，基于第一缓存基址和预设扫描控制信号累加生成第一缓存地址。

步骤S4043，若目标帧数据为偶数帧数据时，基于第二缓存基址和预设扫描控制信号累加生成第二缓存地址。

具体地，上述步骤S4041-步骤S4043，可以通过FPGA控制器中的仲裁模块执行。第一缓存基址为dma_up_des_addr_1，第二缓存基址为dma_up_des_addr_2，当目标帧数据为2时表示dma_up_des_addr_2，当目标帧数据为1时表示dma_up_des_addr_1。

示例性地，线扫描数据中的每帧数据均按照上述步骤S4041-步骤S4043生成第一缓存地址和第二缓存地址。例如：预设扫描控制信号的中心频率为12M或20M时，当目标帧数据为2时表示dma_up_des_addr_2，在此基础上累加中心频率为12M或20M的线扫描数据生成第二缓存地址，当目标帧数据为1时表示dma_up_des_addr_1，在此基础上累加中心频率为12M或20M的线扫描数据生成第一缓存地址。如图5A、5B,6A、6B所示，第一缓存地址与第二缓存地址在缓存空间中的示意图。

本实施例通过实施上述步骤S4041-步骤S4043，通过FPGA控制器中的仲裁模块生成第一缓存地址和第二缓存地址，有利于FPGA控制器将线扫描数据上传至对应的缓存空间。

在一些可选的实施方式中，步骤S4042，基于第一缓存基址和预设扫描控制信号累加生成第一缓存地址，包括：

步骤a1，若预设扫描控制信号为单频扫描控制信号，获取第一扫描指令和第二扫描指令。

步骤a2，基于第一缓存基址和第一扫描指令累加生成第一缓存地址；或，基于第一缓存基址和第二扫描指令累加生成所述第一缓存地址。

具体地，单频扫描控制信号第一扫描指令可以用2’b01表示，单频扫描控制信号第二扫描指令可以用2’b10表示，其中，2’b01表示中心频率为12M的单频扫描控制信号，2’b10表示中心频率为20M的单频扫描控制信号。

在第一扫描指令2’b01或第二扫描指令2’b10的作用下，通过执行代码指令{dma_up_tlp_len,2'd0}，可以实现在dma_up_des_addr_1的基础上，累加生成第一缓存地址，具体参见图5A所示。

在一些可选的实施方式中，步骤S4043，基于第二缓存基址和预设扫描控制信号累加生成第二缓存地址，包括：

步骤b1，若预设扫描控制信号为单频扫描控制信号，获取第一扫描指令和第二扫描指令。

步骤b2，基于第二缓存基址和第一扫描指令累加生成第二缓存地址；或，基于第二缓存基址和第二扫描指令累加生成第二缓存地址。

具体地，单频扫描控制信号第一扫描指令可以用2’b01表示，单频扫描控制信号第二扫描指令可以用2’b10表示，其中，2’b01表示中心频率为12M的单频扫描控制信号，2’b10表示中心频率为20M的单频扫描控制信号。

在第一扫描指令2’b01或第二扫描指令2’b10的作用下，通过执行代码指令{dma_up_tlp_len,2'd0}，可以实现在dma_up_des_addr_1的基础上，累加生成第二缓存地址，具体参见图5B所示。

在一些可选的实施方式中，生成第一缓存地址或第二缓存地址，包括：

步骤c1，若预设扫描控制信号为双频扫描控制信号，获取第三扫描指令。

具体地，双频扫描控制信号第三扫描指令可以用2’b11表示，其中，2’b11表示中心频率为12M和20M的双频扫描控制信号。

步骤c2，确定第二缓存地址的低位地址与高位地址的分界位置。

步骤c3，基于预设帧数据量、分界位置和第三扫描指令，累加生成第一缓存地址或第二缓存地址。

具体地，预设帧数据量为dma_up_dwdata_num，在第三扫描指令2’b11的作用下，通过执行代码{dma_up_dwdata_num[30:1],2'd0}，可以实现在dma_up_des_addr_1的基础上，累加生成第一缓存地址，或，可以实现在dma_up_des_addr_2的基础上，累加生成第二缓存地址。具体参见图6A或图6B所示。

示例性地，该实施方式通过FPGA控制器中的仲裁模块执行。当仲裁模块基于双频扫描控制信号，假设低位空间上传12M、高位空间上传20M，则20M的地址还需执行加总数据量（预设帧数据量）dma_up_dwdata_num的一半（加总数据量的一半是因为对于双频扫描控制信号，低空间放置12M的数据，高空间放置20M数据，所以20M的起始是总空间一半处的开始），在第三扫描指令2’b11的作用下，通过执行代码{dma_up_dwdata_num[30:1],2'd0}，基于第一缓存地址的低位地址与高位地址的分界位置累加生成第一缓存地址，或，基于第二缓存地址的低位地址与高位地址的分界位置累加生成第二缓存地址，有利于保证双频扫描控制信号产生的数据不会混淆错乱。具体参见图6A或6B所示。

在一些可选的实施方式中，若所述预设扫描控制信号产生第四扫描指令时，则不会产生所述线扫描数据。

示例性地，第四扫描指令可以用2’b00表示，即当预设扫描控制信号b_data_ctrl=2’b00时无任何数据产生。

在本实施例中还提供了一种超声数据实时上传装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。

本实施例提供一种超声数据实时上传装置，如图7所示，装置包括：

扫描信息获取模块71，用于获取扫描指令信息，扫描指令信息包括：第一缓存基址、第二缓存基址、预设帧数据量、预设数据包量和预设扫描控制信号；

扫描数据生成模块72，用于基于扫描指令信息，对目标对象执行当前扫描操作并生成线扫描数据，线扫描数据包括相邻两帧扫描模式、相邻两帧始末扫描线和在当前扫描操作下产生的扫描回波数据；

扫描数据打包模块73，用于基于预设数据包量、相邻两帧始末扫描线，计算帧数据打包量以实时打包线扫描数据；

缓存地址生成模块74，用于基于预设扫描控制信号、第一缓存基址和第二缓存基址，生成线扫描数据的第一缓存地址和第二缓存地址；

扫描数据上传模块75，用于基于预设帧数据量、第一缓存地址和第二缓存地址，按照乒乓操作方式实时上传线扫描数据至第一缓存空间或第二缓存空间。

在一些可选的实施方式中，扫描数据上传模块75，包括：

相邻数据确定子模块，用于从线扫描数据中确定相邻的第一帧数据和第二帧数据，第一帧数据是第二帧数据的上帧数据；

数据奇偶性确定子模块，用于确认第一帧数据为奇数帧数据或偶数帧数据；

第一帧数据上传子模块，用于若第一帧数据为奇数帧数据，基于预设帧数据量和第一缓存地址上传线扫描数据至第一缓存空间，向外发出数据读取指令以从该第一缓存空间读取已上传的线扫描数据，返回从线扫描数据中确定相邻的第一帧数据和第二帧数据的步骤，继续实时上传线扫描数据；

第二帧数据上传子模块，用于若第一帧数据为偶数帧数据，基于预设帧数据量和第二缓存地址上传线扫描数据至第二缓存空间，向外发出数据读取指令以从该第二缓存空间读取已上传的线扫描数据，返回从线扫描数据中确定相邻的第一帧数据和第二帧数据的步骤，继续实时上传线扫描数据。

在一些可选的实施方式中，扫描数据打包模块73，包括：

起始扫描线获取子模块，用于基于相邻两帧始末扫描线，获取目标帧数据的起始扫描线；

帧头信息生成子模块，用于基于目标帧数据的起始扫描线，生成预设帧大小的帧头信息；

帧数据打包量计算子模块，用于基于预设数据包量、预设字节数据和每个帧数据包大小，计算线扫描数据的帧数据打包量；

基于帧数据打包量，用于实时打包帧头信息和线扫描数据。

在一些可选的实施方式中，缓存地址生成模块74，包括：

目标帧数据确认子模块，用于确认目标帧数据为奇数帧数据或偶数帧数据；

第一缓存地址生成子模块，用于若目标帧数据为奇数帧数据时，基于第一缓存基址和预设扫描控制信号累加生成第一缓存地址；

第二缓存地址生成子模块，用于若目标帧数据为偶数帧数据时，基于第二缓存基址和预设扫描控制信号累加生成第二缓存地址。

在一些可选的实施方式中，第一缓存地址生成子模块，包括：

第一扫描指令获取单元，用于若预设扫描控制信号为单频扫描控制信号，获取第一扫描指令和第二扫描指令；

第一缓存地址生成单元，用于基于第一缓存基址和第一扫描指令累加生成第一缓存地址；或，基于第一缓存基址和第二扫描指令累加生成第一缓存地址。

在一些可选的实施方式中，第二缓存地址生成子模块，包括：

第二扫描指令获取单元，用于基于第二缓存基址和第一扫描指令累加生成第二缓存地址；或，基于第二缓存基址和第二扫描指令累加生成第二缓存地址。

第二缓存地址生成单元，用于通过执行上述实施方式，具体生成第二缓存地址，有利于FPGA控制器将线扫描数据上传至对应的第二缓存空间。

在一些可选的实施方式中，缓存地址生成单元，包括：

第三扫描指令获取子单元，用于若预设扫描控制信号为双频扫描控制信号，获取第三扫描指令；

地址分界位置确定子单元，用于确定第二缓存地址的低位地址与高位地址的分界位置；

缓存地址生成子单元，用于基于预设帧数据量、分界位置和第三扫描指令，累加生成第一缓存地址或第二缓存地址。

在一些可选的实施方式中，还包括，第四扫描指令控制模块，用于若预设扫描控制信号产生第四扫描指令时，则不会产生线扫描数据。

上述各个模块和单元的更进一步的功能描述与上述对应实施例相同，在此不再赘述。

本实施例中的超声数据实时上传装置是以功能单元的形式来呈现，这里的单元是指ASIC（Application Specific Integrated Circuit，专用集成电路）电路，执行一个或多个软件或固定程序的处理器和存储器，和/或其他可以提供上述功能的器件。

本实施例还提供一种超声数据上传系统，如图8所示，超声数据上传系统，包括：上位机81和FPGA控制器82，该FPGA控制器82包括：FPGA控制芯片821、数据打包模块822、仲裁模块823和数据发送模块824；

上位机81，用于当执行当前扫描操作时，向FPGA控制芯片821发送扫描指令信息，扫描指令信息包括：第一缓存基址、第二缓存基址、预设帧数据量、预设数据包量和预设扫描控制信号。具体示例参见步骤S101，在此不再赘述。

FPGA控制芯片821，用于从上位机81接收扫描指令信息，并基于扫描指令信息，对目标对象执行当前扫描操作并生成线扫描数据，线扫描数据包括相邻两帧扫描模式、相邻两帧始末扫描线和在当前扫描操作下产生的扫描回波数据，在此不再赘述。

数据打包模块822，与FPGA控制芯片821连接，用于基于预设数据包量、相邻两帧始末扫描线，计算帧数据打包量以实时打包线扫描数据。具体参见示例步骤S103，在此不再赘述。

仲裁模块823，与数据打包模块822连接，用于基于预设扫描控制信号、第一缓存基址和第二缓存基址，生成线扫描数据的第一缓存地址和第二缓存地址。具体示例参见步骤S104，在此不再赘述。

数据发送模块824，与数据打包模块822和仲裁模块823连接，用于已打包后的线扫描数据和第一缓存地址和第二缓存地址发送至FPGA控制芯片821，以使FPGA控制芯片821基于预设帧数据量、第一缓存地址和第二缓存地址，按照乒乓操作方式实时上传线扫描数据至第一缓存空间或第二缓存空间。具体参见步骤S105, 在此不再赘述。

本实施例中的超声数据上传系统，无需在线扫描数据采集端设置DDR，可以降低该采集端的设计成本、功耗和散热，并且在实时扫描过程实时上传线扫描数据，每当线扫描数据的帧数据量达到上传要求后，无需等待缓存完一帧数据直接上传；且在扫描过程中基于第一缓存地址和第二缓存地址，按照乒乓操作缓存在上位机对应的缓存空间，从而保证一帧数据的完整性，提高了数据上传的实时性，又降低了延时。

本发明实施例还提供一种计算机设备，具有上述所示的超声数据实时上传装置。

请参阅图9，图9是本发明可选实施例提供的一种计算机设备的结构示意图，如图9所示，该计算机设备包括：一个或多个处理器10、存储器20，以及用于连接各部件的接口，包括高速接口和低速接口。各个部件利用不同的总线互相通信连接，并且可以被安装在公共主板上或者根据需要以其它方式安装。处理器可以对在计算机设备内执行的指令进行处理，包括存储在存储器中或者存储器上以在外部输入/输出装置(诸如，耦合至接口的显示设备)上显示GUI的图形信息的指令。在一些可选的实施方式中，若需要，可以将多个处理器和/或多条总线与多个存储器和多个存储器一起使用。同样，可以连接多个计算机设备，各个设备提供部分必要的操作(例如，作为服务器阵列、一组刀片式服务器、或者多处理器系统)。图9中以一个处理器10为例。

处理器10可以是中央处理器，网络处理器或其组合。其中，处理器10还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路，可编程逻辑器件或其组合。上述可编程逻辑器件可以是复杂可编程逻辑器件，现场可编程逻辑门阵列，通用阵列逻辑或其任意组合。

其中，所述存储器20存储有可由至少一个处理器10执行的指令，以使所述至少一个处理器10执行实现上述实施例示出的方法。

存储器20可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据计算机设备的使用所创建的数据等。此外，存储器20可以包括高速随机存取存储器，还可以包括非瞬时存储器，例如至少一个磁盘存储器件、闪存器件、或其他非瞬时固态存储器件。在一些可选的实施方式中，存储器20可选包括相对于处理器10远程设置的存储器，这些远程存储器可以通过网络连接至该计算机设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

存储器20可以包括易失性存储器，例如，随机存取存储器；存储器也可以包括非易失性存储器，例如，快闪存储器，硬盘或固态硬盘；存储器20还可以包括上述种类的存储器的组合。

该计算机设备还包括通信接口30，用于该计算机设备与其他设备或通信网络通信。

本发明实施例还提供了一种计算机可读存储介质，上述根据本发明实施例的方法可在硬件、固件中实现，或者被实现为可记录在存储介质，或者被实现通过网络下载的原始存储在远程存储介质或非暂时机器可读存储介质中并将被存储在本地存储介质中的计算机代码，从而在此描述的方法可被存储在使用通用计算机、专用处理器或者可编程或专用硬件的存储介质上的这样的软件处理。其中，存储介质可为磁碟、光盘、只读存储记忆体、随机存储记忆体、快闪存储器、硬盘或固态硬盘等；进一步地，存储介质还可以包括上述种类的存储器的组合。可以理解，计算机、处理器、微处理器控制器或可编程硬件包括可存储或接收软件或计算机代码的存储组件，当软件或计算机代码被计算机、处理器或硬件访问且执行时，实现上述实施例示出的方法。

虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (11)

1.一种超声数据实时上传方法，其特征在于，所述方法包括：

获取扫描指令信息，所述扫描指令信息包括：第一缓存基址、第二缓存基址、预设帧数据量、预设数据包量和预设扫描控制信号；

基于所述扫描指令信息，对目标对象执行当前扫描操作并生成线扫描数据，所述线扫描数据包括相邻两帧扫描模式、相邻两帧始末扫描线和在所述当前扫描操作下产生的扫描回波数据；

基于所述预设数据包量、所述相邻两帧始末扫描线，计算帧数据打包量以实时打包所述线扫描数据；

基于所述预设扫描控制信号、所述第一缓存基址和所述第二缓存基址，生成所述线扫描数据的第一缓存地址和第二缓存地址；

基于所述预设帧数据量、所述第一缓存地址和所述第二缓存地址，按照乒乓操作方式实时上传所述线扫描数据至接收端的第一缓存空间或第二缓存空间。

2.根据权利要求1所述的方法，其特征在于，基于所述预设帧数据量、所述第一缓存地址和所述第二缓存地址，按照乒乓操作方式实时上传所述线扫描数据至接收端的第一缓存空间或第二缓存空间，包括：

从所述线扫描数据中确定相邻的第一帧数据和第二帧数据，所述第一帧数据是所述第二帧数据的上帧数据；

确认所述第一帧数据为奇数帧数据或偶数帧数据；

若所述第一帧数据为奇数帧数据，基于所述预设帧数据量和第一缓存地址上传所述线扫描数据至所述第一缓存空间，向外发出数据读取指令以从所述第一缓存空间读取已上传的所述线扫描数据，返回所述从所述线扫描数据中确定相邻的第一帧数据和第二帧数据的步骤，继续实时上传所述线扫描数据；

若所述第一帧数据为偶数帧数据，基于所述预设帧数据量和第二缓存地址上传所述线扫描数据至所述第二缓存空间，向外发出数据读取指令以从所述第二缓存空间读取已上传的所述线扫描数据，返回所述从所述线扫描数据中确定相邻的第一帧数据和第二帧数据的步骤，继续实时上传所述线扫描数据。

3.根据权利要求1所述的方法，其特征在于，基于所述预设数据包量、所述相邻两帧始末扫描线，计算帧数据打包量以实时打包所述线扫描数据，包括：

基于所述相邻两帧始末扫描线，获取目标帧数据的起始扫描线；

基于所述目标帧数据的起始扫描线，生成预设帧大小的帧头信息；

基于预设数据包量和每个帧数据包大小，计算所述线扫描数据的所述帧数据打包量；

基于所述帧数据打包量，实时打包所述帧头信息和所述线扫描数据。

4.根据权利要求1所述的方法，其特征在于，基于所述预设扫描控制信号、所述第一缓存基址和所述第二缓存基址，生成所述线扫描数据的第一缓存地址和第二缓存地址，包括：

确认目标帧数据为奇数帧数据或偶数帧数据；

若所述目标帧数据为所述奇数帧数据时，基于所述第一缓存基址和所述预设扫描控制信号累加生成所述第一缓存地址；

若所述目标帧数据为所述偶数帧数据时，基于所述第二缓存基址和所述预设扫描控制信号累加生成所述第二缓存地址。

5.根据权利要求4所述的方法，其特征在于，所述基于所述第一缓存基址和所述预设扫描控制信号累加生成所述第一缓存地址，包括：

若所述预设扫描控制信号为单频扫描控制信号，获取第一扫描指令和第二扫描指令；

基于所述第一缓存基址和所述第一扫描指令累加生成所述第一缓存地址；或，基于所述第一缓存基址和所述第二扫描指令累加生成所述第一缓存地址。

6.根据权利要求4所述的方法，其特征在于，基于所述第二缓存基址和所述预设扫描控制信号累加生成所述第二缓存地址，包括：

若所述预设扫描控制信号为单频扫描控制信号，获取第一扫描指令和第二扫描指令；

基于所述第二缓存基址和所述第一扫描指令累加生成所述第二缓存地址；或，基于所述第二缓存基址和所述第二扫描指令累加生成所述第二缓存地址。

7.根据权利要求4所述的方法，其特征在于，生成第一缓存地址或第二缓存地址，包括：

若所述预设扫描控制信号为双频扫描控制信号，获取第三扫描指令；

确定所述第二缓存地址的低位地址与高位地址的分界位置；

基于预设帧数据量、所述分界位置和所述第三扫描指令，累加生成所述第一缓存地址或所述第二缓存地址。

8.一种超声数据实时上传装置，其特征在于，所述装置包括：

扫描信息获取模块，用于获取扫描指令信息，所述扫描指令信息包括：第一缓存基址、第二缓存基址、预设帧数据量、预设数据包量和预设扫描控制信号；

扫描数据生成模块，用于基于所述扫描指令信息，对目标对象执行当前扫描操作并生成线扫描数据，所述线扫描数据包括相邻两帧扫描模式、相邻两帧始末扫描线和在所述当前扫描操作下产生的扫描回波数据；

扫描数据打包模块，用于基于所述预设数据包量、所述相邻两帧始末扫描线，计算帧数据打包量以实时打包所述线扫描数据；

缓存地址生成模块，用于基于所述预设扫描控制信号、所述第一缓存基址和所述第二缓存基址，生成所述线扫描数据的第一缓存地址和第二缓存地址；

扫描数据上传模块，用于基于所述预设帧数据量、所述第一缓存地址和所述第二缓存地址，按照乒乓操作方式实时上传所述线扫描数据至所述第一缓存空间或所述第二缓存空间。

9.一种超声数据上传系统，其特征在于，所述超声数据上传系统，包括：上位机和FPGA控制器，其中，所述FPGA控制器包括：FPGA控制芯片、数据打包模块、仲裁模块和数据发送模块；

所述上位机，用于当执行当前扫描操作时，向所述FPGA控制器发送扫描指令信息，所述扫描指令信息包括：第一缓存基址、第二缓存基址、预设帧数据量、预设数据包量和预设扫描控制信号；

所述FPGA控制芯片，用于从所述上位机接收所述扫描指令信息，并基于所述扫描指令信息，对目标对象执行所述当前扫描操作并生成线扫描数据，所述线扫描数据包括相邻两帧扫描模式、相邻两帧始末扫描线和在所述当前扫描操作下产生的扫描回波数据；

所述数据打包模块，用于基于所述预设数据包量、所述相邻两帧始末扫描线，计算帧数据打包量以实时打包所述线扫描数据；

所述仲裁模块，与所述数据打包模块连接，用于基于所述预设扫描控制信号、所述第一缓存基址和所述第二缓存基址，生成所述线扫描数据的第一缓存地址和第二缓存地址；

所述数据发送模块，与所述数据打包模块和所述仲裁模块连接，用于已打包后的所述线扫描数据和所述第一缓存地址和所述第二缓存地址发送至所述FPGA控制芯片，以使所述FPGA控制芯片基于所述预设帧数据量、所述第一缓存地址和所述第二缓存地址，按照乒乓操作方式实时上传所述线扫描数据至所述第一缓存空间或所述第二缓存空间。

10.一种计算机设备，其特征在于，包括：

存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行权利要求1至7中任一项所述的超声数据实时上传方法。

11.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机指令，所述计算机指令用于使计算机执行权利要求1至7中任一项所述的超声数据实时上传方法。