CN117081609A - 一种有限资源条件下的cv-qkd快速译码方法及装置 - Google Patents
一种有限资源条件下的cv-qkd快速译码方法及装置 Download PDFInfo
- Publication number
- CN117081609A CN117081609A CN202311113167.4A CN202311113167A CN117081609A CN 117081609 A CN117081609 A CN 117081609A CN 202311113167 A CN202311113167 A CN 202311113167A CN 117081609 A CN117081609 A CN 117081609A
- Authority
- CN
- China
- Prior art keywords
- decoding
- residual error
- algorithm
- unit
- updating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 230000008030 elimination Effects 0.000 claims abstract description 19
- 238000003379 elimination reaction Methods 0.000 claims abstract description 19
- 208000011580 syndromic disease Diseases 0.000 claims description 17
- 239000011159 matrix material Substances 0.000 claims description 10
- 238000004364 calculation method Methods 0.000 claims description 9
- 238000012937 correction Methods 0.000 claims description 8
- 239000000654 additive Substances 0.000 claims description 3
- 230000000996 additive effect Effects 0.000 claims description 3
- SLXKOJJOQWFEFD-UHFFFAOYSA-N 6-aminohexanoic acid Chemical compound NCCCCCC(O)=O SLXKOJJOQWFEFD-UHFFFAOYSA-N 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 8
- 238000012805 post-processing Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005610 quantum mechanics Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/70—Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Mathematical Optimization (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- Probability & Statistics with Applications (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明提供一种有限资源条件下的CV‑QKD快速译码方法及装置，属于通信技术领域，应用于译码场景中，解决了现有技术在译码器吞吐量与性能方面难以同时保证的局限性；本发明方法为：依次进行最小和译码算法与残余误码消除算法，其中，输入数据经过由最小和译码算法构成的译码器后，得到中间结果，中间结果通过残余误码消除算法，进行残余误码消除，得到最终的译码结果；本发明通过最小和译码减少片上存储资源对译码器并行度的限制，提高译码器吞吐量，在译码完成后，通过残余误码消除的方式，降低FER，保证译码器的性能，最终实现了提高译码器吞吐量且同时保证CV‑QKD系统高安全码率的优点。
Description
技术领域
本发明属于通信技术领域，应用于译码场景中，具体为一种有限资源条件下的CV-QKD快速译码方法及装置。
背景技术
随着量子物理和量子信息论的发展，建立在量子力学原理基础上的量子密码学，已被证明具备信息论意义上的无条件安全性。其中，最具代表性的技术是量子密钥分发(Quantum Key Distribution，QKD)。QKD主要包括离散变量和连续变量两大技术途径，连续变量量子密钥分发(Continuous Variable Quantum Key Distribution，CV-QKD)采用量子光场的正交分量作为信息载体，具备中短传输距离内安全码率高，可与传统光通信的大部分器件通用等优势，是量子密钥分发技术的重要发展方向。
CV-QKD系统的运行流程中，包括量子信息的产生、传输、探测和数据后处理等主要步骤，数据后处理过程显著影响着系统整体的安全性和密钥生成速率。通过经典信道上的数据后处理之后，能得到一组完全一致的安全密钥。在该过程中，误码纠错步骤是决定系统性能的关键，而其吞吐量则成为了高速CV-QKD系统的主要瓶颈之一。
CV-QKD系统在典型传输距离下，常用的纠错码为多边类型LDPC码。近年来，基于GPU设计的多边类型LDPC码的译码器吞吐量在不断提高，然而GPU的体积较大、功耗高，制约了CV-QKD的应用场景；相较而言，FPGA、ASIC等硬件，体积和功耗小，可以并行运算，适合实现高效的纠错译码过程，应用场景更广。
由于CV-QKD系统工作在极低的信噪比条件下，为了保证多边类型LDPC码的误码纠错性能，译码算法通常采用了性能最好的和积译码算法。和积译码算法在校验节点更新时，涉及函数φ(x)＝-ln(tanh(x/2))的运算，该函数在FPGA使用定点数无法直接实现，因此在基于FPGA实现译码器时，往往采用更适合定点数的查找表运算。在基于FPGA设计译码器时，往往采用并行的方式以获得更大的译码器吞吐量，并行度越高，吞吐量越大，但所需查找表的数量也越多。然而，FPGA的片上存储资源有限，限制了译码器可以使用的查找表的数量，从而限制了译码器的并行度，使得吞吐量受限。
LDPC码的最小和译码算法将和积译码算法中与函数φ(x)有关的运算简化为查找最小值运算，可以直接在FPGA上进行实现，减少了片上存储资源的使用，从而有利于增加并行度，提升译码器的吞吐量。但是，最小和译码算法在简化和积译码算法的同时，降低了译码算法的性能，译码后存在残余误码，导致帧错误率(Frame Errors Rate，FER)很高，从而使CV-QKD系统的安全码率严重受限。
发明内容
鉴于背景技术中的现状，为了在存储与计算资源有限的条件下，提高LDPC译码器的吞吐量及其性能，本发明基于最小和译码与残余误码消除的设计理念，提出一种快速译码方法及对应装置。在译码阶段中，通过最小和译码减少片上存储资源对译码器并行度的限制，提高译码器吞吐量；在译码完成后，通过残余误码消除的方式，降低FER，保证译码器的性能。本发明可实现提高译码器吞吐量且同时保证CV-QKD系统高安全码率的优点。
本发明采用了以下技术方案来实现目的：
一种有限资源条件下的CV-QKD快速译码方法，所述方法由依次进行的最小和译码算法与残余误码消除算法组成；其中，输入数据经过由最小和译码算法构成的译码器后，得到中间结果；中间结果通过残余误码消除算法，进行残余误码消除，得到最终的译码结果。
具体的，最小和译码算法的译码过程包括如下步骤：
A1、初始化变量节点的对数似然值；
A2、变量节点信息更新；
A3、校验节点信息更新；
A4、变量节点总信息更新，并重复执行步骤A2至A4过程，直至达到最大迭代次数；
A5、执行译码判决，得到中间结果。
具体的，在残余误码消除算法中，通过预设门限值并计算多类校正子的方式，从中间结果合集中删除误码元素并更新合集，得到最终的译码结果。
本发明同时提供一种有限资源条件下的CV-QKD快速译码装置，所述装置包括相连的最小和译码模块与残余误码消除模块；最小和译码模块用于对输入数据进行译码，得到中间结果，残余误码消除模块用于对中间结果进行残余误码消除，得到最终的译码结果；其中，最小和译码模块内置了前述方法中最小和译码算法；残余误码消除模块内置了前述方法中残余误码消除算法。
综上所述，由于采用了本技术方案，本发明的有益效果如下：
与传统技术相比，基于FPGA实现和积译码算法的译码器时，需要用到查找表，FPGA有限的片上存储资源限制了查找表的数量，使得译码器并行度受限，限制了吞吐量；使用最小和译码算法降低了片上存储资源的限制，提升了吞吐量，但又降低了译码器性能，使得系统安全码率受限。因此，本发明提出的快速译码方法及装置，针对最小和译码结果，使用了残余误码消除的方式来提升译码性能，令译码器在达到高吞吐量的同时，保证CV-QKD系统仍具有高安全码率。
附图说明
图1为本发明装置的整体结构组成示意图；
图2为CV-QKD系统的流程示意图；
图3为CV-QKD系统的数据后处理的流程示意图；
图4为最小和译码模块的组成及连接关系示意框图；
图5为残余误码消除模块的组成及连接关系示意框图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以按各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
一种有限资源条件下的CV-QKD快速译码方法，该方法对应的装置结构如图1所示，其中的最小和译码算法与残余误码消除算法均被内置于装置的最小和译码模块与残余误码消除模块中。
本实施例将详细介绍方法的细节过程与具体顺序步骤。在介绍前，有必要再对CV-QKD系统的相关计算式进行详细说明。CV-QKD系统包括量子信息的产生、传输、探测和数据后处理等主要步骤，可参看图2的示意，其中数据后处理的具体流程可参看图3的示意。
在极低信噪比条件下，CV-QKD系统通常使用多边类型LDPC码进行误码纠错。为了保证误码纠错性能，通常采用译码性能最好的和积译码算法进行译码。和积译码算法中的校验节点更新公式为：
其中，函数φ(x)＝-ln(tanh(x/2))，在基于FPGA实现多边类型LDPC码的译码器时，通常使用查找表实现函数φ(x)。查找表会占用一定的片上存储资源，而FPGA的片上存储资源有限，限制了查找表的数量，从而限制了译码器的并行度，使得译码器吞吐量受限。
本实施例中将采用的最小和译码算法是LDPC码的另一种译码算法，该译码算法中的校验节点更新公式为：
与和积译码算法相比，最小和译码算法将与函数有关的运算简化为了可以在FPGA上直接实现的最小值运算，从而去掉了查找表，减少了译码器占用的片上存储资源，降低了FPGA片上存储资源对译码器吞吐量的限制，从而达到提升译码器吞吐量的目的。但与此同时，最小和译码算法也降低了译码性能，译码后存在残余误码，使系统的安全码率严重受限。
所以，本实施例提供的CV-QKD快速译码方法，由依次进行的最小和译码算法与残余误码消除算法组成；其中，输入数据经过由最小和译码算法构成的译码器后，得到中间结果；中间结果通过残余误码消除算法，进行残余误码消除，得到最终的译码结果。
本实施例中，使用最小和译码算法，可节省译码器占用的存储和计算资源；最小和译码算法的译码过程，其各步骤以及对应的计算式分别为：
A1、初始化变量节点的对数似然值，如下式：
式中，n为变量节点下标，为变量节点n的初始对数似然值，Rn为译码前接收到的信号幅度值，δ为加性高斯白噪声信道的噪声均方差；
A2、变量节点信息更新，如下式：
式中，m为校验节点下标，qnm为变量节点n传递给校验节点m的信息似然值，rmn为校验节点m传递给变量节点n的信息似然值，t为当前译码迭代次数，l为当前译码层数；
A3、校验节点信息更新，如下式：
式中，sm为校正子的第m位，sgn为符号函数，Min为最小值函数，N(m)为与校验节点m相连的变量节点集合；
A4、变量节点总信息更新，如下式：
A5、译码判决，如下式：
式中，为最终译码结果，其值由译码完成后/>的符号决定。
本实施例中，上述译码过程是在加性高斯白噪声信道下进行的。
当译码过程完成后，得出中间结果，即可进行残余误码消除算法；针对最小和译码算法带来的高帧错误率，使用残余误码消除方法提高其译码性能，降低帧错误率。在该算法中，通过预设门限值并计算多类校正子的方式，从中间结果合集中删除误码元素并更新合集，得到最终的译码结果。
本实施例的残余误码消除算法执行过程中，预先假定一个LDPC码的码长为N，其变量节点集合为N＝{0,1,…,N-1}，校验矩阵为H＝{hi,i∈N}，变量节点的子集s对应的校验矩阵为Hs＝{hi,i∈s}；随后，残余误码消除算法的具体步骤如下：
B1、设定门限值δ与集合e，集合e为空集；当时，则令e＝e∪n，e′＝N/e；
B2、计算校正子且有/>
B3、计算校正子Sc＝S∧Se′；
B4、对于矩阵He中每一个行重为1的行，该行的非零元素对应的行下标为j，列下标为n，则令然后将元素n从集合e中删除，从而更新集合e；
B5、依据更新后的集合e，得到更新后的矩阵He；判断矩阵He中是否存在行重为1的行，如存在，则返回步骤B2并继续执行算法，否则即结束残余误码消除过程，得到译码结果。
实施例2
在实施例1的基础上，本实施例介绍对应于方法的快速译码装置；如图1所示，一种有限资源条件下的CV-QKD快速译码装置，包括相连的最小和译码模块与残余误码消除模块；最小和译码模块用于对输入数据进行译码，得到中间结果，残余误码消除模块用于对中间结果进行残余误码消除，得到最终的译码结果；其中，最小和译码模块内置了实施例1中的最小和译码算法；残余误码消除模块内置了实施例1中的残余误码消除算法。
图4示出了最小和译码模块具体组成结构及数据连接关系，可同步参看方法步骤的描述；最小和译码模块中，包括用于变量节点信息更新的变量节点更新单元、用于校验节点信息更新的校验节点更新单元；变量节点更新单元与校验节点更新单元均连接至变量节点总信息更新单元；还包括分别对应变量节点信息与校验节点信息的存储单元，其中变流节点信息存储单元连接有译码判决单元，校验节点信息存储单元用于存储校验节点更新单元的数据并返回至变量节点更新单元；还包括校正子单元，校正子单元用于向校验节点更新单元提供校正子。
图5示出了残余误码消除模块具体组成结构及数据连接关系，可同步参看方法步骤的描述；残余误码消除模块中，包括译码结果存储单元、门限值判决单元和校正子计算单元；译码结果存储单元用于接收译码判决单元的中间结果输出，门限值判决单元用于接收变量节点信息存储单元与译码结果存储单元的输出，校正子计算单元用于接收门限值判决单元与校正子单元的输出；还包括错误比特纠错单元，用于接收其余三类单元各自的输出，经算法计算后对外输出最终的译码结果。
Claims (8)
1.一种有限资源条件下的CV-QKD快速译码方法，其特征在于：所述方法由依次进行的最小和译码算法与残余误码消除算法组成；其中，输入数据经过由最小和译码算法构成的译码器后，得到中间结果；中间结果通过残余误码消除算法，进行残余误码消除，得到最终的译码结果。
2.根据权利要求1所述的一种有限资源条件下的CV-QKD快速译码方法，其特征在于，最小和译码算法的译码过程包括如下步骤：
A1、初始化变量节点的对数似然值；
A2、变量节点信息更新；
A3、校验节点信息更新；
A4、变量节点总信息更新，并重复执行步骤A2至A4过程，直至达到最大迭代次数；
A5、执行译码判决，得到中间结果。
3.根据权利要求2所述的一种有限资源条件下的CV-QKD快速译码方法，其特征在于：最小和译码算法的译码过程，各步骤的计算式分别为：
A1、初始化变量节点的对数似然值，如下式：
式中，n为变量节点下标，为变量节点n的初始对数似然值，Rn为译码前接收到的信号幅度值，δ为加性高斯白噪声信道的噪声均方差；
A2、变量节点信息更新，如下式：
式中，m为校验节点下标，qnm为变量节点n传递给校验节点m的信息似然值，rmn为校验节点m传递给变量节点n的信息似然值，t为当前译码迭代次数，l为当前译码层数；
A3、校验节点信息更新，如下式：
式中，sm为校正子的第m位，sgn为符号函数，Min为最小值函数，N(m)为与校验节点m相连的变量节点集合；
A4、变量节点总信息更新，如下式：
A5、译码判决，如下式：
式中，为最终译码结果，其值由译码完成后/>的符号决定。
4.根据权利要求1所述的一种有限资源条件下的CV-QKD快速译码方法，其特征在于：在残余误码消除算法中，通过预设门限值并计算多类校正子的方式，从最小和译码得到的中间结果合集中删除误码元素并更新合集，得到最终的译码结果。
5.根据权利要求1所述的一种有限资源条件下的CV-QKD快速译码方法，其特征在于：在残余误码消除算法的执行过程中，预先假定一个LDPC码的码长为N，其变量节点集合为N＝{0,1,…,N-1}，校验矩阵为H＝{hi,i∈N}，变量节点的子集s对应的校验矩阵为Hs＝{hi,i∈s}；随后，残余误码消除算法的具体步骤如下：
B1、设定门限值δ与集合e，集合e为空集；当时，则令e＝e∪n，e′＝N/e；
B2、计算校正子且有/>
B3、计算校正子Sc＝S∧Se′；
B4、对于矩阵He中每一个行重为1的行，该行的非零元素对应的行下标为j，列下标为n，则令然后将元素n从集合e中删除，从而更新集合e；
B5、依据更新后的集合e，得到更新后的矩阵He；判断矩阵He中是否存在行重为1的行，如存在，则返回步骤B2并继续执行算法，否则即结束残余误码消除过程，得到译码结果。
6.一种有限资源条件下的CV-QKD快速译码装置，其特征在于：所述装置包括相连的最小和译码模块与残余误码消除模块；最小和译码模块用于对输入数据进行译码，得到中间结果，残余误码消除模块用于对中间结果进行残余误码消除，得到最终的译码结果；其中，最小和译码模块内置了如权利要求3所述的最小和译码算法；残余误码消除模块内置了如权利要求6所述的残余误码消除算法。
7.根据权利要求6所述的一种有限资源条件下的CV-QKD快速译码装置，其特征在于：所述最小和译码模块，包括用于变量节点信息更新的变量节点更新单元、用于校验节点信息更新的校验节点更新单元；变量节点更新单元与校验节点更新单元均连接至变量节点总信息更新单元；还包括分别对应变量节点信息与校验节点信息的存储单元，其中变流节点信息存储单元连接有译码判决单元，校验节点信息存储单元用于存储校验节点更新单元的数据并返回至变量节点更新单元；还包括校正子单元，校正子单元用于向校验节点更新单元提供校正子。
8.根据权利要求7所述的一种有限资源条件下的CV-QKD快速译码装置，其特征在于：所述残余误码消除模块，包括译码结果存储单元、门限值判决单元和校正子计算单元；译码结果存储单元用于接收译码判决单元的中间结果输出，门限值判决单元用于接收变量节点信息存储单元与译码结果存储单元的输出，校正子计算单元用于接收门限值判决单元与校正子单元的输出；还包括错误比特纠错单元，用于接收其余三类单元各自的输出，经算法计算后对外输出最终的译码结果。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311113167.4A CN117081609A (zh) | 2023-08-30 | 2023-08-30 | 一种有限资源条件下的cv-qkd快速译码方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311113167.4A CN117081609A (zh) | 2023-08-30 | 2023-08-30 | 一种有限资源条件下的cv-qkd快速译码方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117081609A true CN117081609A (zh) | 2023-11-17 |
Family
ID=88705840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311113167.4A Pending CN117081609A (zh) | 2023-08-30 | 2023-08-30 | 一种有限资源条件下的cv-qkd快速译码方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117081609A (zh) |
-
2023
- 2023-08-30 CN CN202311113167.4A patent/CN117081609A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10567010B2 (en) | Flexible polar encoders and decoders | |
| Yu et al. | Belief propagation bit-flip decoder for polar codes | |
| US20180357530A1 (en) | Deep learning decoding of error correcting codes | |
| USRE44421E1 (en) | Decoding apparatus for low-density parity-check codes using sequential decoding, and method thereof | |
| CN105763203B (zh) | 一种基于硬可靠度信息的多元ldpc码译码方法 | |
| CN107919874B (zh) | 校验子计算基本校验节点处理单元、方法及其计算机程序 | |
| CN107404321B (zh) | 用于纠错码解码的方法和设备 | |
| US8468438B2 (en) | Method and apparatus for elementary updating a check node during decoding of a block encoded with a non-binary LDPC code | |
| Abbas et al. | Low complexity belief propagation polar code decoder | |
| US11133827B2 (en) | Simplified, presorted, syndrome-based, extended min-sum (EMS) decoding of non-binary LDPC codes | |
| Kamenev et al. | A new permutation decoding method for Reed-Muller codes | |
| Yang et al. | Nonlinear programming approaches to decoding low-density parity-check codes | |
| Deng et al. | Reduced-complexity deep neural network-aided channel code decoder: A case study for BCH decoder | |
| Kestel et al. | Polar code decoder exploration framework | |
| CN117081609A (zh) | 一种有限资源条件下的cv-qkd快速译码方法及装置 | |
| Tan et al. | Area-efficient pipelined vlsi architecture for polar decoder | |
| Sarkis | Efficient encoders and decoders for polar codes: Algorithms and implementations | |
| Caune et al. | Belief propagation as a partial decoder | |
| Lopacinski et al. | Ultra high speed 802.11 n LDPC decoder with seven-stage pipeline in 28 nm CMOS | |
| CN115037310A (zh) | 一种基于随机计算的5g ldpc译码器性能优化方法及架构 | |
| Urman et al. | Efficient maximum likelihood decoding of polar codes over the binary erasure channel | |
| CN112534724B (zh) | 用于解码极化码和乘积码的解码器和方法 | |
| Zhu et al. | Error-and-Erasure Decoding of Product-Like Codes With BCH and SPC Components | |
| Leduc-Primeau et al. | High-throughput LDPC decoding using the RHS algorithm | |
| Urman et al. | Efficient belief propagation list ordered statistics decoding of polar codes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |