CN117077597A - 一种mprm逻辑电路面积和功耗优化方法、设备及介质 - Google Patents

一种mprm逻辑电路面积和功耗优化方法、设备及介质 Download PDF

Info

Publication number
CN117077597A
CN117077597A CN202311028436.7A CN202311028436A CN117077597A CN 117077597 A CN117077597 A CN 117077597A CN 202311028436 A CN202311028436 A CN 202311028436A CN 117077597 A CN117077597 A CN 117077597A
Authority
CN
China
Prior art keywords
mprm
logic circuit
wolf
power consumption
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311028436.7A
Other languages
English (en)
Inventor
江建慧
周宇豪
张颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongji University
Original Assignee
Tongji University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongji University filed Critical Tongji University
Priority to CN202311028436.7A priority Critical patent/CN117077597A/zh
Publication of CN117077597A publication Critical patent/CN117077597A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/337Design optimisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/323Translation or migration, e.g. logic to logic, hardware description language [HDL] translation or netlist translation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/80Quantum programming, e.g. interfaces, languages or software-development kits for creating or handling programs capable of running on quantum computers; Platforms for simulating or accessing quantum computers, e.g. cloud-based quantum computing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/004Artificial life, i.e. computing arrangements simulating life
    • G06N3/006Artificial life, i.e. computing arrangements simulating life based on simulated virtual individual or collective life forms, e.g. social simulations or particle swarm optimisation [PSO]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/06Multi-objective optimisation, e.g. Pareto optimisation using simulated annealing [SA], ant colony algorithms or genetic algorithms [GA]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Geometry (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Computational Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种MPRM逻辑电路面积和功耗优化方法,包括以下步骤:S1、读取Boolean逻辑电路;S2、通过极性转换方法将Boolean逻辑电路转化为MPRM逻辑电路;S3、以最小化MPRM逻辑电路面积和功耗为目标,采用狼群算法搜索获得初始高质量Pareto最优解集,狼群算法中,将MPRM逻辑电路极性的表现形式通过量子编码映射到狼群个体的位置上;S4、采用量子旋转门更新狼群个体的位置;S5、判断当前迭代次数是否小于最大迭代次数,若是,则执行步骤S3更新高质量Pareto最优解集,若否,则输出最终的高质量Pareto最优解集。与现有技术相比,本发明提高了MPRM逻辑电路面积和功耗优化效果。

Description

一种MPRM逻辑电路面积和功耗优化方法、设备及介质
技术领域
本发明涉及逻辑电路面积和功耗优化领域,尤其是涉及一种MPRM逻辑电路面积和功耗优化方法、设备及介质。
背景技术
早期的IC(Integrated Circuit,集成电路)设计主要集中在布尔逻辑上。事实上,数字电路也可以通过基于XNOR/XOR运算的Reed-Muller(RM)逻辑来实现,可以实现完整的逻辑功能。研究表明,数字电路采用基于RM的逻辑(如算术逻辑电路、奇偶校验电路等)比传统的布尔逻辑在功耗、面积、速度和可测试性方面更具优势。RM逻辑函数按变量取值形式可分为固定极性RM(Fixed-Polarity Reed-Muller,FPRM)表达式和混合极性RM(Mixed-Polarity Reed-Muller,MPRM)表达式。极性决定了MPRM逻辑电路的表示,进而影响电路的功率和面积。对于一个有n个输入变量的逻辑函数,有3n个混合极性和2n个固定极性,分别对应3n个混合极性表达式和2n个固定极性表达式,所有固定极性表达式都包含在混合极性表达式中。因此,MPRM逻辑电路比FPRM逻辑电路具有更大的优化空间,但相应的优化过程也更为复杂。随着集成电路技术的发展和电路规模的不断增大,集成电路优化设计已从早期的单目标电路性能优化转变为多目标电路性能综合优化。因此,面积和功耗已经成为阻碍大规模以及超大规模集成电路发展的重要因素之一。
现有MPRM逻辑电路面积和功耗优化方法大多基于加权系数法、非支配排序遗传算法和多目标粒子群算法等传统智能优化算法,基于加权系数法的搜索方法虽然比较直观,但权系数的设置较为敏感,并且需要多次运行以搜索到帕累托(Pareto)非支配集合;基于非支配排序遗传算法的多目标优化方法虽然具有鲁棒性高、扩展性好等特点,但是种群多样性不高,收敛速度慢并且易陷入局部最优;基于多目标粒子群算法的多目标优化方法用于小规模电路表现较好,对于输入变量增多的大规模电路缺乏测试。此外,由于需要另外考虑参数的权重值以及粒子的边界处理,导致该算法鲁棒性和运行效率较低。
由于受加权系数法、非支配排序遗传算法和多目标粒子群算法等算法自身缺陷的影响,使得基于加权系数法、非支配排序遗传算法和多目标粒子群算法的MPRM逻辑电路面积和功耗优化方法存在解集质量不高、收敛速度慢、易陷入局部最优等问题,难以满足中大规模MPRM逻辑电路快速、有效优化最优面积和功耗的需要。因此,对于MPRM逻辑电路面积和功耗优化领域来说,研究一种能快速收敛至帕累托最优(Pareto Optimality)前沿的面积和功耗优化方法已迫在眉睫。
发明内容
本发明的目的就是为了提供一种提高MPRM逻辑电路面积和功耗优化效果的MPRM逻辑电路面积和功耗优化方法、设备及介质。
本发明的目的可以通过以下技术方案来实现:
一种MPRM逻辑电路面积和功耗优化方法,包括以下步骤:
S1、读取Boolean逻辑电路;
S2、通过极性转换方法将所述Boolean逻辑电路转化为MPRM逻辑电路;
S3、以最小化MPRM逻辑电路面积和功耗为目标,采用狼群算法搜索获得初始高质量Pareto最优解集,所述狼群算法中,将MPRM逻辑电路极性的表现形式通过量子编码映射到狼群个体的位置上;
S4、采用量子旋转门更新所述狼群个体的位置;
S5、判断当前迭代次数是否小于最大迭代次数,若是,则执行步骤S3更新所述高质量Pareto最优解集,若否,则输出最终的高质量Pareto最优解集。
进一步地,所述量子编码为二进制编码,表示为:
其中,α和β分别表示量子比特“0”和“1”出现的概率值且满足归一化条件|α|2+|β|2=1。
进一步地,所述MPRM逻辑电路面积和功耗最小化的表达式为:
其中,p表示MPRM电路的极性,F(p)表示该极性的适应度估算,A(p)表示该极性下的电路面积,即MPRM电路中极性p的二输入门的总数;E(p)表示该极性下的电路功耗,即MPRM电路中极性p的开关活动率;U表示二输入门集合;mOR和mXNOR分别表示二输入OR门和二输入XNOR门数目;lOR和lXNOR分别表示二输入OR门和二输入XNOR门的输出信号概率,li表示第i个二输入门的Ei可用其输出端的信号概率,Ei=2li
进一步地,所述更新所述狼群个体的位置的具体步骤包括:
通过改变旋转角度更新所述量子旋转门;
基于更新后的量子旋转门计算更新后的狼群个体的位置;
基于所述更新后的狼群个体的位置判断狼群个体是否陷入局部最优,若是,则执行变异策略以更新狼群个体的位置,若否,则继续执行。
进一步地,所述旋转角度的表达式为:
Δθij(t+1)=θij(t)+φij·(θkj(t)-θij(t))
其中,θij表示第i个体的第j位量子比特所对应的量子旋转门的旋转角,φij是[-1,1]之间的随机数,k≠i,t表示当前的迭代数。
进一步地,所述更新后的狼群个体的位置的表达式为:
Pit=[sin(θi1(t)+Δθi1(t+1)),…,sin(θiD(t)+Δ(θiD(t+1))]
其中,Pit表示正弦位置的解,Δθ表示旋转角度。
进一步地,所述变异策略的表达式为:
其中,π′t表示第t次迭代变异后的狼,πα,πβ和πδ分别代表头狼,探狼和猛狼,和/>分别代表在第t次迭代中每种类型狼的第γ维度;rand()表示(0,1)之间的随机数,z作为控制常数被设置为1,/>表示第π只狼的第γ个元素向右或向左移动d个单位。
进一步地,狼群个体迭代次数超过设定阈值迭代次数且狼群个体的位置没有发生改变时判定狼群个体陷入局部最优。
本发明还提供一种电子设备,包括:一个或多个处理器;存储器;和被存储在存储器中的一个或多个程序,所述一个或多个程序包括用于执行如上所述一种MPRM逻辑电路面积和功耗优化方法的指令。
本发明还提供一种计算机可读存储介质,包括供电子设备的一个或多个处理器执行的一个或多个程序,所述一个或多个程序包括用于执行如上所述一种MPRM逻辑电路面积和功耗优化方法的指令。
与现有技术相比,本发明具有以下有益效果:
(1)本发明通过将狼群算法与和量子理论相结合来优化MPRM逻辑电路的面积和功耗,能够使MPRM逻辑电路面积和功耗快速收敛至帕累托最优,提高了MPRM逻辑电路面积和功耗优化的效率,改善了MPRM逻辑电路面积和功耗优化的效果。
(2)本发明通过将个体陷入局部最优时,执行一种变异策略增强种群多样性,降低算法陷入局部最优的风险。
附图说明
图1为本发明方法流程示意图。
具体实施方式
下面结合附图和具体实施例对本发明进行详细说明。本实施例以本发明技术方案为前提进行实施,给出了详细的实施方式和具体的操作过程,但本发明的保护范围不限于下述的实施例。
本实施例提供一种MPRM逻辑电路面积和功耗优化方法,如图1所示,该方法包括以下步骤:
S1、读取Boolean逻辑电路。
该步骤是为获取布尔(Boolean)逻辑电路中的电路信息,包括逻辑门、输入和输出等。
S2、通过极性转换方法将所述Boolean逻辑电路转化为MPRM逻辑电路。
对于Boolean逻辑电路中每个逻辑门,根据其功能和输入信号的极性,进行极性转换。极性转换是将Boolean逻辑门的输入和输出信号的极性转换为MPRM逻辑门的输入和输出信号的过程。这可以通过使用逻辑门的真值表或逻辑函数来确定。根据转换后的极性信息,构建MPRM逻辑电路。MPRM逻辑电路是一种多值可逆逻辑电路,可以使用不同的逻辑门类型和极性信息来实现。
S3、以最小化MPRM逻辑电路面积和功耗为目标,采用狼群算法搜索获得初始高质量Pareto最优解集,所述狼群算法中,将MPRM逻辑电路极性的表现形式通过量子编码映射到狼群个体的位置上。
首先对种群大小、最大迭代次数、探狼数量和围攻距离进行初始化,再随机生成初始种群。
将MPRM逻辑电路极性的表现形式通过量子编码映射到狼群个体的位置上,本实施例中采用的量子编码为二进制编码,表示为:
其中,α和β分别表示量子比特“0”和“1”出现的概率值且满足归一化条件|α|2+|β|2=1。
该步骤中通过计算XNOR和OR的项数之和来表示MPRM逻辑电路的面积,通过计算输出端信号的概率来得出开关活动率,以开关活动率来表示MPRM逻辑电路的功耗。
将MPRM逻辑电路面积和功耗的最小化为算法的目标搜索高质量Pareto最优解集,表达式为:
其中,p表示MPRM电路的极性,F(p)表示该极性的适应度估算,A(p)表示该极性下的电路面积,即MPRM电路中极性p的二输入门的总数;E(p)表示该极性下的电路功耗,即MPRM电路中极性p的开关活动率;U表示二输入门集合;mOR和mXNOR分别表示二输入OR门和二输入XNOR门数目;lOR和lXNOR分别表示二输入OR门和二输入XNOR门的输出信号概率,li表示第i个二输入门的Ei可用其输出端的信号概率,Ei=2li
S4、采用量子旋转门更新所述狼群个体的位置。
该步骤执行位置更新操作,为了降低算法陷入局部最优的风险,执行变异策略增强种群多样性,具体步骤包括:
S4.1、量子旋转门的更新是通过改变旋转角度来实现的,定义为:
Δθij(t+1)=θij(t)+φij·(θkj(t)-θij(t))
其中,φij是[-1,1]之间的随机数,k≠i,θij表示个体i的第k个元素,t表示当前的迭代数。
S4.2、计算更新后的个体新位置,定义为:
Pit=[sin(θi1(t)+Δθi1(t+1)),…,sin(θiD(t)+Δ(θiD(t+1))]
其中,Pit表示正弦位置的解,Δθ表示旋转角度。
S4.3、当个体陷入局部最优时,开始执行一种变异策略,定义为:
其中,πα,πβ和πδ分别代表头狼,探狼和猛狼,和/>分别代表在第t次迭代中每种类型狼的第γ维度;π′表示变异后的狼,rand()表示(0,1)之间的随机数,z作为控制常数被设置为1,/>表示第π只狼的第γ个元素向右或向左移动d个单位。
执行变异策略有助于增强种群的多样性,以避免算法陷入局部最优解。变异策略可以通过对个体的量子编码进行随机扰动来实现。这样做可以引入新的解决方案,并帮助算法在搜索空间中探索更广泛的区域。更新位置是指根据量子旋转门的操作,对个体的量子编码进行调整。这可以通过应用适当的量子旋转门操作来实现,以改变个体的位置。更新位置的目的是使个体更接近最优解,以便在下一次迭代中获得更好的Pareto最优解集。
S5、判断当前迭代次数是否小于最大迭代次数,若是,则执行步骤S3更新所述高质量Pareto最优解集,若否,则输出最终的高质量Pareto最优解集。
上述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
实施例2
本实施例提供一种电子设备,包括:一个或多个处理器;存储器;和被存储在存储器中的一个或多个程序,所述一个或多个程序包括用于执行如实施例1所述一种MPRM逻辑电路面积和功耗优化方法的指令。
本领域内的技术人员应明白,本发明的实施例可提供为方法、系统、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。本发明实施例中的方案可以采用各种计算机语言实现,例如,面向对象的程序设计语言Java和直译式脚本语言JavaScript等。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

Claims (10)

1.一种MPRM逻辑电路面积和功耗优化方法,其特征在于,包括以下步骤:
S1、读取Boolean逻辑电路;
S2、通过极性转换方法将所述Boolean逻辑电路转化为MPRM逻辑电路;
S3、以最小化MPRM逻辑电路面积和功耗为目标,采用狼群算法搜索获得初始高质量Pareto最优解集,所述狼群算法中,将MPRM逻辑电路极性的表现形式通过量子编码映射到狼群个体的位置上;
S4、采用量子旋转门更新所述狼群个体的位置;
S5、判断当前迭代次数是否小于最大迭代次数,若是,则执行步骤S3更新所述高质量Pareto最优解集,若否,则输出最终的高质量Pareto最优解集。
2.根据权利要求1所述的一种MPRM逻辑电路面积和功耗优化方法,其特征在于,所述量子编码为二进制编码,表示为:
其中,α和β分别表示量子比特“0”和“1”出现的概率值且满足归一化条件|α|2+|β|2=1。
3.根据权利要求1所述的一种MPRM逻辑电路面积和功耗优化方法,其特征在于,所述MPRM逻辑电路面积和功耗最小化的表达式为:
其中,p表示MPRM电路的极性,F(p)表示该极性的适应度估算,A(p)表示该极性下的电路面积,即MPRM电路中极性p的二输入门的总数;E(p)表示该极性下的电路功耗,即MPRM电路中极性p的开关活动率;U表示二输入门集合;mOR和mXNOR分别表示二输入OR门和二输入XNOR门数目;lOR和lXNOR分别表示二输入OR门和二输入XNOR门的输出信号概率,li表示第i个二输入门的Ei可用其输出端的信号概率,Ei=2li
4.根据权利要求1所述的一种MPRM逻辑电路面积和功耗优化方法,其特征在于,所述更新所述狼群个体的位置的具体步骤包括:
通过改变旋转角度更新所述量子旋转门;
基于更新后的量子旋转门计算更新后的狼群个体的位置;
基于所述更新后的狼群个体的位置判断狼群个体是否陷入局部最优,若是,则执行变异策略以更新狼群个体的位置,若否,则继续执行。
5.根据权利要求4所述的一种MPRM逻辑电路面积和功耗优化方法,其特征在于,所述旋转角度的表达式为:
Δθij(t+1)=θij(t)+φij·(θkj(t)-θij(t))
其中,θij表示第i个体的第j位量子比特所对应的量子旋转门的旋转角,φij是[-1,1]之间的随机数,k≠i,t表示当前的迭代数。
6.根据权利要求4所述的一种MPRM逻辑电路面积和功耗优化方法,其特征在于,所述更新后的狼群个体的位置的表达式为:
Pit=[sin(θi1(t)+Δθi1(t+1)),…,sin(θiD(t)+Δ(θiD(t+1))]
其中,Pit表示正弦位置的解,Δθ表示旋转角度。
7.根据权利要求4所述的一种MPRM逻辑电路面积和功耗优化方法,其特征在于,所述变异策略的表达式为:
其中,π′t表示第t次迭代变异后的狼,πα,πβ和πδ分别代表头狼,探狼和猛狼, 和/>分别代表在第t次迭代中每种类型狼的第γ维度;rand()表示(0,1)之间的随机数,z作为控制常数被设置为1,/>表示第π只狼的第γ个元素向右或向左移动d个单位。
8.根据权利要求4所述的一种MPRM逻辑电路面积和功耗优化方法,其特征在于,狼群个体迭代次数超过设定阈值迭代次数且狼群个体的位置没有发生改变时判定狼群个体陷入局部最优。
9.一种电子设备,其特征在于,包括:
一个或多个处理器;
存储器;和
被存储在存储器中的一个或多个程序,所述一个或多个程序包括用于执行如权利要求1-8任一所述一种MPRM逻辑电路面积和功耗优化方法的指令。
10.一种计算机可读存储介质,其特征在于,包括供电子设备的一个或多个处理器执行的一个或多个程序,所述一个或多个程序包括用于执行如权利要求1-8任一所述一种MPRM逻辑电路面积和功耗优化方法的指令。
CN202311028436.7A 2023-08-15 2023-08-15 一种mprm逻辑电路面积和功耗优化方法、设备及介质 Pending CN117077597A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311028436.7A CN117077597A (zh) 2023-08-15 2023-08-15 一种mprm逻辑电路面积和功耗优化方法、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311028436.7A CN117077597A (zh) 2023-08-15 2023-08-15 一种mprm逻辑电路面积和功耗优化方法、设备及介质

Publications (1)

Publication Number Publication Date
CN117077597A true CN117077597A (zh) 2023-11-17

Family

ID=88710835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311028436.7A Pending CN117077597A (zh) 2023-08-15 2023-08-15 一种mprm逻辑电路面积和功耗优化方法、设备及介质

Country Status (1)

Country Link
CN (1) CN117077597A (zh)

Similar Documents

Publication Publication Date Title
Zhang et al. Binary differential evolution with self-learning for multi-objective feature selection
CN108520272B (zh) 一种改进苍狼算法的半监督入侵检测方法
Zhang et al. Deep adversarial learning in intrusion detection: A data augmentation enhanced framework
Zhu et al. EHSO: Evolutionary Hybrid Sampling in overlapping scenarios for imbalanced learning
Wu et al. Network intrusion detection based on a general regression neural network optimized by an improved artificial immune algorithm
US10958676B2 (en) Classification of transport layer security certificates using artificial neural networks
Guo et al. Epi-GTBN: an approach of epistasis mining based on genetic Tabu algorithm and Bayesian network
Gibbs et al. A genetic algorithm calibration method based on convergence due to genetic drift
CN115795065A (zh) 基于带权哈希码的多媒体数据跨模态检索方法及系统
Huang et al. Harnessing deep learning for population genetic inference
Wu et al. AAE-SC: A scRNA-seq clustering framework based on adversarial autoencoder
Ding et al. Multi-correntropy fusion based fuzzy system for predicting DNA N4-methylcytosine sites
CN117252114B (zh) 一种基于遗传算法的电缆耐扭转实验方法
CN118018272A (zh) 针对数据管理平台实现入侵防御处理的方法、装置、处理器及其计算机可读存储介质
Zhu et al. An Efficient Hybrid Feature Selection Method Using the Artificial Immune Algorithm for High‐Dimensional Data
Karlupia et al. A genetic algorithm based optimized convolutional neural network for face recognition
CN108537663A (zh) 一种股票趋势预测方法
CN117077597A (zh) 一种mprm逻辑电路面积和功耗优化方法、设备及介质
Zhao et al. A two-stage differential evolutionary algorithm for deep ensemble model generation
Abed Al Raoof et al. Maximizing CNN Accuracy: A Bayesian Optimization Approach with Gaussian Processes
Zeng et al. Towards intelligent attack detection using DNA computing
Liu et al. An efficient differential evolution via both top collective and p-best information
Kasabov et al. GA-parameter optimisation of evolving connectionist systems for classification and a case study from bioinformatics
Kasihmuddin et al. Hybrid genetic algorithm in the Hopfield network for maximum 2-satisfiability problem
Sulaiman et al. Credit Card Fraud Detection Using Improved Deep Learning Models.

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination