CN117063168A - 用于iommu的pasid粒度资源控制 - Google Patents

Abstract

集成电路的实施例可包括：存储器，用于存储与相应的标识符相对应的相应的资源控制描述符；以及输入/输出(IO)存储器管理单元(IOMMU)，通信地耦合至存储器，IOMMU包括电路系统，该电路系统用于：基于存储在存储器中的资源控制描述符来确定用于IO事务的资源控制信息，该资源控制描述符和与IO事务相关联的标识符相对应；以及基于所确定的资源控制信息来控制IOMMU的一个或多个资源的利用。公开并要求保护其他实施例。

Description

用于IOMMU的PASID粒度资源控制

背景

1.技术领域

本公开总体上涉及处理器技术和输入/输出存储器管理单元技术。

2.背景技术

输入/输出(input/output，IO)存储器管理单元(input/output memorymanagement unit，IOMMU)将具有直接存储器访问(direct memory access，DMA)能力的IO总线连接到系统存储器(例如，主存储器)。中央处理器单元(central processor unit，CPU)存储器管理(memory management，MMU)将CPU可见的虚拟地址转译为物理地址。IOMMU代表IO设备代理任何DMA请求，从而以与处理器MMU复合体执行虚拟地址向物理地址的转译大致相同的方式来转译IO虚拟地址。一些IOMMU还可提供存储器保护以免于故障或恶意设备。

英特尔虚拟化技术(INTEL VIRTUALIZATION TECHNOLOGY，INTEL VT)为高效的虚拟机提供硬件支持。用于定向I/O的英特尔虚拟化技术(INTEL VIRTUALIZATIONTECHNOLOGY FOR DIRECTED I/O，VT-d)为IO设备虚拟化提供支持。

附图说明

以示例方式且非限制方式在附图的各图中图示本发明的各实施例，在附图中：

图1是根据实施例的集成电路的示例的框图；

图2A至图2D是根据实施例的方法的示例的流程图；

图3是根据实施例的装置的示例的框图；

图4是根据实施例的虚拟化环境的示例的框图；

图5是根据实施例的虚拟化环境的另一示例的框图；

图6是根据实施例的虚拟化环境的另一示例的框图；

图7是根据实施例的方法的另一示例的流程图；

图8A是图示根据本发明的实施例的示例性有序管线和示例性的寄存器重命名、乱序发出/执行管线两者的框图。

图8B是图示根据本发明的实施例的要包括在处理器中的有序体系结构核心的示例性实施例和示例性的寄存器重命名、乱序发出/执行体系结构核心两者的框图；

图9A-图9B图示更具体的示例性有序核心体系结构的框图，该核心会是芯片中的若干逻辑块之一(包括相同类型和/或不同类型的其他核心)；

图10是根据本发明的实施例的可具有多于一个的核心、可具有集成存储器控制器以及可具有集成图形器件的处理器的框图；

图11-图14是示例性计算机体系结构的框图；以及

图15是根据本发明的实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。

具体实施方式

本文中讨论的实施例以各种方式提供用于输入/输出(input/output,IO)存储器管理单元(IO memory management unit,IOMMU)中的资源控制的技术和机制。本文中描述的技术可以在一个或多个电子设备中实现。可以利用本文中描述的技术的电子设备的非限制性示例包括任何种类的移动设备和/或固定式设备，诸如，相机、蜂窝电话、计算机终端、桌面型计算机、电子阅读器、传真机、自动服务机、膝上型计算机、上网本计算机、笔记本计算机、互联网设备、支付终端、个人数字助理、媒体播放器和/或记录器、服务器(例如，刀片服务器、机架安装服务器、其组合等)、机顶盒、智能电话、平板个人计算机、超移动个人计算机、有线电话、上述各项的组合，等等。更一般地，本文中描述的技术可在各种电子设备中的任何电子设备中被采用，各种电子设备包括可操作用于提供IOMMU中的资源控制的集成电路系统。

在下列描述中，讨论了众多细节，以提供对本公开的实施例的更透彻的解释。然而，对本领域技术人员将显而易见的是，可以在没有这些特定细节的情况下实施本公开的实施例。在其他实例中，以框图形式，而不是详细地示出公知的结构和设备，以避免使本公开的实施例变得模糊。

注意，在实施例的对应附图中，利用线来表示信号。一些线可以较粗以指示更多数量的成份信号路径，和/或在一个或多个末端处具有箭头以指示信息流的方向。此类指示不旨在是限制性的。相反，线结合一个或多个示例性实施例使用，以促进对电路或逻辑单元的更容易的理解。如由设计需要或偏好所规定，任何所表示的信号都可实际包括可在任一方向上行进的一个或多个信号，并可利用任何合适类型的信号方案来实现。

贯穿说明书以及在权利要求书中，术语“连接的”意指所连接的物体之间的诸如电气、机械、或磁性连接之类的无需任何中介设备的直接连接。术语“耦合的”意指直接的或间接的连接，诸如所连接的物体之间的直接的电气、机械、或磁性连接或者通过一个或多个无源或有源中介设备的间接连接。术语“电路”或“模块”可以指布置成用于彼此合作以提供期望功能的一个或多个无源和/或有源组件。术语“信号”可指至少一个电流信号、电压信号、磁信号、或数据/时钟信号。“一(a/an)”和“该”的含义包括复数引用。“在……中”的含义包括“在……中”和“在……上”。

术语“设备”一般可以指根据使用那个术语的上下文的装置。例如，设备可以指层或结构的堆叠、单个结构或层、具有有源和/或无源元件的各种结构的连接，等等。一般而言，设备是三维结构，具有沿x-y-z笛卡尔坐标系的x-y方向的平面以及沿z方向的高度。设备的平面也可以是包括该设备的装置的平面。

术语“缩放”一般指将设计(示意图和布局)从一种工艺技术转换为另一种工艺技术，并随后在布局区域中被减小。术语“缩放”一般还指在同一技术节点内缩小布局和设备的大小。术语“缩放”还可指信号频率相对于另一参数(例如，功率供应水平)的调整(例如，减速或加速——即，分别为缩小或放大)。

术语“基本上”、“接近”、“近似”、“附近”以及“大约”一般指处于目标值的+/-10％内。例如，除非在其使用的明确的上下文中以其他方式指定，否则术语“基本上相等”、“大约相等”和“近似相等”意指在如此描述的物体之间仅存在偶然变化。在本领域中，此类变化典型地不大于预定的目标值的+/-10％。

应当理解，如此使用的术语在适当情况下是可互换的，例如使得本文中所描述的本发明的实施例能够以不同于本文中图示或以其他方式描述的那些取向的其他取向来操作。

除非另外指定，否则使用序数形容词“第一”、“第二”、“第三”等来描述公共对象，仅仅指示类似对象的不同实例被提及，并且不旨在暗示如此描述的对象必须在时间上、空间上、排名上、或以任何其他方式处于给定序列中。

在说明书和权利要求书中的术语“左”、“右”、“前”、“后”、“顶”、“底”、“在……上方”、“在……下方”等(如果有)用于描述性目的，并且不一定用于描述永久的相对位置。例如，如本文中所使用的术语“在……上方”、“在……下方”、“前侧”、“后侧”、“顶”、“底”，“在……上方”、“在……下方”和“在……上”是指一个组件、结构或材料相对于设备内其他所引用的组件、结构或材料的相对位置，其中此类物理关系是显著的。本文仅出于描述性目的采用这些术语，并且这些术语主要在设备z轴的上下文内，因此这些术语可以相对于设备的取向。因此，在本文中所提供的图中的上下文中在第二材料“上方”的第一材料如在设备相对于所提供的图的上下文上下颠倒地取向情况下也可以在该第二材料“下方”。在材料的上下文中，设置在另一材料上方或下方的一种材料可直接接触，或者可具有一种或多种中介材料。此外，设置在两种材料之间的一种材料可直接与这两个层接触，或者可具有一个或多个中介层。相比之下，在第二材料“上”的第一材料与该第二材料直接接触。在组件组装件的上下文中进行类似的区分。

可在设备的z轴、x轴或y轴的上下文中采用术语“在……之间”。在两种其他材料之间的材料可以与那两种材料中的一种或两种接触，或者该材料可通过一种或多种中介材料来与其他那两种材料两者分开。因此，在两种其他材料“之间”的材料可以与其他那两种材料中的任一种接触，或者该材料可通过中介材料耦合至其他那两种材料。在两个其他设备之间的设备可直接连接到那两个设备中的一个或两个，或者该设备可通过一个或多个中介设备与其他那两个设备两者分开。

如贯穿说明书以及在权利要求书中所使用，由术语“……中的至少一个”或“……中的一个或多个”联接的项列表可意指所列举的项的任何组合。例如，短语“A、B或C中的至少一个”可意指A；B；C；A和B；A和C；B和C；或A、B和C。应指出，附图的具有与任何其他附图的要素相同的附图标记(或名称)的那些要素能以与所描述的方式类似的任何方式操作或起作用，但不被限于此。

此外，本公开中讨论的组合逻辑和时序逻辑的各种元件可涉及物理结构(诸如，AND门、OR门或XOR门)，或涉及实现作为所讨论的逻辑的布尔等效的逻辑结构的器件的合成的或以其他方式优化的集合。

在虚拟化环境中，服务质量(Quality of Service，QoS)对于控制/限制能够由租户拥有的虚拟机(virtual machine，VM)或容器使用的资源是重要的。服务器中的一些资源可由不同的VM/容器共享，并且不同的QoS要求能以为租户提供合适的性能并避免来自嘈杂邻居的问题的方式被应用。共享资源在一些计算机体系结构中存在于所有或大多数层中，这些层例如包括CPU核心资源、非核心资源(例如，IOMMU、L3缓存、内部总线等)和外围IO设备资源。为了确保虚拟化中资源的公平分配，QoS策略可以在各个组件中实施。例如，在IO虚拟化中，虚拟函数(Virtual Function，VF)(例如，用于单根IO虚拟化(single root IOvirtualization，SRIOV))或可指派设备接口(Assignable Device Interface，ADI)(例如，用于可缩放IO虚拟化(Scalable IOV，可缩放IOV))可代表根据VF/ADI或其他粒度实现QoS的硬件的切片。当硬件切片被指派给VM/容器时，管理程序可以使用由VF/ADI提供的QoS配置接口来控制/限制由VM/容器利用的IO设备内的共享资源。

在一些计算机体系结构中，IO数据路径可不仅仅包括IO设备和CPU核心。IOMMU可以与应用和IO设备一起工作以执行IO工作负载，从而提供用于虚拟化的重要功能，如DMA重新映射、IRQ重新映射、共享虚拟存储器等。问题在于，IOMMU提供所有应用/核心/租户/设备竞争性地共享的共享资源/功能，这可能会引起争用。例如，IOMMU共享资源可包括用于IO/虚拟地址转译、页请求服务等的IO转译后备缓冲器(IO Translation Lookaside Buffer，IOTLB)。一些实施例可以提供在每进程地址空间标识符(process address spaceidentifier，PASID)的基础上和/或每域的基础上控制/限制IOMMU资源的利用的技术。有利的是，一些实施例可以在IOMMU内以PASID粒度实现QoS策略，从而实现IOMMU资源的公平利用，并缓解或防止与嘈杂邻居的问题。

参考图1，集成电路100的实施例可包括存储器101和IOMMU 103，该存储器101用于存储与相应的标识符相对应的相应的资源控制描述符的存储器101，该IOMMU 103通信地耦合至存储器101。IOMMU 103可包括电路系统105，该电路系统105配置成用于：基于存储在存储器101中的资源控制描述符来确定用于IO事务的资源控制信息，该资源控制描述符和与IO事务相关联的标识符相对应；以及基于所确定的资源控制信息来控制IOMMU 103的一个或多个资源的利用。例如，标识符可和与IO事务相关联的PASID、与IO事务相关联的域标识符等相对应。

在一些实施例中，存储器101还可以存储由相应的PASID索引的条目的表，并且电路系统105可被配置成用于：确定由与IO事务相关联的PASID索引的表中的条目是否包括指向与PASID相对应的资源控制描述符的字段，并且如果确定是，则基于存储在由字段指示的存储器101中的位置处的资源控制描述符来确定用于IO事务的资源控制信息。否则，如果条目不包括指向资源控制描述符的字段，则电路系统105可被配置成用于基于和与IO事务相关联的域标识符相对应的资源控制描述符来确定用于IO事务的资源控制信息。在一些实施例中，电路系统105可被进一步配置成用于：确定PASID粒度控制是否被禁用，并且如果确定是，则基于和与IO事务相关联的域标识符相对应的资源控制描述符来确定用于IO事务的资源控制信息(例如，即使条目包括指向与PASID相关联的资源控制描述符的字段)。

在一些实施例中，资源控制信息可指示用于IOTLB中的标识符的条目数量的阈值，并且响应于针对IO事务的IOTLB未命中，电路系统105可被进一步配置成用于：确定与标识符相关联的IOTLB中的条目的计数是否超过用于IOTLB中的标识符的条目数量的阈值，并且如果确定是，则标识与标识符相关联的IOTLB中的近期最少使用(least recently used，LRU)条目，并使所标识的条目无效。附加地或替代地，资源控制信息可指示用于对标识符的飞行中(inflight)页请求数量的阈值，并且响应于对IO事务的页请求，电路系统105可被进一步配置成用于：确定与标识符相关联的飞行中页请求的计数是否超过用于对标识符的飞行中页请求数量的阈值，并且如果确定是，拒绝与标识符相关联的页请求。

参考图2A到图2D，方法200的实施例可包括：在框yu处，存储与相应的标识符相对应的相应的资源控制描述符；在框222处，基于和与IO事务相关联的标识符相对应的所存储的资源控制描述符来确定用于IO事务的资源控制信息；以及在框223处，基于所确定的资源控制信息来控制IOMMU的一个或多个资源的利用。例如，在框224处，标识符可和与IO事务相关联的PASID相对应，或者在框225处和与IO事务相关联的域标识符(例如，或与IO事务相关联的其他标识符，诸如流标识符等)相对应。

方法200的一些实施例可进一步包括：在框226处，存储由相应的PASID索引的条目的表；在框227处，确定由与IO事务相关联的PASID索引的表中的条目是否包括指向与PASID相对应的资源控制描述符的字段；并且如果确定是，则在框228处，基于存储在由字段指示的位置处的资源控制描述符来确定用于IO事务的资源控制信息；否则，在框229处，基于和与IO事务相关联的域标识符相对应的资源控制描述符来确定用于IO事务的资源控制信息。在框227之前，方法200的一些实施例可以任选地：在框230处，确定PASID粒度控制是否被禁用；并且如果确定是，则在框229处，基于和与IO事务相关联的域标识符相对应的资源控制描述符来确定用于IO事务的资源控制信息。

在方法200的一些实施例中，在框231处，资源控制信息可指示用于IOTLB中的标识符的条目数量的阈值，并且在框232处，响应于针对IO事务的IOTLB未命中，方法200可进一步包括：在框233处，确定与标识符相关联的IOTLB中的条目的计数是否超过用于IOTLB中的标识符的条目数量的阈值，并且如果确定是，则在框234处，标识与标识符相关联的IOTLB中的LRU条目，并且在框325处，使所标识的条目无效。附加地或替代地，在框236处，资源控制信息可指示用于对标识符的飞行中页请求数量的阈值，并且在框237处，响应于对IO事务的页请求，方法200可进一步包括：在框238处，确定与标识符相关联的飞行中页请求的计数是否超过用于对标识符的飞行中页请求数量的阈值，并且如果确定是，在框239处，拒绝与标识符相关联的页请求。

参考图3，设备300的实施例可包括核心341、通信地耦合至核心341的存储器管理单元(memory management unit，MMU)343、通信地耦合至MMU 343、用于存储与相应的标识符相对应的相应的资源控制描述符的存储器345、以及通信耦合至存储器345的IOMMU 347。IOMMU 347可包括电路系统349，其用于：基于存储在存储器345中的资源控制描述符来确定用于IO事务的资源控制信息，该资源控制描述符和与IO事务相关联的标识符相对应；以及基于所确定的资源控制信息来控制IOMMU 347的一个或多个资源的利用。例如，标识符可和与IO事务相关联的PASID、与IO事务相关联的域标识符等相对应。

在一些实施例中，存储器345还可以存储由相应的PASID索引的条目的表，并且电路系统349可被配置成用于：确定由与IO事务相关联的PASID索引的表中的条目是否包括指向与PASID相对应的资源控制描述符的字段，并且如果确定是，则基于存储在由字段指示的存储器345中的位置处的资源控制描述符来确定用于IO事务的资源控制信息。否则，如果条目不包括指向资源控制描述符的字段，则电路系统349可被配置成用于基于和与IO事务相关联的域标识符相对应的资源控制描述符来确定用于IO事务的资源控制信息。在一些实施例中，电路系统349可被进一步配置成用于：确定PASID粒度控制是否被禁用，并且如果确定是，则基于和与IO事务相关联的域标识符相对应的资源控制描述符来确定用于IO事务的资源控制信息(例如，即使条目包括指向与PASID相关联的资源控制描述符的字段)。

在一些实施例中，资源控制信息可指示用于IOTLB中的标识符的条目数量的阈值，并且响应于针对IO事务的IOTLB未命中，电路系统349可被进一步配置成用于：确定与标识符相关联的IOTLB中的条目的计数是否超过用于IOTLB中的标识符的条目数量的阈值，并且如果确定是，则标识与标识符相关联的IOTLB中LRU条目，并使所标识的条目无效。附加地或替代地，资源控制信息可指示用于对标识符的飞行中页请求数量的阈值，并且响应于对IO事务的页请求，电路系统349可被进一步配置成用于：确定与标识符相关联的飞行中页请求的计数是否超过针对标识符的飞行中页请求数量的阈值，并且如果确定是，则拒绝与标识符相关联的页请求。

一些实施例可提供对用于PASID粒度QoS引擎的IOMMU技术的扩展。常规的IOMMU不包括QoS能力，该QoS能力防止租户以可能使其他租户的性能降级并潜在地阻止系统满足针对其他租户的QoS要求的方式过度利用IOMMU的资源。一些实施例可提供用于以每PASID粒度或每域粒度定义QoS的IOMMU技术。有利的是，一些实施例可以在平台级提供集中式QoS和流控制，以维护所有租户在期望的QoS下的性能(例如，防止一个租户过度利用IOMMU资源以损害其他租户)。例如，可受益于根据一些实施例的此类受控访问的两个IOMMU资源包括IOTLB和页请求接口。

参考图4，虚拟化环境400的实施例可包括多个VM(VM-1到VM-3)，每个VM具有各自的ADI(ADI-1到ADI-3)。插槽441中的处理器设备可包括耦合至IOMMU 443耦合的多个核心(核心-1到核心-N，N>1)。IOMMU 443包括IOTLB，该IOTLB具有用于ADI-1、ADI-2和ADI-3中的每一个的相应的表条目。在常规的多租户环境中，一个租户(例如，VM-1)可能有机会针对其设备(例如，ADI-1)过度利用IOTLB 445。常规IOMMU中的LRU替换策略可强制驱逐由其他虚拟机使用的TLB缓存，从而导致额外的页表走查，并降低(例如，可能具有更高的优先级和/或其他QoS要求的)其他租户的IO性能。

在一些实施例中，IOMMU 443包括(例如，基于每个PASID或每个域)应用相应的QoS策略以限制VM对IOTLB的利用的技术。如图4所示，括号A、B和C表示对IOTLB表条目数量的相应的限制(例如，其中A、B和C来自相应的QoS策略)。例如，来自每个VM的事务可具有可被利用以应用适当的QoS策略的唯一标识符(例如，PASID、域标识符等)。如图4所示，相应的括号A、B和C旁边的阴影区域可代表IOTLB 445中的用于相对应ADI的可用条目。在本示例中，ADI-1已达到针对分配给ADI-1的IOTLB 445中的条目数量的限制，而ADI-2和ADI-3尚未达到限制。根据一些实施例，如果ADI-1需要IOTLB 445中的更多条目，则IOTLB 445中的用于ADI-1的现有条目被驱逐，以便为新的ADI-1条目腾出空间。有利的是，IOTLB 445中的用于ADI-2和ADI-3的条目不受影响。本领域的技术人员将领会，除了IOTLB 445外，在IOMMU 443中还有被竞争性地共享并经受类似的争用、并且可能受益于本文中所描述的用于QoS的资源控制的实施例的许多其他缓存(例如，页走查缓存等)。

参考图5，虚拟化环境500的实施例可包括多个VF(VF-1至VF-3)，每个VF附接到向IOMMU 551发送页请求的相应的VM(VM-1至VM-3)。IOMMU 551通过页请求队列553中的消息来管理页请求。系统软件(例如，内核)557在存储器管理模块559中包括页故障处理程序，该页故障处理程序服务页请求队列553。示例页请求接口由PCI-SIG(pci-sig.com)定义，以允许PCI设备与未固定的系统存储器针对DMA事务进行交互。在出现页故障(例如，尚未分配或被换出)的情况下，PCI设备可以向IOMMU 551发送页请求消息。IOMMU 551将向系统软件557发出恢复存储器区域的页故障请求，使得PCI设备可以继续DMA操作。对于SR-IOV，PCI-SIG定义了单个页请求接口针对物理功能(physical function，PF)被准许，并且页请求接口在PF与相关联VF之间被共享。此外，页请求规范定义了PF的相关联的页请求接口在物理上支持的待决页请求消息，该相关联页请求接口由PF及其所有派生VF共享。

可由IOMMU 551处理的页请求的数量是有限的，并且如果来自PF及其所有VF的飞行中页请求的数量达到物理设备允许的限制，则页请求将被拒绝。在常规的多租户环境中，一个租户(例如，VM-2)可能有机会针对其VF(例如，VF-2)过度利用页请求接口。如果来自VF-2的飞行中页请求消息的数量导致页请求接口达到PF的限制(例如，待决页请求消息)，则由于飞行中页请求消息的溢出，从属于(例如，共享相同PF的)其他租户的VF发送的页请求将被常规的IOMMU拒绝，从而降低(例如，可具有更高的优先级和/或其他QoS要求的)其他租户的性能。

在一些实施例中，IOMMU 551包括(例如，基于每个PASID或每个域)应用相应的QoS策略以限制VF对页请求接口的利用的技术。如图5所示，括号A、B和C表示对与用于VM/VF的相应的QoS策略相对应的飞行中页请求的数量的相应的限制。例如，每个VF可具有可被利用以应用适当的QoS策略的唯一标识符(例如，PASID、域标识符等)。如图5所示，相应的括号A、B和C旁边的阴影区域可代表在VF达到针对VF的限制之前可由该VF进行的页请求的数量。在本示例中，VF 2已达到针对分配给VF-2的飞行中页请求数量的限制，而VF 1和VF-3尚未达到。根据一些实施例，如果VF-2发出另一页请求，则该页请求被IOMMU 551拒绝(例如，即使没有达到物理设备允许的限制)。有利的是，对VF-1和VF-3的页请求不受影响。本领域的技术人员将领会，除了页请求接口外，IOMMU 551中还有被竞争性共享并经受类似的争用、并且可能受益于本文所述的用于QoS的资源控制的实施例的其他资源。

参考图6，虚拟化环境600的实施例包括存储在系统存储器663(例如，主机物理地址空间)中的虚拟化表661。虚拟化表661包括一个或多个PASID-QoS描述符665。例如，PASID-QoS描述符665由系统存储器663中的管理程序创建，以指定用于映射到主机或VM中的应用的PASID的复合QoS策略。一些实施例用附加字段669扩展了可缩放模式IOMMU PASID表条目结构667，该附加字段在本文中被称为QoS_PTR，该附加字段669字段指向系统存储器663中的PASID-QoS描述符665的物理地址。PASID-QoS描述符665包括用于IOMMU或CPU的多个共享资源的QoS设置，包括IOTLB、页请求、页走查缓存等。如果新的共享资源被添加到IOMMU或CPU，则用于此类新资源的QoS设置也可包括在PASID-QoS描述符665中。在一些实施例中(例如，其中IOMMU可能不支持可缩放模式或其中可缩放模式特征被禁用)，上下文表可提供指向更通用的域-QoS(DOMAIN-QoS)描述符的QoS_PTR，该域-QoS描述符能以与PASID-QoS描述符相同的方式起作用。有利的是，IOMMU和CPU的实施例可以应用流控制，并基于每个进程或每个域提供QoS。一些实施例提供用于IOMMU减少或防止对IOMMU/CPU的共享资源的争用的技术，从而有利地限制由一个租户对资源的过度使用，并减少或防止跨租户或跨域性能降级。

除了针对QoS_PTR 669和PASID-QoS描述符665(例如，或域-QoS描述符)的数据结构扩展外，IOMMU的实施例还被配置成用于实现附加的流控制，以应用由QoS描述符指示的QoS策略。例如，IOMMU流控制单元在使用与请求中的PASID相对应的PASID-QoS描述符从PCI设备接收到上游请求(例如，DMA、页请求消息等)时应用QoS。

参考图7，方法700的实施例开始于在框771处，IOMMU接收请求(例如，DMA请求、页请求等)。在框772处，当IOMMU接收到上游PCI分组时，IOMMU取回包括总线、设备、功能和PASID信息的请求方标识符(ID)。在框773处，IOMMU然后使用请求方ID(总线:设备:功能和PASID)定位PASID上下文条目。

如果在框774处IOMMU确定没有PASID-QoS描述符可用(例如，在一些实施例中，如果没有域-QoS可用)，则方法700可在框775处以传统模式进展。否则(例如，如果PASID上下文条目包含QoS_PTR字段)，IOMMU从由QoS_PTR指示的位置(例如，从存储器、内部缓存等)取回PASID-QoS描述符。PASID-QoS描述符可选择性地包含用于IOTLB、页请求等的QoS设置。IOMMU中的流控制单元使用相对应的QoS设置来应用流控制。

然后，方法700包括：在框776处，确定分组类型。对于DMA请求，如果DMA请求包含没有相对应的IOTLB条目(例如，IOTLB未命中)的虚拟地址(SVM模式)，则在框777处，IOMMU需要进行页表走查以填充IOTLB。此刻，流控制单元跟踪IOTLB中的多少条目已经被该PASID消耗。如果在框778处由PASID消耗的IOTLB条目已经达到该PASID允许的限制(例如，由PASID-QoS->IOTLB_QoS定义)，则在框779处，IOMMU(例如，使用LRU算法)使由同一PASID消耗的另一条目无效，然后在框781处，IOMMU以用于新转译的地址的条目填充IOTLB。否则，在框783处，IOMMU为PASID分配新的IOTLB条目(例如，并递增由此PASID消耗的IOTLB条目的计数)。有利的是，方法700的实施例防止一个VM或应用抢占由其他VM或应用消耗的IOTLB中的条目。

对于框785处的页请求，方法700包括：在框787处，确定PASID的飞行中页请求是否已经达到由PASID-QoS定义的限制。如果没有，则在框789处，IOMMU可以将页请求转发到软件(例如，并递增对PASID的飞行中页请求的计数)。如果在框787处达到限制，则在框791处，IOMMU可拒绝页请求消息。本领域的技术人员将领会，方法700可以容易地被扩展到具有用于控制那些资源的利用的被适当地配置的流的其他资源。

本领域技术人员将领会，各种设备可受益于前述实施例。以下示例性核心体系结构、处理器和计算机体系结构是可有益地包含本文中描述的技术的实施例的设备的非限制性示例。

示例性核心体系结构、处理器和计算机体系结构

处理器核心能以不同方式、出于不同的目的、在不同的处理器中实现。例如，此类核心的实现方式可以包括：1)旨在用于通用计算的通用有序核心；2)旨在用于通用计算的高性能通用乱序核心；3)旨在主要用于图形和/或科学(吞吐量)计算的专用核心。不同处理器的实现可包括：1)CPU，其包括旨在用于通用计算的一个或多个通用有序核心和/或旨在用于通用计算的一个或多个通用乱序核心；以及2)协处理器，其包括旨在主要用于图形和/或科学(吞吐量)的一个或多个专用核心。此类不同的处理器导致不同的计算机系统体系结构，这些计算机系统体系结构可包括：1)在与CPU分开的芯片上的协处理器；2)在与CPU相同的封装中但在分开的管芯上的协处理器；3)与CPU在相同管芯上的协处理器(在该情况下，此类协处理器有时被称为专用逻辑或被称为专用核心，该专用逻辑诸如，集成图形和/或科学(吞吐量)逻辑)；以及4)片上系统，其可以将所描述的CPU(有时被称为(一个或多个)应用核心或(一个或多个)应用处理器)、以上描述的协处理器和附加功能包括在同一管芯上。接着描述示例性核心体系结构，随后描述示例性处理器和计算机体系结构。

示例性核心体系结构

有序和乱序核心框图

图8A是图示根据本发明的各实施例的示例性有序管线和示例性的寄存器重命名的乱序发出/执行管线两者的框图。图8B是示出根据本发明的各实施例的要包括在处理器中的有序体系结构核心的示例性实施例和示例性的寄存器重命名的乱序发出/执行体系结构核心的框图。图8A-图8B中的实线框图示有序管线和有序核心，而任选增加的虚线框图示寄存器重命名的、乱序发出/执行管线和核心。考虑到有序方面是乱序方面的子集，将描述乱序方面。

在图8A中，处理器管线900包括取得(fetch)阶段902、长度解码阶段904、解码阶段906、分配阶段908、重命名阶段910、调度(也被称为调遣或发出)阶段912、寄存器读取/存储器读取阶段914、执行阶段916、写回/存储器写入阶段918、异常处置阶段922和提交阶段924。

图8B示出处理器核心990，该处理器核心990包括前端单元930，该前端单元930耦合到执行引擎单元950，并且前端单元930和执行引擎单元950两者都耦合到存储器单元970。核心990可以是精简指令集计算(reduced instruction set computing，RISC)核心、复杂指令集计算(complex instruction set computing，CISC)核心、超长指令字(verylong instruction word，VLIW)核心、或混合或替代性核心类型。作为又一选项，核心990可以是专用核心，诸如例如，网络或通信核心、压缩引擎、协处理器核心、通用计算图形处理单元(general purpose computing graphics processing unit，GPGPU)核心、图形核心，等等。

前端单元930包括分支预测单元932，该分支预测单元932耦合到指令缓存单元934，该指令缓存单元934耦合到指令转译后备缓冲器(translation lookaside buffer，TLB)936，该指令转译后备缓冲器936耦合到指令取得单元938，该指令取得单元938耦合到解码单元940。解码单元940(或解码器)可对指令解码，并且生成从原始指令解码出的、或以其他方式反映原始指令的、或从原始指令导出的一个或多个微操作、微代码进入点、微指令、其他指令、或其他控制信号作为输出。解码单元940可使用各种不同的机制来实现。合适机制的示例包括但不限于，查找表、硬件实现、可编程逻辑阵列(programmable logicarray，PLA)、微代码只读存储器(read only memory，ROM)等。在一个实施例中，核心990包括存储用于某些宏指令的微代码的微代码ROM或其他介质(例如，在解码单元940中，或以其他方式在前端单元930内)。解码单元940耦合到执行引擎单元950中的重命名/分配器单元952。

执行引擎单元950包括重命名/分配器单元952，该重命名/分配器单元952耦合到引退单元954和一个或多个调度器单元的集合956。(一个或多个)调度器单元956表示任何数量的不同调度器，包括预留站、中央指令窗等。(一个或多个)调度器单元956耦合到(一个或多个)物理寄存器堆单元958。(一个或多个)物理寄存器堆单元958中的每一个物理寄存器堆单元表示一个或多个物理寄存器堆，其中不同的物理寄存器堆存储一种或多种不同的数据类型，诸如，标量整数、标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点，状态(例如，作为要执行的下一个指令的地址的指令指针)等等。在一个实施例中，(一个或多个)物理寄存器堆单元958包括向量寄存器单元、写掩码寄存器单元和标量寄存器单元。这些寄存器单元可以提供体系结构向量寄存器、向量掩码寄存器和通用寄存器。(一个或多个)物理寄存器堆单元958由引退单元954重叠，以图示可实现寄存器重命名和乱序执行的各种方式(例如，使用(一个或多个)重排序缓冲器和(一个或多个)引退寄存器堆；使用(一个或多个)未来的堆、(一个或多个)历史缓冲器、(一个或多个)引退寄存器堆；使用寄存器图谱和寄存器池，等等)。引退单元954和(一个或多个)物理寄存器堆单元958耦合到(一个或多个)执行集群960。(一个或多个)执行集群960包括一个或多个执行单元的集合962以及一个或多个存储器访问单元的集合964。执行单元962可执行各种操作(例如，移位、加法、减法、乘法)并可对各种数据类型(例如，标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点)执行。尽管一些实施例可以包括专用于特定功能或功能集合的多个执行单元，但是其他实施例可包括仅一个执行单元或全都执行所有功能的多个执行单元。(一个或多个)调度器单元956、(一个或多个)物理寄存器堆单元958和(一个或多个)执行集群960示出为可能有多个，因为某些实施例为某些类型的数据/操作创建分开的管线(例如，标量整数管线、标量浮点/紧缩整数/紧缩浮点/向量整数/向量浮点管线，和/或各自具有其自身的调度器单元、(一个或多个)物理寄存器堆单元和/或执行集群的存储器访问管线——并且在分开的存储器访问管线的情况下，实现其中仅该管线的执行集群具有(一个或多个)存储器访问单元964的某些实施例)。还应当理解，在使用分开的管线的情况下，这些管线中的一个或多个可以是乱序发出/执行，并且其余管线可以是有序的。

存储器访问单元的集合964耦合到存储器单元970，该存储器单元970包括数据TLB单元972，该数据TLB单元972耦合到数据缓存单元974，该数据缓存单元974耦合到第二级(L2)缓存单元976。在一个示例性实施例中，存储器访问单元964可包括加载单元、存储地址单元和存储数据单元，其中的每一个均耦合到存储器单元970中的数据TLB单元972。指令缓存单元934还耦合到存储器单元970中的第二级(L2)缓存单元976。L2缓存单元976耦合到一个或多个其他级别的缓存，并最终耦合到主存储器。

作为示例，示例性寄存器重命名的乱序发出/执行核心体系结构可如下所述地实现管线900：1)指令取得938执行取得阶段902和长度解码阶段904；2)解码单元940执行解码阶段906；3)重命名/分配器单元952执行分配阶段908和重命名阶段910；4)(一个或多个)调度器单元956执行调度阶段912；5)(一个或多个)物理寄存器堆单元958和存储器单元970执行寄存器读取/存储器读取阶段914；执行集群960执行执行阶段916；6)存储器单元970和(一个或多个)物理寄存器堆单元958执行写回/存储器写入阶段918；7)各单元可牵涉到异常处置阶段922；以及8)引退单元954和(一个或多个)物理寄存器堆单元958执行提交阶段924。

核心990可支持一个或多个指令集(例如，x86指令集(具有已与较新版本一起添加的一些扩展)；加利福尼亚州桑尼维尔市的MIPS技术公司的MIPS指令集；加利福尼亚州桑尼维尔市的ARM控股公司的ARM指令集(具有诸如NEON的可选的附加扩展))，其中包括本文中描述的(一个或多个)指令。在一个实施例中，核心990包括用于支持紧缩数据指令集扩展(例如，AVX1、AVX2)的逻辑，由此允许使用紧缩数据来执行由许多多媒体应用使用的操作。

应当理解，核心可支持多线程化(执行两个或更多个并行的操作或线程的集合)，并且可以按各种方式来完成该多线程化，各种方式包括时分多线程化、同时多线程化(其中单个物理核心为物理核心正在同时多线程化的线程中的每一个线程提供逻辑核心)、或其组合(例如，时分取得和解码以及此后的诸如超线程化技术中的同时多线程化)。

尽管在乱序执行的上下文中描述了寄存器重命名，但应当理解，可以在有序体系结构中使用寄存器重命名。尽管所图示的处理器的实施例还包括分开的指令和数据缓存单元934/974以及共享的L2缓存单元976，但是替代实施例可以具有用于指令和数据两者的单个内部缓存，诸如例如，第一级(L1)内部缓存或多个级别的内部缓存。在一些实施例中，该系统可包括内部缓存和在核心和/或处理器外部的外部缓存的组合。或者，所有缓存都可以在核心和/或处理器的外部。

具体的示例性有序核心体系结构

图9A-图9B图示更具体的示例性有序核心体系结构的框图，该核心将是芯片中的若干逻辑块(包括相同类型和/或不同类型的其他核心)中的一个逻辑块。取决于应用，逻辑块通过高带宽互连网络(例如，环形网络)与一些固定的功能逻辑、存储器I/O接口和其他必要的I/O逻辑进行通信。

图9A是根据本发明的实施例的单个处理器核心以及它至管芯上互连网络1002的连接及其第二级(L2)缓存的本地子集1004的框图。在一个实施例中，指令解码器1000支持具有紧缩数据指令集扩展的x86指令集。L1缓存1006允许对进入标量和向量单元中的、对缓存存储器的低等待时间访问。尽管在一个实施例中(为了简化设计)，标量单元1008和向量单元1010使用分开的寄存器集合(分别为标量寄存器1012和向量寄存器1014)，并且在这些寄存器之间传输的数据被写入到存储器，并随后从第一级(L1)缓存1006读回，但是本发明的替代实施例可以使用不同的方法(例如，使用单个寄存器集合或包括允许数据在这两个寄存器堆之间传输而无需被写入和读回的通信路径)。

L2缓存的本地子集1004是全局L2缓存的一部分，该全局L2缓存被划分成多个分开的本地子集，每个处理器核心一个本地子集。每个处理器核心具有到其自身的L2缓存的本地子集1004的直接访问路径。由处理器核心读取的数据被存储在其L2缓存子集1004中，并且可以与其他处理器核心访问其自身的本地L2缓存子集并行地被快速访问。由处理器核心写入的数据被存储在其自身的L2缓存子集1004中，并在必要的情况下从其他子集转储清除。环形网络确保共享数据的一致性。环形网络是双向的，以允许诸如处理器核心、L2缓存和其他逻辑块之类的代理在芯片内彼此通信。每个环形数据路径为每个方向1012比特宽。

图9B是根据本发明的实施例的图9A中的处理器核心的一部分的展开图。图9B包括L1缓存1006的L1数据缓存1006A部分，以及关于向量单元1010和向量寄存器1014的更多细节。具体地，向量单元1010是16宽向量处理单元(vector processing unit，VPU)(见16宽ALU 1028)，该单元执行整数、单精度浮点以及双精度浮点指令中的一个或多个。该VPU通过混合单元1020支持对寄存器输入的混合，通过数值转换单元1022A-B支持数值转换，并且利用复制单元1024支持对存储器输入的复制。写掩码寄存器1026允许断言所得的向量写入。

图10是根据本发明的实施例的可具有多于一个的核心、可具有集成存储器控制器、以及可具有集成图形器件的处理器1100的框图。图10中的实线框图示具有单个核心1102A、系统代理1110、一个或多个总线控制器单元的集合1116的处理器1100，而虚线框的可选增加图示具有多个核心1102A-N、系统代理单元1110中的一个或多个集成存储器控制器单元的集合1114以及专用逻辑1108的替代处理器1100。

因此，处理器1100的不同实现方式可包括：1)CPU，其中专用逻辑1108是集成图形器件和/或科学(吞吐量)逻辑(其可包括一个或多个核心)，并且核心1102A-N是一个或多个通用核心(例如，通用有序核心、通用乱序核心、这两者的组合)；2)协处理器，其中核心1102A-N是旨在主要用于图形和/或科学(吞吐量)的大量专用核心；以及3)协处理器，其中核心1102A-N是大量通用有序核心。因此，处理器1100可以是通用处理器、协处理器或专用处理器，诸如例如，网络或通信处理器、压缩引擎、图形处理器、GPGPU(general purposegraphics processing unit，通用图形处理单元)、高吞吐量的集成众核心(manyintegrated core，MIC)协处理器(包括30个或更多核心)、嵌入式处理器，等等。该处理器可以被实现在一个或多个芯片上。处理器1100可以是一个或多个基板的一部分，和/或可使用多种工艺技术(诸如例如，BiCMOS、CMOS、或NMOS)中的任何技术被实现在一个或多个基板上。

存储器层次体系包括核心1102A-N内的一个或多个级别的相应缓存1104A-N、一个或多个共享缓存单元的集合1106、以及耦合到集成存储器控制器单元的集合1114的外部存储器(未示出)。共享缓存单元的集合1106可包括一个或多个中间级别的缓存，诸如，第二级(L2)、第三级(L3)、第四级(L4)或其他级别的缓存、最后一级缓存(last level cache，LLC)和/或以上各项的组合。虽然在一个实施例中，基于环的互连单元1112将集成图形逻辑1108、共享缓存单元的集合1106以及系统代理单元1110/(一个或多个)集成存储器控制器单元1114互连，但是替代实施例可使用任何数量的公知技术来互连此类单元。在一个实施例中，在一个或多个缓存单元1106与核心1102A-N之间维持一致性。

在一些实施例中，核心1102A-N中的一个或多个能够实现多线程化。系统代理1110包括协调并操作核心1102A-N的那些组件。系统代理单元1110可包括例如功率控制单元(power control unit，PCU)和显示单元。PCU可以是对核心1102A-N以及集成图形逻辑1108的功率状态进行调节所需的逻辑和组件，或可包括这些逻辑和组件。显示单元用于驱动一个或多个外部连接的显示器。

核心1102A-N在体系结构指令集方面可以是同构的或异构的；即，核心1102A-N中的两个或更多个核心可能能够执行相同的指令集，而其他核心可能能够执行该指令集的仅仅子集或不同的指令集。

示例性计算机体系结构

图11-图14是示例性计算机体系结构的框图。本领域中已知的对膝上型电脑、桌面型电脑、手持PC、个人数字助理、工程工作站、服务器、网络设备、网络中枢、交换机、嵌入式处理器、数字信号处理器(digital signal processor，DSP)、图形设备、视频游戏设备、机顶盒、微控制器、蜂窝电话、便携式媒体播放器、手持设备以及各种其他电子设备的其他系统设计和配置也是合适的。一般地，能够包含如本文中所公开的处理器和/或其他执行逻辑的各种各样的系统或电子设备一般都是合适的。

现在参考图11，所示出的是根据本发明一个实施例的系统1200的框图。系统1200可以包括一个或多个处理器1210、1215，这些处理器耦合到控制器中枢1220。在一个实施例中，控制器中枢1220包括图形存储器控制器中枢(graphics memory controller hub，GMCH)1290和输入/输出中枢(Input/Output Hub，IOH)1250(其可以在分开的芯片上)；GMCH1290包括存储器和图形控制器，存储器1240和协处理器1245耦合到该存储器和图形控制器；IOH 1250将输入/输出(input/output，I/O)设备1260耦合到GMCH 1290。或者，存储器和图形控制器中的一个或这两者被集成在(如本文中所描述的)处理器内，存储器1240和协处理器1245直接耦合到处理器1210，并且控制器中枢1220与IOH 1250处于单个芯片中。

附加的处理器1215的可选性在图11中通过虚线来表示。每一处理器1210、1215可包括本文中描述的处理核心中的一个或多个，并且可以是处理器1100的某一版本。

存储器1240可以是例如动态随机存取存储器(dynamic random access memory，DRAM)、相变存储器(phase change memory，PCM)或这两者的组合。对于至少一个实施例，控制器中枢1220经由诸如前端总线(frontside bus，FSB)之类的多分支总线、诸如快速路径互连(QuickPath Interconnect，QPI)之类的点到点接口、或者类似的连接1295来与(一个或多个)处理器1210、1215进行通信。

在一个实施例中，协处理器1245是专用处理器，诸如例如，高吞吐量MIC处理器、网络或通信处理器、压缩引擎、图形处理器、GPGPU、嵌入式处理器，等等。在一个实施例中，控制器中枢1220可以包括集成图形加速器。

在物理资源1210、1215之间可以存在包括体系结构、微体系结构、热、功耗特性等一系列品质度量方面的各种差异。

在一个实施例中，处理器1210执行控制一般类型的数据处理操作的指令。嵌入在这些指令内的可以是协处理器指令。处理器1210将这些协处理器指令识别为具有应当由附连的协处理器1245执行的类型。因此，处理器1210在协处理器总线或者其他互连上将这些协处理器指令(或者表示协处理器指令的控制信号)发出到协处理器1245。(一个或多个)协处理器1245接受并执行所接收的协处理器指令。

现在参见图12，所示出的是根据本发明的实施例的第一更具体的示例性系统1300的框图。如图12中所示，多处理器系统1300是点到点互连系统，并且包括经由点到点互连1350耦合的第一处理器1370和第二处理器1380。处理器1370和1380中的每一个都可以是处理器1100的某一版本。在本发明的一个实施例中，处理器1370和1380分别是处理器1210和1215，而协处理器1338是协处理器1245。在另一实施例中，处理器1370和1380分别是处理器1210和协处理器1245。

处理器1370和1380示出为分别包括集成存储器控制器(integrated memorycontroller，IMC)单元1372和1382。处理器1370还包括作为其总线控制器单元的一部分的点到点(point-to-point，P-P)接口1376和1378；类似地，第二处理器1380包括P-P接口1386和1388。处理器1370、1380可以经由使用点到点(P-P)接口电路1378、1388的P-P接口1350来交换信息。如图12中所示，IMC 1372和1382将处理器耦合到相应的存储器，即存储器1332和存储器1334，这些存储器可以是本地附连到相应处理器的主存储器的部分。

处理器1370、1380可各自经由使用点到点接口电路1376、1394、1386、1398的各个P-P接口1352、1354来与芯片组1390交换信息。芯片组1390可以可选地经由高性能接口1339和接口1392来与协处理器1338交换信息。在一个实施例中，协处理器1338是专用处理器，诸如例如，高吞吐量MIC处理器、网络或通信处理器、压缩引擎、图形处理器、GPGPU、嵌入式处理器，等等。

共享缓存(未示出)可被包括在任一处理器中，或在这两个处理器的外部但经由P-P互连与这些处理器连接，使得如果处理器被置于低功率模式，则任一个或这两个处理器的本地缓存信息可被存储在共享缓存中。

芯片组1390可以经由接口1396耦合到第一总线1316。在一个实施例中，第一总线1316可以是外围组件互连(Peripheral Component Interconnect，PCI)总线或诸如PCI快速(PCI Express)总线或另一第三代I/O互连总线之类的总线，但是本发明的范围不限于此。

如图12中所示，各种I/O设备1314可连同总线桥1318一起耦合到第一总线1316，该总线桥1318将第一总线1316耦合到第二总线1320。在一个实施例中，诸如协处理器、高吞吐量MIC处理器、GPGPU、加速器(诸如例如，图形加速器或数字信号处理(DSP)单元)、现场可编程门阵列或任何其他处理器的一个或多个附加处理器1315耦合到第一总线1316。在一个实施例中，第二总线1320可以是低引脚数(low pin count，LPC)总线。在一个实施例中，各种设备可耦合到第二总线1320，这些设备包括例如键盘和/或鼠标1322、通信设备1327以及存储单元1328，该存储单元1328诸如可包括指令/代码和数据1330的盘驱动器或者其他大容量存储设备。此外，音频I/O 1324可以被耦合到第二总线1320。注意，其他体系结构是可能的。例如，代替图12的点到点体系结构，系统可以实现多分支总线或其他此类体系结构。

现在参考图13，示出的是根据本发明的实施例的第二更具体的示例性系统1400的框图。图12和13中的类似元件使用类似的附图标记，并且从图13中省略了图12的某些方面以避免混淆图13的其他方面。

图13图示处理器1370、1380可分别包括集成存储器和I/O控制逻辑(“controllogic，CL”)1472和1482。因此，CL 1472、1482包括集成存储器控制器单元，并包括I/O控制逻辑。图13图示不仅存储器1332、1334耦合到CL 1472、1482，而且I/O设备1414也耦合到控制逻辑1472、1482。传统I/O设备1415被耦合到芯片组1390。

现在参考图14，示出的是根据本发明的实施例的SoC 1500的框图。图10中的类似要素使用类似的附图标记。另外，虚线框是更先进的SoC上的可选的特征。在图14中，(一个或多个)互连单元1502被耦合到：应用处理器1510，其包括一个或多个核心的集合1102A-N的集合以及(一个或多个)共享缓存单元1106；系统代理单元1110；(一个或多个)总线控制器单元1116；(一个或多个)集成存储器控制器单元1114；一个或多个协处理器的集合1520，其可包括集成图形逻辑、图像处理器、音频处理器和视频处理器；静态随机存取存储器(static random access memory，SRAM)单元1530；直接存储器访问(direct memoryaccess，DMA)单元1532；以及用于耦合到一个或多个外部显示器的显示单元1540。在一个实施例中，(一个或多个)协处理器1520包括专用处理器，诸如例如，网络或通信处理器、压缩引擎、GPGPU、高吞吐量MIC处理器、或嵌入式处理器，等等。

本文公开的机制的各实施例可以被实现在硬件、软件、固件或此类实现方式的组合中。本发明的实施例可实现为在可编程系统上执行的计算机程序或程序代码，该可编程系统包括至少一个处理器、存储系统(包括易失性和非易失性存储器和/或存储元件)、至少一个输入设备以及至少一个输出设备。

可将程序代码(诸如，图12中图示的代码1330)应用于输入指令，以执行本文中描述的功能并生成输出信息。可以按已知方式将输出信息应用于一个或多个输出设备。为了本申请的目的，处理系统包括具有处理器的任何系统，该处理器诸如例如，数字信号处理器(DSP)、微控制器、专用集成电路(application specific integrated circuit，ASIC)或微处理器。

程序代码可以用高级的面向过程的编程语言或面向对象的编程语言来实现，以便与处理系统通信。如果需要，也可用汇编语言或机器语言来实现程序代码。事实上，本文中描述的机制不限于任何特定的编程语言的范围。在任何情况下，该语言可以是编译语言或解释语言。

至少一个实施例的一个或多个方面可以由存储在机器可读介质上的表示性指令来实现，该指令表示处理器中的各种逻辑，该指令在被机器读取时使得该机器制造用于执行本文中所述的技术的逻辑。被称为“IP核心”的此类表示可以被存储在有形的机器可读介质上，并可被供应给各个客户或生产设施以加载到实际制造该逻辑或处理器的制造机器中。

此类机器可读存储介质可以包括但不限于通过机器或设备制造或形成的制品的非暂态、有形布置，其包括存储介质，诸如硬盘；任何其他类型的盘，包括软盘、光盘、致密盘只读存储器(compact disk read-only memory，CD-ROM)、可重写致密盘(compack diskrewritable，CD-RW)以及磁光盘；半导体器件，诸如，只读存储器(ROM)、诸如动态随机存取存储器(dynamic random access memory，DRAM)和静态随机存取存储器(static randomaccess memory，SRAM)的随机存取存储器(random access memory，RAM)、可擦除可编程只读存储器(erasable programmable read-only memories，EPROM)、闪存、电可擦除可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)；相变存储器(phase change memory，PCM)；磁卡或光卡；或适于存储电子指令的任何其他类型的介质。

因此，本发明的实施例还包括非暂态的有形机器可读介质，该介质包含指令或包含设计数据，诸如硬件描述语言(Hardware Description Language，HDL)，它定义本文中描述的结构、电路、装置、处理器和/或系统特征。这些实施例也可被称为程序产品。

仿真(包括二进制转译、代码变形等)

在一些情况下，指令转换器可用于将指令从源指令集转换至目标指令集。例如，指令转换器可以将指令转译(例如，使用静态二进制转译、包括动态编译的动态二进制转译)、变形、仿真或以其他方式转换成要由核心处理的一个或多个其他指令。指令转换器可以用软件、硬件、固件、或其组合来实现。指令转换器可以在处理器上、在处理器外、或者部分在处理器上且部分在处理器外。

图15是根据本发明的实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。在所图示的实施例中，指令转换器是软件指令转换器，但替代地，该指令转换器可以用软件、固件、硬件或其各种组合来实现。图15示出可使用x86编译器1604来编译高级语言1602形式的程序，以生成可由具有至少一个x86指令集核心的处理器1616原生执行的x86二进制代码1606。具有至少一个x86指令集核心的处理器1616表示通过兼容地执行或以其他方式执行以下各项来执行与具有至少一个x86指令集核心的英特尔处理器基本相同的功能的任何处理器：1)英特尔x86指令集核心的指令集的实质部分，或2)目标为在具有至少一个x86指令集核心的英特尔处理器上运行以便取得与具有至少一个x86指令集核心的英特尔处理器基本相同的结果的应用或其他软件的目标代码版本。x86编译器1604表示可操作用于生成x86二进制代码1606(例如，目标代码)的编译器，该二进制代码可通过或不通过附加的链接处理在具有至少一个x86指令集核心的处理器1616上执行。类似地，图15示出可以使用替代性指令集编译器1608来编译高级语言1602形式的程序，以生成可以由没有至少一个x86指令集核心的处理器1614(例如，具有执行加利福尼亚州桑尼维尔市的MIPS技术公司的MIPS指令集、和/或执行加利福尼亚州桑尼维尔市的ARM控股公司的ARM指令集的核心的处理器)原生执行的替代性指令集二进制代码1610。指令转换器1612用于将x86二进制代码1606转换成可以由没有x86指令集核心的处理器1614原生执行的代码。该转换后的代码不大可能与替代性指令集二进制代码1610相同，因为能够这样做的指令转换器难以制造；然而，转换后的代码将完成一般操作，并且由来自替代指令集的指令构成。因此，指令转换器1612通过仿真、模拟或任何其他过程来表示允许没有x86指令集处理器或核心的处理器或其他电子设备执行x86二进制代码1606的软件、固件、硬件或其组合。

附加注解与示例

示例1包括一种集成电路，包括：存储器，用于存储与相应的标识符相对应的相应的资源控制描述符；以及输入/输出(IO)存储器管理单元(IOMMU)，通信地耦合至存储器，IOMMU包括电路系统，该电路系统用于：基于存储在存储器中的资源控制描述符来确定用于IO事务的资源控制信息，该资源控制描述符和与IO事务相关联的标识符相对应；以及基于所确定的资源控制信息来控制IOMMU的一个或多个资源的利用。

示例2包括示例1的集成电路，其中标识符和与IO事务相关联的进程地址空间标识符(PASID)相对应。

示例3包括示例1的集成电路，其中标识符和与IO事务相关联的域标识符相对应。

示例4包括示例1至3中的任一项的集成电路，其中存储器进一步用于存储由相应的进程地址空间标识符(PASID)索引的条目的表，并且其中电路系统进一步用于：确定由与IO事务相关联的PASID索引的表中的条目是否包括指向与PASID相对应的资源控制描述符的字段，并且如果确定是，则基于存储在由字段指示的存储器中的位置处的资源控制描述符来确定用于IO事务的资源控制信息，否则，基于和与IO事务相关联的域标识符相对应的资源控制描述符来确定用于IO事务的资源控制信息。

示例5包括示例4的集成电路，其中电路系统进一步用于：确定PASID粒度控制是否被禁用，如果确定是，则基于和与IO事务相关联的域标识符相对应的资源控制描述符来确定用于IO事务的资源控制信息。

示例6包括示例1至5中的任一项的集成电路，其中资源控制信息指示用于IO转译后备缓冲器(IOTLB)中的标识符的条目数量的阈值，并且其中，响应于针对IO事务的IOTLB未命中，电路系统进一步用于：确定与标识符相关联的IOTLB中的条目的计数是否超过用于IOTLB中的标识符的条目数量的阈值，并且如果确定是，则标识与标识符相关联的IOTLB中的近期最少使用条目，并使所标识的条目无效。

示例7包括示例1至6中的任一项的集成电路，其中资源控制信息指示用于对标识符的飞行中页请求数量的阈值，并且其中，响应于对IO事务的页请求，电路系统进一步用于确定与标识符相关联的飞行中页请求的计数是否超过用于对标识符的飞行中页请求数量的阈值，并且如果确定是，则拒绝与标识符相关联的页请求。

示例8包括一种方法，包括：存储与相应的标识符相对应的相应的资源控制描述符，基于和与输入/输出(IO)事务相关联的标识符相对应的所存储的资源控制描述符来确定用于IO事务的资源控制信息，以及基于所确定的资源控制信息来控制IO存储器管理单元(IOMMU)的一个或多个资源的利用。

示例9包括示例8的方法，其中标识符和与IO事务相关联的进程地址空间标识符(PASID)相对应。

示例10包括示例8的方法，其中标识符和与IO事务相关联的域标识符相对应。

示例11包括示例8至10中的任一项的方法，进一步包括：存储由相应的进程地址空间标识符(PASID)索引的条目的表；确定由与IO事务相关联的PASID索引的表中的条目是否包括指向与PASID相对应的资源控制描述符的字段，并且如果确定是，则基于存储在由字段指示的位置处的资源控制描述符来确定用于IO事务的资源控制信息，否则，基于和与IO事务相关联的域标识符相对应的资源控制描述符来确定用于IO事务的资源控制信息。

示例12包括示例11的方法，进一步包括：确定PASID粒度控制是否被禁用，如果确定是，则基于和与IO事务相关联的域标识符相对应的资源控制描述符来确定用于IO事务的资源控制信息。

示例13包括示例8至12中的任一项的方法，其中资源控制信息指示用于IO转译后备缓冲器(IOTLB)中针对标识符的条目数量的阈值，并且其中，响应于针对IO事务的IOTLB未命中，方法进一步包括：确定与标识符相关联的IOTLB中的条目的计数是否超过用于IOTLB中针对标识符的条目数量的阈值，并且如果确定是，则标识与标识符相关联的IOTLB中的近期最少使用条目，并使所标识的条目无效。

示例14包括示例8至13中的任一项的方法，其中资源控制信息指示用于对标识符的飞行中页请求数量的阈值，并且其中，响应于对IO事务的页请求，方法进一步包括：确定与标识符相关联的飞行中页请求的计数是否超过用于对标识符的飞行中页请求数量的阈值，并且如果确定是，则拒绝与标识符相关联的页请求。

示例15包括一种装置，包括：核心；存储器管理单元(MMU)，通信地耦合至核心；存储器，通信地耦合至MMU，用于存储与相应的标识符相对应的相应的资源控制描述符；以及输入/输出(IO)存储器管理单元(IOMMU)，通信地耦合至存储器，IOMMU包括电路系统，该电路系统用于：基于存储在存储器中的资源控制描述符来确定用于IO事务的资源控制信息，该描述符和与IO事务相关联的标识符相对应；以及基于所确定的资源控制信息来控制IOMMU的一个或多个资源的利用。

示例16包括示例15的装置，其中标识符和与IO事务相关联的进程地址空间标识符(PASID)相对应。

示例17包括示例15的装置，其中标识符和与IO事务相关联的域标识符相对应。

示例18包括示例15至17中的任一项的装置，其中存储器进一步用于存储由相应的进程地址空间标识符(PASID)索引的条目的表，并且其中电路系统进一步用于：确定由与IO事务相关联的PASID索引的表中的条目是否包括指向与PASID相对应的资源控制描述符的字段，并且如果确定是，则基于存储在由字段指示的存储器中的位置处的资源控制描述符来确定用于IO事务的资源控制信息，否则，基于和与IO事务相关联的域标识符相对应的资源控制描述符来确定用于IO事务的资源控制信息。

示例19包括示例18的装置，其中电路系统进一步用于：确定PASID粒度控制是否被禁用，如果确定是，则基于和与IO事务相关联的域标识符相对应的资源控制描述符来确定用于IO事务的资源控制信息。

示例20包括示例15至19中的任一项的装置，其中资源控制信息指示用于IO转译后备缓冲器(IOTLB)中的标识符的条目数量的阈值，并且其中，响应于对IO事务的IOTLB未命中，电路系统进一步用于：确定与标识符相关联的IOTLB中的条目的计数是否超过IOTLB中的标识符的条目数量的阈值，并且如果确定是，则标识与标识符相关联的IOTLB中的近期最少使用条目，并使所标识的条目无效。

示例21包括示例15至20中的任一项的装置，其中资源控制信息指示用于对标识符的飞行中页请求数量的阈值，并且其中，响应于对IO事务的页请求，电路系统进一步用于：确定与标识符相关联的飞行中页请求的计数是否超过用于对标识符的飞行中页请求数量的阈值，并且如果确定是，则拒绝与标识符相关联的页请求。

示例22包括一种设备，包括：用于存储与相应的标识符相对应的相应的资源控制描述符的装置；用于基于和与IO事务相关联的标识符相对应的所存储的资源控制描述符来确定用于输入/输出(IO)事务的资源控制信息的装置；以及用于基于所确定的资源控制信息来控制IO存储器管理单元(IOMMU)的一个或多个资源的利用的装置。

示例23包括示例22的设备，其中标识符和与IO事务相关联的进程地址空间标识符(PASID)相对应。

示例24包括示例22的设备，其中标识符和与IO事务相关联的域标识符相对应。

示例25包括示例22至24中的任一项的设备，进一步包括：用于存储由相应的进程地址空间标识符(PASID)索引的条目的表的装置；用于确定由与IO事务相关联的PASID索引的表中的条目是否包括指向与PASID相对应的资源控制描述符的字段的装置；并且用于如果确定是则基于存储在由字段指示的位置处的资源控制描述符来确定用于IO事务的资源控制信息的装置；以及用于否则基于和与IO事务相关联的域标识符相对应的资源控制描述符来确定用于IO事务的资源控制信息的装置。

示例26包括示例25的设备，进一步包括：用于确定PASID粒度控制是否被禁用的装置；以及用于如果确定是则基于和与IO事务相关联的域标识符相对应的资源控制描述符来确定用于IO事务的资源控制信息的装置。

示例27包括示例22至26中的任一项的设备，其中资源控制信息指示用于IO转译后备缓冲器(IOTLB)中针对标识符的条目数量的阈值，并且其中，响应于针对IO事务的IOTLB未命中，设备进一步包括：用于确定与标识符相关联的IOTLB中的条目的计数是否超过用于IOTLB中的标识符的条目数量的阈值的装置；以及用于如果确定是则标识与标识符相关联的IOTLB中的近期最少使用条目并使所标识的条目无效的装置。

示例28包括示例22至27中的任一项的设备，其中资源控制信息指示用于对标识符的飞行中页请求数量的阈值，并且其中，响应于对IO事务的页请求，设备进一步包括：用于确定与标识符相关联的飞行中页请求的计数是否超过用于对标识符的飞行中页请求数量的阈值的装置；以及用于如果确定是则拒绝与标识符相关联的页请求的装置。

示例29包括至少一种非暂态机器可读介质，包括多个指令，这些指令响应于在计算设备上被执行，使得计算设备用于：存储与相应的标识符相对应的相应的资源控制描述符；基于和与IO事务相关联的标识符相对应的所存储的资源控制描述符来确定用于输入/输出(IO)事务的资源控制信息；以及基于所确定的资源控制信息来控制IO存储器管理单元(IOMMU)的一个或多个资源的利用。

示例30包括示例29的至少一种非暂态机器可读介质，其中标识符和与IO事务相关联的进程地址空间标识符(PASID)相对应。

示例31包括示例29的至少一种非暂态机器可读介质，其中标识符和与IO事务相关联的域标识符相对应。

示例32包括示例29至31中的任一项的至少一种非暂态机器可读介质，包括多个指令，这些指令响应于在计算设备上被执行，使得计算设备用于：存储由相应的进程地址空间标识符(PASID)索引的条目的表；确定由与IO事务相关联的PASID索引的表中的条目是否包括指向与PASID相对应的资源控制描述符的字段；并且如果确定是，则基于存储在由字段指示的位置处的资源控制描述符来确定用于IO事务的资源控制信息，否则，基于和与IO事务相关联的域标识符相对应的资源控制描述符来确定用于IO事务的资源控制信息。

示例33包括示例32的至少一种非暂态机器可读介质，包括多个指令，这些指令响应于在计算设备上被执行，使得计算设备用于：确定PASID粒度控制是否被禁用；并且如果确定是，则基于和与IO事务相关联的域标识符相对应的资源控制描述符来确定用于IO事务的资源控制信息。

示例34包括示例29至33中的任一项的至少一种非暂态机器可读介质，其中资源控制信息指示用于IO转译后备缓冲器(IOTLB)中针对标识符的条目数量的阈值，并且其中，响应于对IO事务的IOTLB未命中，至少一种非暂态机器可读介质包括多个指令，这些指令响应于在计算设备上被执行，使得计算设备用于：确定与标识符相关联的IOTLB中的条目的计数是否超过用于IOTLB中针对标识符的条目数量的阈值，并且如果确定是，则标识与标识符相关联的IOTLB中的近期最少使用条目，并使所标识的条目无效。

示例35包括示例29至34中的任一项的至少一种非暂态机器可读介质，其中资源控制信息指示用于对标识符的飞行中页请求数量的阈值，并且其中，响应于对IO事务的页请求，至少一种非暂态机器可读介质包括多个指令，这些指令响应于在计算设备上被执行，使得计算设备用于：确定与标识符相关联的飞行中页请求的计数是否超过用于对标识符的飞行中页请求数量的阈值，并且如果确定是，则拒绝与标识符相关联的页请求。

本文描述了用于IOMMU的每进程或每域粒度资源控制的技术和体系结构。在上文描述中，出于解释的目的，阐述了众多特定细节以提供对某些实施例的透彻理解。然而，对本领域技术人员而言将显而易见的是，某些实施例可在无需这些特定细节的情况下实施。在其他实例中，以框图形式示出结构和设备以避免使描述模糊。

在说明书中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书中的不同位置处出现短语“在一个实施例中”不一定全都指同一个实施例。

本文中的详细描述的一些部分在对计算机存储器内的数据比特的操作的算法和符号表示方面来呈现。这些算法描述和表示是计算机领域内技术人员使用的手法，它最有效地将其工作本质传达给本领域内其它技术人员。算法在本文中被一般地构思成达到所要求结果的自洽步骤序列。这些步骤是需要对物理量进行物理操纵的那些步骤。通常但非必要地，这些量采用能够被存储、传输、组合、比较、以及以其他方式操纵的电信号或磁信号的形式。主要出于常见用途的考虑，将这些信号称为比特、值、元素、符号、字符、项、数字等已被证明有时是方便的。

然而，应当铭记，所有这些和类似术语都与适当的物理量相关联，并且仅仅是应用于这些量的方便标示。除非以其他方式明确陈述，否则如从本文的讨论中显而易见的，要领会，贯穿说明书，利用诸如“处理”或“计算”或“运算”或“确定”或“显示”等术语的讨论，是指计算机系统或类似电子计算设备的动作和进程，该计算机系统或类似电子计算设备操纵在该计算机系统的寄存器和存储器内表示为物理(电子)量的数据并将其转换成在该计算机系统存储器或寄存器或其他此类信息存储、传输或显示设备内类似地表示为物理量的其他数据。

某些实施例还关于用于执行本文中的操作的装置。该装置可专门构造来用于所需目的，或其可包括通用计算机，该通用计算机由存储在该计算机中的计算机程序有选择地激活或重新配置。此类计算机程序可以存储在计算机可读存储介质中，这些计算机可读存储介质诸如但不限于任何类型的盘，包括软盘、光盘、CD-ROM、磁光盘、只读存储器(read-only memory，ROM)、随机存取存储器(random access memory，RAM)(诸如，动态RAM(dynamic RAM，DRAM))、EPROM、EEPROM、磁卡或光卡、或适用于存储电子指令且耦合至计算机系统总线的任何类型的介质。

本文中呈现的算法和显示并非固有地与任何特定计算机或其他装置相关。可以将各种通用系统与根据本文中的教导的程序一起使用，或可以证明构造更专门的装置来执行所要求的方法步骤是方便的。用于各种这些系统的所需结构将从本文中的描述呈现。此外，某些实施例不是参考任何特定编程语言来描述的。将会领会，可以使用各种编程语言来实现本文所描述的此类实施例的教导。

除了本文中所描述的内容，可对所公开的实施例及其实现方式作出各种修改而不背离其范围。因此，本文中的说明和示例应当被解释成说明性的，而非限制性的。本发明的范围应当仅通过参照所附权利要求书来界定。

Claims (21)

1.一种集成电路，包括：

存储器，用于存储与相应的标识符相对应的相应的资源控制描述符；以及

输入/输出(IO)存储器管理单元(IOMMU)，所述IOMMU通信地耦合至所述存储器，所述IOMMU包括电路系统，所述电路系统用于：

基于存储在所述存储器中的资源控制描述符来确定用于IO事务的资源控制信息，所述资源控制描述符和与所述IO事务相关联的标识符相对应；以及

基于所确定的资源控制信息来控制所述IOMMU的一个或多个资源的利用。

2.如权利要求1所述的集成电路，其中，所述标识符和与所述IO事务相关联的进程地址空间标识符(PASID)相对应。

3.如权利要求1所述的集成电路，其中，所述标识符和与所述IO事务相关联的域标识符相对应。

4.如权利要求1所述的集成电路，其中，所述存储器进一步用于存储由相应的进程地址空间标识符(PASID)索引的条目的表，并且其中所述电路系统进一步用于：

确定由与所述IO事务相关联的PASID索引的所述表中的条目是否包括指向与所述PASID相对应的资源控制描述符的字段，并且如果确定是，则基于存储在由所述字段指示的所述存储器中的位置处的所述资源控制描述符来确定用于所述IO事务的所述资源控制信息，否则，

基于和与所述IO事务相关联的域标识符相对应的资源控制描述符来确定用于所述IO事务的所述资源控制信息。

5.如权利要求4所述的集成电路，其中，所述电路系统进一步用于：

确定PASID粒度控制是否被禁用，并且如果确定是，则

基于和与所述IO事务相关联的所述域标识符相对应的所述资源控制描述符来确定用于所述IO事务的所述资源控制信息。

6.如权利要求1所述的集成电路，其中，所述资源控制信息指示用于IO转译后备缓冲器(IOTLB)中的所述标识符的条目数量的阈值，并且其中，响应于针对所述IO事务的IOTLB未命中，所述电路系统进一步用于：

确定与所述标识符相关联的IOTLB中的条目的计数是否超过用于IOTLB中的所述标识符的条目数量的所述阈值，并且如果确定是，则

标识与所述标识符相关联的IOTLB中的近期最少使用条目，并使所标识的条目无效。

7.如权利要求1所述的集成电路，其中，所述资源控制信息指示用于对所述标识符的飞行中页请求数量的阈值，并且其中，响应于对所述IO事务的页请求，所述电路系统进一步用于：

确定与所述标识符相关联的飞行中页请求的计数是否超过用于对所述标识符的飞行中页请求数量的所述阈值，并且如果确定是，则

拒绝与所述标识符相关联的页请求。

8.一种方法，包括：

存储与相应的标识符相对应地的相应的资源控制描述符；

基于和与输入/输出(IO)事务相关联的标识符相对应的所存储的资源控制描述符来确定用于所述IO事务的资源控制信息；以及

基于所确定的资源控制信息来控制IO存储器管理单元(IOMMU)的一个或多个资源的利用。

9.如权利要求8所述的方法，其中，所述标识符和与所述IO事务相关联的进程地址空间标识符(PASID)相对应。

10.如权利要求8所述的方法，其中，所述标识符和与所述IO事务相关联的域标识符相对应。

11.如权利要求8所述的方法，进一步包括：

存储由相应的进程地址空间标识符(PASID)索引的条目的表；

确定由与所述IO事务相关联的PASID索引的所述表中的条目是否包括指向与所述PASID相对应的资源控制描述符的字段，并且如果确定是，则基于存储在由所述字段指示的位置处的所述资源控制描述符来确定用于所述IO事务的所述资源控制信息，否则，

基于和与所述IO事务相关联的域标识符相对应的资源控制描述符来确定用于所述IO事务的所述资源控制信息。

12.如权利要求11所述的方法，进一步包括：

确定PASID粒度控制是否被禁用，如果确定是，则

基于和与所述IO事务相关联的所述域标识符相对应的所述资源控制描述符来确定用于所述IO事务的所述资源控制信息。

13.如权利要求8所述的方法，其中，所述资源控制信息指示用于IO转译后备缓冲器(IOTLB)中针对所述标识符的条目数量的阈值，并且其中，响应于针对所述IO事务的IOTLB未命中，所述方法进一步包括：

确定与所述标识符相关联的IOTLB中的条目的计数是否超过用于IOTLB中针对所述标识符的条目数量的所述阈值，并且如果确定是，则

标识与所述标识符相关联的IOTLB中的近期最少使用条目，并使所标识的条目无效。

14.如权利要求8所述的方法，其中，所述资源控制信息指示用于对所述标识符的飞行中页请求数量的阈值，并且其中，响应于对所述IO事务的页请求，所述方法进一步包括：

确定与所述标识符相关联的飞行中页请求的计数是否超过用于对所述标识符的飞行中页请求数量的所述阈值，并且如果确定是，则

拒绝与所述标识符相关联的页请求。

15.一种装置，包括：

核心；

存储器管理单元(MMU)，所述MMU通信耦合地至所述核心；

存储器，所述存储器通信地耦合至所述MMU，用于存储与相应的标识符相对应的相应的资源控制描述符；以及

输入/输出(IO)存储器管理单元(IOMMU)，所述IOMMU通信地耦合至所述存储器，所述IOMMU包括电路系统，所述电路系统用于：

基于存储在所述存储器中的资源控制描述符来确定用于IO事务的资源控制信息，所述资源控制描述符和与所述IO事务相关联的标识符相对应；以及

基于所确定的资源控制信息来控制所述IOMMU的一个或多个资源的利用。

16.如权利要求15所述的装置，其中，所述标识符和与所述IO事务相关联的进程地址空间标识符(PASID)相对应。

17.如权利要求15所述的装置，其中，所述标识符和与所述IO事务相关联的域标识符相对应。

18.如权利要求15所述的装置，其中，所述存储器进一步用于存储由相应的进程地址空间标识符(PASID)索引的条目表，并且其中所述电路系统进一步用于：

确定由与所述IO事务相关联的PASID索引的所述表中的条目是否包括指向与所述PASID相对应的资源控制描述符的字段，并且如果确定是，则基于存储在由所述字段指示的所述存储器中的位置处的所述资源控制描述符来确定用于所述IO事务的所述资源控制信息，否则，

基于和与所述IO事务相关联的域标识符相对应的资源控制描述符来确定用于所述IO事务的所述资源控制信息。

19.如权利要求18所述的装置，其中，所述电路系统进一步用于：

确定PASID粒度控制是否被禁用，如果确定是，则

基于和与所述IO事务相关联的所述域标识符相对应的所述资源控制描述符来确定用于所述IO事务的所述资源控制信息。

20.如权利要求15所述的装置，其中，所述资源控制信息指示用于IO转译后备缓冲器(IOTLB)中的所述标识符的条目数量的阈值，并且其中，响应于针对所述IO事务的IOTLB未命中，所述电路系统进一步用于：

确定与所述标识符相关联的IOTLB中的条目的计数是否超过用于IOTLB中的所述标识符的条目数量的所述阈值，并且如果确定是，则

标识与所述标识符相关联的IOTLB中的近期最少使用条目，并使所标识的条目无效。

21.如权利要求15所述的装置，其中，所述资源控制信息指示用于对所述标识符的飞行中页请求数量的阈值，并且其中，响应于对所述IO事务的页请求，所述电路系统进一步用于：

确定与所述标识符相关联的飞行中页请求的计数是否超过用于对所述标识符的飞行中页请求数量的所述阈值，并且如果确定是，则

拒绝与所述标识符相关联的页请求。