CN117007950A - 用于配置ijtag电路的方法、装置、设备、介质以及程序产品 - Google Patents

用于配置ijtag电路的方法、装置、设备、介质以及程序产品 Download PDF

Info

Publication number
CN117007950A
CN117007950A CN202210476153.8A CN202210476153A CN117007950A CN 117007950 A CN117007950 A CN 117007950A CN 202210476153 A CN202210476153 A CN 202210476153A CN 117007950 A CN117007950 A CN 117007950A
Authority
CN
China
Prior art keywords
target
register
registers
sib
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210476153.8A
Other languages
English (en)
Inventor
潘强
丁晓天
黄宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202210476153.8A priority Critical patent/CN117007950A/zh
Priority to PCT/CN2023/080936 priority patent/WO2023207370A1/zh
Publication of CN117007950A publication Critical patent/CN117007950A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318597—JTAG or boundary scan test of memory devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本公开的各实施例涉及用于配置IJTAG电路的方法、装置、设备、介质以及程序产品。根据本公开的一些实施例的用于配置IJTAG电路通过基于电路配置文件和电路描述文件，确定用于将待被操作的寄存器串接到移位序列的目标段插入单元寄存器集合及其目标值，来确定用于实现电路配置文件中描述的操作的配置数据，从而可以实现自动生成测试向量，提高芯片测试的效率。

Description

用于配置IJTAG电路的方法、装置、设备、介质以及程序产品
技术领域
本公开总体上涉及电路测试领域，并且更具体地涉及用于配置内部互操作的联合测试行动小组(Internal Joint Test Action Group，IJTAG)电路的方法、装置、设备、介质以及程序产品。
背景技术
随着集成电路(Integrated Circuit,IC)的发展，集成在同一芯片上的元器件数目及其连接关系的复杂度日益提高。为了便于测试芯片，电气与电子工程师协会(Institute of Electrical and Electronics Engineers,IEEE)1149.1标准定义了基础的联合测试行动小组(Joint Test Action Group，JTAG)实现技术，包括JTAG电路结构和测试过程。JTAG是一种对芯片输入输出和内部信号进行控制的技术，它定义了5个标准接口，通过这5个接口可以实现对芯片内部的JTAG寄存器的控制。
IEEE 1687标准定义了IJTAG的实现技术。在IJTAG技术中，多个数据寄存器(DataRegister，DR)可以组成一个可变长的扫描寄存器(Scan Register，SR)。通过这种方式，可以根据需要将SR串接到移位序列中、或者从移位序列中旁路SR。IEEE 1687标准还定义了组件连接语言(Instrument Connectivity Language，ICL)和过程描述语言(ProceduralDescription Language，PDL)，其中ICL用于描述IJTAG电路结构，并且PDL被用于描述用户对IJTAG电路的配置。期望的是，基于ICL文件和PDL文件能够自动确定所期望的测试向量。
发明内容
鉴于上述问题，本公开的实施例旨在提供一种用于配置IJTAG电路的方案。
根据本公开的第一方面，提供了一种用于配置IJTAG电路的方法，该方法包括：基于电路配置文件，确定IJTAG电路中的待被操作的目标寄存器集合，电路配置文件描述对IJTAG电路中的目标寄存器集合的目标操作；基于描述IJTAG电路的电路描述文件，确定与目标寄存器集合相关联的目标段插入单元SIB寄存器集合、以及与目标SIB寄存器集合相关联的目标值集合，目标SIB寄存器集合被配置为如果目标SIB寄存器集合中的每个目标SIB寄存器具有目标值集合中的相应目标值，则目标寄存器集合能够被IJTAG电路操作；以及基于目标SIB寄存器集合和目标值集合，确定用于对目标寄存器集合执行目标操作的配置数据。通过这种方式，可以实现自动生成测试向量，从而提高芯片测试的效率。
在一些实现方式中，目标寄存器集合包括第一目标寄存器，目标SIB寄存器集合包括与第一目标寄存器相关联的第一目标SIB寄存器子集，目标值集合包括与第一目标SIB寄存器子集相关联的第一目标值子集，确定目标SIB寄存器集合和目标值集合包括：通过解析电路描述文件来确定IJTAG电路的电路拓扑结构，电路拓扑结构指示IJTAG电路包括的多个元件的连接关系，并且电路拓扑结构包括干路；基于电路拓扑结构，确定连接在第一目标寄存器的输出与干路之间的至少一个目标SIB寄存器，以获得第一目标SIB寄存器子集；以及基于电路拓扑结构，确定与至少一个目标SIB寄存器相关联的至少一个目标值，以获得第一目标值子集，至少一个目标SIB寄存器被配置为如果至少一个目标SIB寄存器中的每个目标SIB寄存器具有至少一个目标值中的相应目标值，则至少一个目标SIB寄存器将第一目标寄存器的输出连接到干路。通过这种方式，可以有系统地自动生成测试向量，从而提高芯片测试的效率。
在一些实现方式中，电路拓扑结构还包括多个支路，目标寄存器集合包括多个目标寄存器，确定配置数据包括：基于电路拓扑结构，确定多个目标寄存器之间的互斥关系，多个目标寄存器中的两个目标寄存器之间的互斥关系指示两个目标寄存器是否位于电路拓扑结构的两个并联的支路；基于多个目标寄存器之间的互斥关系，将多个目标寄存器划分为多个目标寄存器子集；以及针对多个目标寄存器子集中的每个目标寄存器子集，分别确定与目标寄存器子集相关联的配置数据。通过这种方式，可以有系统地自动生成测试向量，从而提高芯片测试的效率。
在一些实现方式中，多个目标寄存器子集包括第一目标寄存器子集，目标SIB寄存器集合包括与第一目标器寄存器子集中的多个目标寄存器相关联的多个目标SIB寄存器子集，目标值集合包括与多个目标SIB寄存器子集相关联的多个目标值子集，针对多个目标寄存器子集中的每个目标寄存器子集分别确定与目标寄存器子集相关联的配置数据包括：基于多个目标SIB寄存器子集，确定针对多个目标SIB寄存器子集中包括的目标SIB寄存器的配置顺序；以及基于配置顺序和多个目标值子集，确定与第一目标寄存器子集相关联的配置数据。通过这种方式，可以以系统的方式自动生成测试向量，从而提高芯片测试的效率。
在一些实现方式中，确定至少一个目标值包括：基于电路拓扑结构和至少一个目标SIB寄存器，确定目标布尔表达式，目标布尔表达式被确定为如果至少一个目标SIB寄存器的值满足目标布尔表达式，则第一目标寄存器的输出被连接到干路；以及基于目标布尔表达式，确定至少一个目标值。通过借助于求解目标布尔表达式，可以高效地确定目标值。
在一些实现方式中，基于目标布尔表达式确定至少一个目标值包括：确定至少一个目标SIB寄存器的当前状态；以及通过考虑至少一个目标SIB寄存器的当前状态，对目标布尔表达式进行求解，以获得至少一个目标值。通过在确定SIB寄存器的目标值时考虑SIB寄存器的当前状态，可以有利地使得能够减少最终用于实现目标电路配置的配置过程，从而提高芯片测试的效率。
在一些实现方式中，目标SIB寄存器集合和目标值集合以树结构被组织。通过这种方式，可以高效地组织实施根据本公开的一些实施例的方法所需的数据，并且便于在后续使用过程中查找所需数据。
根据本公开的第二方面，提供了一种用于配置IJTAG电路的装置。该装置包括：目标寄存器确定模块，被配置为：基于电路配置文件，确定IJTAG电路中的待被操作的目标寄存器集合，电路配置文件描述对IJTAG电路中的目标寄存器集合的目标操作；目标段插入单元SIB寄存器确定模块，被配置为：基于描述IJTAG电路的电路描述文件，确定与目标寄存器集合相关联的目标SIB寄存器集合、以及与目标SIB寄存器集合相关联的目标值集合，目标SIB寄存器集合被配置为如果目标SIB寄存器集合中的每个目标SIB寄存器具有目标值集合中的相应目标值，则目标寄存器集合能够被IJTAG电路操作；以及配置数据确定模块，被配置为：基于目标SIB寄存器集合和目标值集合，确定用于对目标寄存器集合执行目标操作的配置数据。通过这种方式，可以实现自动生成测试向量，从而提高芯片测试的效率。
在一些实现方式中，目标寄存器集合包括第一目标寄存器，目标SIB寄存器集合包括与第一目标寄存器相关联的第一目标SIB寄存器子集，目标值集合包括与第一目标SIB寄存器子集相关联的第一目标值子集，目标SIB寄存器确定模块还被配置为：通过解析电路描述文件来确定IJTAG电路的电路拓扑结构，电路拓扑结构指示IJTAG电路包括的多个元件的连接关系，并且电路拓扑结构包括干路；基于电路拓扑结构，确定连接在第一目标寄存器的输出与干路之间的至少一个目标SIB寄存器，以获得第一目标SIB寄存器子集；以及基于电路拓扑结构，确定与至少一个目标SIB寄存器相关联的至少一个目标值，以获得第一目标值子集，至少一个目标SIB寄存器被配置为如果至少一个目标SIB寄存器中的每个目标SIB寄存器具有至少一个目标值中的相应目标值，则至少一个目标SIB寄存器将第一目标寄存器的输出连接到干路。通过这种方式，可以有系统地自动生成测试向量，从而提高芯片测试的效率。
在一些实现方式中，电路拓扑结构还包括多个支路，目标寄存器集合包括多个目标寄存器，配置数据确定模块还被配置为：基于电路拓扑结构，确定多个目标寄存器之间的互斥关系，多个目标寄存器中的两个目标寄存器之间的互斥关系指示两个目标寄存器是否位于电路拓扑结构的两个并联的支路；基于多个目标寄存器之间的互斥关系，将多个目标寄存器划分为多个目标寄存器子集；以及针对多个目标寄存器子集中的每个目标寄存器子集，分别确定与目标寄存器子集相关联的配置数据。通过这种方式，可以有系统地自动生成测试向量，从而提高芯片测试的效率。
在一些实现方式中，多个目标寄存器子集包括第一目标寄存器子集，目标SIB寄存器集合包括与第一目标器寄存器子集中的多个目标寄存器相关联的多个目标SIB寄存器子集，目标值集合包括与多个目标SIB寄存器子集相关联的多个目标值子集，针对多个目标寄存器子集中的每个目标寄存器子集分别确定与目标寄存器子集相关联的配置数据包括：基于多个目标SIB寄存器子集，确定针对多个目标SIB寄存器子集中包括的目标SIB寄存器的配置顺序；以及基于配置顺序和多个目标值子集，确定与第一目标寄存器子集相关联的配置数据。通过这种方式，可以以系统的方式自动生成测试向量，从而提高芯片测试的效率。
在一些实现方式中，确定至少一个目标值包括：基于电路拓扑结构和至少一个目标SIB寄存器，确定目标布尔表达式，目标布尔表达式被确定为如果至少一个目标SIB寄存器的值满足目标布尔表达式，则第一目标寄存器的输出被连接到干路；以及基于目标布尔表达式，确定至少一个目标值。通过借助于求解目标布尔表达式，可以高效地确定目标值。
在一些实现方式中，基于目标布尔表达式确定至少一个目标值包括：确定至少一个目标SIB寄存器的当前状态；以及通过考虑至少一个目标SIB寄存器的当前状态，对目标布尔表达式进行求解，以获得至少一个目标值。通过在确定SIB寄存器的目标值时考虑SIB寄存器的当前状态，可以有利地使得能够减少最终用于实现目标电路配置的配置过程，从而提高芯片测试的效率。
在一些实现方式中，目标SIB寄存器集合和目标值集合以树结构被组织。通过这种方式，可以高效地组织实施根据本公开的一些实施例的方法所需的数据，并且便于在后续使用过程中查找所需数据。
根据本公开的第三方面，提供了一种电子设备。该电子设备包括：至少一个处理器；以及至少一个存储器，至少一个存储器被耦合到至少一个处理器，并且存储用于由至少一个处理器执行的指令，指令当由至少一个处理器执行时，使得电子设备执行根据本公开的第一方面的方法。通过这种方式，可以实现自动生成测试向量，从而提高芯片测试的效率。
根据本公开的第四方面，提供了一种计算机可读存储介质。该计算机可读存储介质存储有计算机程序。该计算机程序被处理器执行时实现根据本公开的第一方面的方法。通过这种方式，可以实现自动生成测试向量，从而提高芯片测试的效率。
根据本公开的第五方面，提供了一种计算机程序产品。该计算机程序产品包括计算机可执行指令，计算机可执行指令在被处理器执行时，使计算机实现根据第一方面的方法。通过这种方式，可以实现自动生成测试向量，从而提高芯片测试的效率。
应当理解，发明内容部分中所描述的内容并非旨在限定本公开的关键或重要特征，亦非用于限制本公开的范围。本公开的其它特征通过以下的描述将变得容易理解。
附图说明
通过参考附图阅读下文的详细描述，本公开的实施例的上述以及其它目的、特征和优点将变得容易理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施例。
图1示出了根据本公开的一些实施例的示例环境的框图；
图2示出了根据本公开的一些实施例的用于配置IJTAG电路的方法的流程图；
图3示出了一个示例性的IJTAG电路模块的电路拓扑结构；
图4示出了根据本公开的一些实施例的用于确定目标值的方法的流程图；
图5示出了另一个示例性的IJTAG电路模块的电路拓扑结构；
图6示出了根据本公开的一些实施例的用于配置IJTAG电路的示例装置的框图；以及
图7示出了可以用于实施根据本公开的一些实施例的示例设备的示意性框图。
具体实施方式
下文将参考附图中示出的若干示例性实施例来描述本公开的原理和精神。应当理解，描述这些具体的实施例仅是为了使本领域的技术人员能够更好地理解并实现本公开，而并非以任何方式限制本公开的范围。在以下描述和权利要求中，除非另有定义，否则本文中使用的所有技术和科学术语具有与所属领域的普通技术人员通常所理解的含义。
在本文中使用的术语“包括”及其变形表示开放性包括，即“包括但不限于”。除非特别申明，术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“上”、“下”、“前”、“后”等指示放置或者位置关系的词汇均基于附图所示的方位或者位置关系，仅为了便于描述本公开的原理，而不是指示或者暗示所指的元件必须具有特定的方位、以特定的方位构造或操作，因此不能理解为对本公开的限制。
如上所述，针对IEEE 1687标准的IJTAG的实现技术，期望能够基于ICL文件和PDL文件自动确定所需的测试向量。
在本公开的实施例中，提出了一种用于配置IJTAG电路的方案。在本公开的一些实施例中，通过基于电路配置文件和电路描述文件，确定用于将待被操作的寄存器串接到移位序列的目标段插入单元(Segment Insertion Bit，SIB)寄存器集合及其目标值，来确定用于实现电路配置文件中描述的操作的配置数据，从而可以实现自动生成测试向量，提高芯片测试的效率。
图1示出了根据本公开的一些实施例的示例环境100的框图。如图1所示，示例环境100总体上可以包括电子设备130。在一些实施例中，电子设备130可以是诸如个人计算机、工作站、服务器等具有计算功能的设备。本公开的范围在此方面不受限制。
电子设备130可以获取描述IJTAG电路的电路描述文件110作为输入。在一些实施例中，电路描述文件110可以是ICL文件。应当理解的是，电路描述文件110还可以是以其它任何合适的语言编写的文件，本公开的范围在此方面不受限制。
电子设备130还可以获取电路配置文件120作为输入。电路配置文件120描述对IJTAG电路中的目标寄存器集合的目标操作。示例性地，目标操作可以包括但不限于：对目标寄存器执行写入操作、对目标寄存器执行读取操作，等等。在一些实施例中，电路配置文件120可以是PDL文件。应当理解的是，电路配置文件120还可以是以其它任何合适的语言编写的文件，本公开的范围在此方面不受限制。
在一些实施例中，电路描述文件110和电路配置文件120可以由用户输入电子设备130。在一些实施例中，电路描述文件110和电路配置文件120可以已经预先被存储在电子设备130中。在一些实施例中，电子设备130还可以通信地耦连到其它设备，以从其它设备获取电路描述文件110和电路配置文件120。本公开的范围在此方面不受限制。应当指出的是，虽然在图1中电路描述文件110和电路配置文件120被示出为两个独立的文件，但是电路描述文件110和电路配置文件120还可以被整合在一个文件中，本公开的范围在此方面不受限制。
电子设备130可以通过基于电路配置文件120和电路描述文件110，确定用于将待被操作的寄存器串接到移位序列的目标SIB寄存器集合及其目标值，来确定用于实现电路配置文件120中描述的操作的配置数据140。在将在下文中结合图2至图5进一步详细描述。
图2示出了根据本公开的一些实施例的用于配置IJTAG电路的方法200的流程图。在一些实施例中，方法200可以由如图1所示的电子设备130执行。应当理解的是，方法200还可以包括未示出的附加框和/或可以省略所示出的框，本公开的范围在此方面不受限制。
在框202，电子设备130基于电路配置文件120，确定IJTAG电路中的待被操作的目标寄存器集合，电路配置文件120描述对IJTAG电路中的目标寄存器集合的目标操作。在一些实施例中，电路配置文件120可以是PDL文件。以下示出了利用PDL编写的一个电路配置文件实例(1)。
iWrite TR1 0 //将寄存器TR1配置为0
iWrite TR2 1 //将寄存器TR2配置为1
iWrite TR3 1 //将寄存器TR3配置为1
iWrite TR4 0 //将寄存器TR4配置为0
iWrite TR5 0 //将寄存器TR5配置为0
iWrite TR6 0 //将寄存器TR6配置为0
iApply //开始计算配置过程
可以看到，在以上电路配置文件实例(1)中，对寄存器TR1的目标操作是将寄存器TR1配置为0；对寄存器TR2的目标操作是将寄存器TR2配置为1；对寄存器TR3的目标操作是将寄存器TR3配置为1；对寄存器TR4的目标操作是将寄存器TR4配置为0；对寄存器TR5的目标操作是将寄存器TR5配置为0；对寄存器TR6的目标操作是将寄存器TR6配置为0。
针对以上电路配置文件实例(1)，电子设备130可以将寄存器TR1、TR2、TR3、TR4、TR5和TR6确定为待被操作的目标寄存器，以获得目标寄存器集合{TR1，TR2，TR3，TR4，TR5，TR6}。为了便于说明，在下文中将参考该电路配置文件实例(1)来描述根据本公开的方案。应当理解的是，根据本公开的方案还可以应用于其它任何合适的电路配置文件120。本公开的范围在此方面不受限制。
在框204，电子设备130基于描述IJTAG电路的电路描述文件110，确定与目标寄存器集合相关联的目标段插入单元SIB寄存器集合、以及与目标SIB寄存器集合相关联的目标值集合，目标SIB寄存器集合被配置为如果目标SIB寄存器集合中的每个目标SIB寄存器具有目标值集合中的相应目标值，则目标寄存器集合能够被IJTAG电路操作。在一些实施例中，电路描述文件110可以是ICL文件。以下示出了利用ICL编写的一个电路描述文件实例(2)的部分内容。
以上电路描述文件实例(2)描述了IJTAG电路模块MEXP。在一些实施例中，电子设备130可以通过解析电路描述文件110来确定IJTAG电路的电路拓扑结构，该电路拓扑结构指示IJTAG电路包括的多个元件的连接关系。图3示出了一个示例性的IJTAG电路模块MEXP的电路拓扑结构300。如图3中所示，IJTAG电路模块MEXP包括：寄存器R1至R10和TR1至TR6、SIB寄存器SIB1至SIB6、多路复用器MUX1至MUX6、以及移位输入端口SI和移位输出端口SO。电路拓扑结构300包括干路的三个部分G1、G2和G3，以及各个寄存器所在的多个支路。结合以上电路配置文件实例(1)，寄存器TR1、TR2、TR3、TR4、TR5和TR6对应于目标寄存器。为了便于说明，在下文中将参考图3中所示的IJTAG电路模块MEXP的电路拓扑结构300来描述根据本公开的方案。应当理解的是，根据本公开的方案还可以应用于其它任何合适的电路描述文件110，即，其它任何合适的IJTAG电路。本公开的范围在此方面不受限制。
在一些实施例中，目标寄存器集合包括第一目标寄存器，目标SIB寄存器集合包括与第一目标寄存器相关联的第一目标SIB寄存器子集，目标值集合包括与第一目标SIB寄存器子集相关联的第一目标值子集，确定目标SIB寄存器集合和目标值集合包括：通过解析电路描述文件110来确定IJTAG电路的电路拓扑结构，电路拓扑结构指示IJTAG电路包括的多个元件的连接关系，并且电路拓扑结构包括干路；基于电路拓扑结构，确定连接在第一目标寄存器的输出与干路之间的至少一个目标SIB寄存器，以获得第一目标SIB寄存器子集；以及基于电路拓扑结构，确定与至少一个目标SIB寄存器相关联的至少一个目标值，以获得第一目标值子集，至少一个目标SIB寄存器被配置为如果至少一个目标SIB寄存器中的每个目标SIB寄存器具有至少一个目标值中的相应目标值，则至少一个目标SIB寄存器将第一目标寄存器的输出连接到干路。以下将以第一目标寄存器对应于目标寄存器TR5为例进一步详细说明。
如上文所述，电子设备130可以通过解析上述电路描述文件实例(2)来确定IJTAG电路的电路拓扑结构300。基于所获得的电路拓扑结构300，电子设备130可以确定连接在目标寄存器TR5的输出与干路G2之间的SIB寄存器SIB1和SIB3，作为目标SIB寄存器，以获得第一目标SIB寄存器子集{SIB1，SIB3}。电子设备130进而可以基于电路拓扑结构，确定与目标SIB寄存器SIB1和SIB3相关联的目标值。示例性地，电子设备130可以确定：为了将目标寄存器TR5串接到移位序列(即，电路拓扑结构300的干路)，依赖于：多路复用器MUX1的选择端为1，进而要求目标SIB寄存器SIB1的值为1；以及多路复用器MUX3的选择端为0，进而要求目标SIB寄存器SIB3的值为0。换言之，为了对目标寄存器TR5进行操作，首先需要将目标SIB寄存器SIB3的值设置为0，使得多路复用器MUX3的选择端为0，从而多路复用器MUX3选择对应于选择端为0的支路，在图3中为左侧的支路；然后需要将目标SIB寄存器SIB1的值设置为1，使得多路复用器MUX1的选择端为1，从而多路复用器MUX1选择对应于选择端为1的支路，在图3中为右侧的支路。通过这种方式，可以确定与目标寄存器TR5相关联的目标SIB寄存器子集{SIB1，SIB3}和相应的目标值子集{1，0}。电子设备130可以以类似的方式针对其余的目标寄存器TR1、TR2、TR3、TR4和TR6分别确定与其相关联的目标SIB寄存器子集和相应的目标值子集，本公开在此不再赘述。应当理解的是，电子设备130还可以以其它任何合适的方式来确定目标SIB寄存器集合和目标值集合，本公开的范围在此方面不受限制。
在一些实施例中，目标SIB寄存器集合和目标值集合可以以树结构被组织。示例性地，电子设备130可以针对每个目标寄存器创建一个树结构，并且以该目标寄存器为根节点，将与该目标寄存器相关联的目标SIB寄存器和相应的目标值作为该根节点的子节点来记录目标寄存器对目标SIB寄存器及其目标值的依赖关系。通过这种方式，可以高效地组织实施根据本公开的一些实施例的方法所需的数据，并且便于在后续使用过程中查找所需数据。应当理解的是，电子设备130还可以以其它任何合适的方式来组织目标SIB寄存器集合和目标值集合，本公开的范围在此方面不受限制。
在一些实施例中，电子设备130可以借助于布尔可满足性问题(BooleanSatisfiability Problem，SAT)求解算法来求取目标值，这将在下文中结合图4和图5进一步详细描述。
返回到参考图2，在框206，电子设备130基于目标SIB寄存器集合和目标值集合，确定用于对目标寄存器集合执行目标操作的配置数据140。在一些实施例中，目标寄存器集合包括多个目标寄存器，确定配置数据140包括：基于电路拓扑结构，确定多个目标寄存器之间的互斥关系，多个目标寄存器中的两个目标寄存器之间的互斥关系指示两个目标寄存器是否位于电路拓扑结构的两个并联的支路；基于多个目标寄存器之间的互斥关系，将多个目标寄存器划分为多个目标寄存器子集；以及针对多个目标寄存器子集中的每个目标寄存器子集，分别确定与目标寄存器子集相关联的配置数据140。在下文中将结合图3进一步详细说明。
如图3中所示，由于目标寄存器TR5和TR6位于相同的支路上，因此目标寄存器TR5和TR6二者不互斥。换言之，在多路复用器MUX1的选择端为1时，目标寄存器TR5和TR6可以被同时操作。与此相比，由于目标寄存器TR5和TR1位于两个并联的支路上，因此目标寄存器TR5和TR1二者互斥。换言之，目标寄存器TR5和TR6无法被同时操作。类似地，电子设备130可以确定目标寄存器TR1至TR6两两之间的互斥关系。本公开在此不再赘述。
电子设备130可以基于所确定的多个目标寄存器之间的互斥关系，对这些目标寄存器进行分组，即划分为多个目标寄存器子集，使得每个目标寄存器子集中的目标寄存器是可以被同时操作的。如上所述，电子设备130可以确定目标寄存器TR5、TR6、TR3和TR4是不互斥的，因此可以同时被操作。电子设备130可以确定目标寄存器TR5与目标寄存器TR1和TR2是互斥的，不能被同时操作，并且目标寄存器TR1和TR2二者之间也是互斥的，因此电子设备130可以将目标寄存器TR1、TR2、TR3、TR4、TR5和TR6划分为3个目标寄存器子集。一种示例性的划分方式为：目标寄存器子集{TR3，TR4，TR5，TR6}，目标寄存器子集{TR1}和目标寄存器子集{TR2}。
电子设备130进而可以针对多个目标寄存器子集中的每个目标寄存器子集分别确定与目标寄存器子集相关联的配置数据140。在一些实施例中，多个目标寄存器子集包括第一目标寄存器子集，目标SIB寄存器集合包括与第一目标器寄存器子集中的多个目标寄存器相关联的多个目标SIB寄存器子集，目标值集合包括与多个目标SIB寄存器子集相关联的多个目标值子集，针对多个目标寄存器子集中的每个目标寄存器子集分别确定与目标寄存器子集相关联的配置数据140包括：基于多个目标SIB寄存器子集，确定针对多个目标SIB寄存器子集中包括的目标SIB寄存器的配置顺序；以及基于配置顺序和多个目标值子集，确定与第一目标寄存器子集相关联的配置数据140。在下文中以第一目标寄存器子集对应于目标寄存器子集{TR3，TR4，TR5，TR6}为例，进一步详细说明。
电子设备130可以基于分别与目标寄存器TR3，TR4，TR5，TR6相关联的目标SIB寄存器子集，确定目标寄存器TR3和TR4均依赖于目标SIB寄存器SIB4，目标寄存器TR5依赖于目标SIB寄存器SIB1，并且目标寄存器TR6依赖于目标SIB寄存器SIB3，从而电子设备130可以确定目标寄存器子集{TR3，TR4，TR5，TR6}总体上依赖于目标SIB寄存器SIB4、SIB1和SIB3。
然后，电子设备130可以进一步针对目标SIB寄存器SIB4、SIB1和SIB3分别确定其所依赖的目标SIB寄存器。例如，目标SIB寄存器SIB4依赖于目标SIB寄存器SIB6，目标SIB寄存器SIB1依赖于目标SIB寄存器SIB3，并且目标SIB寄存器SIB3的输出直接与干路G2连接，即，目标SIB寄存器SIB3固有地位于移位序列中，因此目标SIB寄存器SIB3是独立的，即不依赖于任何其它SIB寄存器。因此，电子设备130可以确定目标SIB寄存器SIB4、SIB1和SIB3整体上依赖于目标SIB寄存器SIB6和SIB3。
类似地，电子设备130可以进一步针对目标SIB寄存器SIB6和SIB3分别确定其所依赖的目标SIB寄存器。例如，电子设备130可以确定目标SIB寄存器SIB6的输出直接与干路G3连接，即，目标SIB寄存器SIB6固有地位于移位序列中，因此目标SIB寄存器SIB6是独立的。类似地，电子设备130可以确定目标SIB寄存器SIB3是独立的。
因此，电子设备130可以确定配置顺序如下：首先对目标SIB寄存器SIB3和SIB6进行，然后对目标SIB寄存器SIB4、SIB1和SIB3进行配置，并且最后对目标寄存器TR3，TR4，TR5和TR6进行配置。可以看到，该配置顺序与上文确定目标寄存器所依赖的SIB寄存器的过程相反，这是因为仅当各个独立的SIB寄存器被正确地配置之后，才可以将依赖于独立SIB寄存器的寄存器串接到移位序列中，从而对另外的寄存器执行后续的配置过程。
上文中描述的电路配置文件实例(1)指定了对目标寄存器TR3，TR4，TR5和TR6的目标操作分别是：将目标寄存器TR3配置为1，将目标寄存器TR4配置为0，将目标寄存器TR5配置为0，以及将目标寄存器TR6配置为0。换言之，目标寄存器TR3，TR4，TR5和TR6的目标值分别为1，0，0和0。电子设备130可以基于目标寄存器TR3，TR4，TR5和TR6的以上目标值、上述配置顺序和与多个目标SIB寄存器子集相关联的目标值子集、以及各个寄存器的当前状态确定用于实现电路配置文件实例(1)的配置过程。在此假设各个寄存器当前值均为0，则配置过程可以确定如下：
a)配置目标SIB寄存器SIB3和SIB6。从移位输入端口SI移入的值为(箭头右侧的值先移入)：
R1(0)→SIB1(0)→TR6(0)→SIB3(0)→R6(0)→SIB4(0)→SIB6(1)；
b)配置目标SIB寄存器SIB4、SIB1和SIB3，从移位输入端口SI移入的值为(箭头右侧的值先移入)：
R1(0)→SIB1(1)→TR6(0)→SIB3(0)→R8(0)→R9(0)→R10(0)→SIB4(0)→SIB6(1)；
c)配置目标寄存器TR3，TR4，TR5和TR6，从移位输入端口SI移入的值为(箭头右侧的值先移入)：
TR5(0)→SIB1(1)→TR6(0)→SIB3(0)→TR3(1)→TR4(0)→SIB4(0)→SIB6(1)；
其中，由各个寄存器的目标值构成的向量0000001，010000001和01001001即对应于用于实现电路配置文件实例(1)的测试向量，即配置数据140。
电子设备130可以以类似的方式针对另外2个目标寄存器子集{TR1}和{TR2}分别确定配置顺序。例如，针对目标寄存器子集{TR1}的配置过程为：首先配置目标SIB寄存器SIB3，然后配置目标SIB寄存器SIB2，最后配置目标寄存器TR1。针对目标寄存器子集{TR2}的配置过程为：首先配置目标SIB寄存器SIB3，然后配置目标SIB寄存器SIB2，最后配置目标寄存器TR2。电子设备130可以以类似的方式基于以上配置顺序确定相应的配置数据140，本公开在此不再赘述。通过这种方式，根据本公开的一些实施例的方法可以以系统的方式自动生成测试向量，从而提高芯片测试的效率。
图4示出了根据本公开的一些实施例的用于确定目标值的方法400的流程图。在一些实施例中，方法400可以由如图1所示的电子设备130执行。应当理解的是，方法400还可以包括未示出的附加框和/或可以省略所示出的框，本公开的范围在此方面不受限制。
在框402，电子设备130基于电路拓扑结构和至少一个目标SIB寄存器，确定目标布尔表达式，该目标布尔表达式被确定为如果至少一个目标SIB寄存器的值满足目标布尔表达式，则第一目标寄存器的输出被连接到干路。这将通过结合图5进一步详细描述。图5示出了另一个示例性的IJTAG电路模块的电路拓扑结构500。图5中所示的IJTAG电路模块包括：寄存器TR1、TR2和TR3；SIB寄存器SIB1-1，SIB1-2，SIB2-1和SIB2-2；多路复用器MUX1和MUX2；与(AND)门510；或(OR)门520；以及移位输入端口SI和移位输出端口SO。
基于图5中所示的电路拓扑结构500，电子设备130可以确定多路复用器MUX1的选择端对应于如下的布尔表达式。
SIB1-1 AND SIB1-2 (3)
电子设备130还可以确定多路复用器MUX2的选择端对应于如下的布尔表达式。
SIB2-1 OR SIB2-2 (4)
以第一目标寄存器对应于寄存器TR2为例，在期望对寄存器TR2进行配置的情况下，需要将多路复用器MUX1的选择端设置为0，并且将多路复用器MUX2的选择端设置为1，从而使得寄存器TR2被串接到移位序列中以供操作。因此，电子设备130可以基于上述布尔表达式(3)和(4)构造如下的目标布尔表达式。
((SIB1-1 AND SIB1-2)＝＝0)AND((SIB2-1 OR SIB2-2)＝＝1) (5)
返回到参考图4，在框404，电子设备130可以基于目标布尔表达式来确定至少一个目标值。在一些实施例中，电子设备130可以直接使用SAT算法来对上述目标布尔表达式(5)进行求解。一个示例性的解为：SIB1-1＝0并且SIB2-1＝1。以与上文类似的方式，电子设备130可以得到针对目标寄存器TR2的配置过程为：a)将目标SIB寄存器SIB2-1配置为1；b)将目标SIB寄存器SIB1-1配置为0；c)配置目标寄存器TR2。电子设备130继而可以基于该配置过程确定所期望的测试向量，本公开在此不再赘述。通过借助于SAT算法，可以较高效地确定目标SIB寄存器的目标值，从而提高生成配置数据的效率。
在一些实施例中，电子设备130可以确定至少一个目标SIB寄存器的当前状态；以及通过考虑至少一个目标SIB寄存器的当前状态，对目标布尔表达式进行求解，以获得至少一个目标值。继续参考图5，假设电子设备130已经确定目标SIB寄存器SIB2-2的当前状态为1，则电子设备130可以基于SIB2-2＝1的当前状态，使用SAT算法来对上述目标布尔表达式(5)进行求解。例如，通过将SIB2-2＝1代入上述目标布尔表达式(5)，则布尔表达式(SIB2-1OR SIB2-2)＝＝1已经被满足，因此在该前提条件下，目标布尔表达式(5)的一个示例性的解为：SIB1-1＝0。于是，电子设备130可以得到针对目标寄存器TR2的配置过程为：a)将目标SIB寄存器SIB1-1配置为0；b)配置目标寄存器TR2。电子设备130继而可以基于该配置过程确定所期望的测试向量，本公开在此不再赘述。
可以看到，通过在确定SIB寄存器的目标值时考虑SIB寄存器的当前状态，可以有利地使得能够减少最终用于实现目标电路配置的配置过程，从而提高芯片测试的效率。
通过以上结合图1至图5的描述可以看到，根据本公开的各实施例的用于配置IJTAG电路的方法可以通过基于电路配置文件和电路描述文件，确定用于将待被操作的寄存器串接到移位序列的目标SIB寄存器集合及其目标值，来确定用于实现电路配置文件中描述的操作的配置数据，从而可以实现自动生成测试向量，提高芯片测试的效率。
在上文中已经参考图1至图5详细描述了根据本公开的方法的示例实现，在下文中将描述相应的装置的实现。
图6示出了根据本公开的一些实施例的用于配置IJTAG电路的示例装置600的框图。该装置600例如可以用于实现如图1中所示的电子设备130。如图6所示，装置600可以包括目标寄存器确定模块，该目标寄存器确定模块被配置为：基于电路配置文件，确定IJTAG电路中的待被操作的目标寄存器集合，电路配置文件描述对IJTAG电路中的目标寄存器集合的目标操作。装置600还可以包括目标SIB寄存器确定模块，该目标SIB寄存器确定模块被配置为：基于描述IJTAG电路的电路描述文件，确定与目标寄存器集合相关联的目标SIB寄存器集合、以及与目标SIB寄存器集合相关联的目标值集合，目标SIB寄存器集合被配置为如果目标SIB寄存器集合中的每个目标SIB寄存器具有目标值集合中的相应目标值，则目标寄存器集合能够被IJTAG电路操作。此外，装置600还可以包括配置数据确定模块，该配置数据确定模块被配置为：基于目标SIB寄存器集合和目标值集合，确定用于对目标寄存器集合执行目标操作的配置数据。
在一些实施例中，目标寄存器集合包括第一目标寄存器，目标SIB寄存器集合包括与第一目标寄存器相关联的第一目标SIB寄存器子集，目标值集合包括与第一目标SIB寄存器子集相关联的第一目标值子集，目标SIB寄存器确定模块还被配置为：通过解析电路描述文件来确定IJTAG电路的电路拓扑结构，电路拓扑结构指示IJTAG电路包括的多个元件的连接关系，并且电路拓扑结构包括干路；基于电路拓扑结构，确定连接在第一目标寄存器的输出与干路之间的至少一个目标SIB寄存器，以获得第一目标SIB寄存器子集；以及基于电路拓扑结构，确定与至少一个目标SIB寄存器相关联的至少一个目标值，以获得第一目标值子集，至少一个目标SIB寄存器被配置为如果至少一个目标SIB寄存器中的每个目标SIB寄存器具有至少一个目标值中的相应目标值，则至少一个目标SIB寄存器将第一目标寄存器的输出连接到干路。
在一些实施例中，电路拓扑结构还包括多个支路，目标寄存器集合包括多个目标寄存器，配置数据确定模块还被配置为：基于电路拓扑结构，确定多个目标寄存器之间的互斥关系，多个目标寄存器中的两个目标寄存器之间的互斥关系指示两个目标寄存器是否位于电路拓扑结构的两个并联的支路；基于多个目标寄存器之间的互斥关系，将多个目标寄存器划分为多个目标寄存器子集；以及针对多个目标寄存器子集中的每个目标寄存器子集，分别确定与目标寄存器子集相关联的配置数据。
在一些实施例中，多个目标寄存器子集包括第一目标寄存器子集，目标SIB寄存器集合包括与第一目标器寄存器子集中的多个目标寄存器相关联的多个目标SIB寄存器子集，目标值集合包括与多个目标SIB寄存器子集相关联的多个目标值子集，针对多个目标寄存器子集中的每个目标寄存器子集分别确定与目标寄存器子集相关联的配置数据包括：基于多个目标SIB寄存器子集，确定针对多个目标SIB寄存器子集中包括的目标SIB寄存器的配置顺序；以及基于配置顺序和多个目标值子集，确定与第一目标寄存器子集相关联的配置数据。
在一些实施例中，确定至少一个目标值包括：基于电路拓扑结构和至少一个目标SIB寄存器，确定目标布尔表达式，目标布尔表达式被确定为如果至少一个目标SIB寄存器的值满足目标布尔表达式，则第一目标寄存器的输出被连接到干路；以及基于目标布尔表达式，确定至少一个目标值。
在一些实施例中，基于目标布尔表达式确定至少一个目标值包括：确定至少一个目标SIB寄存器的当前状态；以及通过考虑至少一个目标SIB寄存器的当前状态，对目标布尔表达式进行求解，以获得至少一个目标值。
在一些实施例中，目标SIB寄存器集合和目标值集合以树结构被组织。
装置600中所包括的模块和/或单元可以利用各种方式来实现，包括软件、硬件、固件或其任意组合。在一些实施例中，一个或多个单元可以使用软件和/或固件来实现，例如存储在存储介质上的机器可执行指令。除了机器可执行指令之外或者作为替代，装置600中的部分或者全部单元可以至少部分地由一个或多个硬件逻辑组件来实现。作为示例而非限制，可以使用的示范类型的硬件逻辑组件包括现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准品(ASSP)、片上系统(SOC)、复杂可编程逻辑器件(CPLD)，等等。
图6中所示的这些模块和/或单元可以部分或者全部地实现为硬件模块、软件模块、固件模块或者其任意组合。特别地，在某些实施例中，上文描述的流程、方法或过程可以由存储系统或与存储系统对应的主机或独立于存储系统的其它计算设备中的硬件来实现。
图7示出了可以用于实施根据本公开的一些实施例的示例设备700的示意性框图。设备700可以用于实现实现如图1中所示的电子设备130。如图7所示，设备700包括中央处理单元(CPU)701，其可以根据存储在只读存储器(ROM)702中的计算机程序指令或者从存储单元708加载到随机访问存储器(RAM)703中的计算机程序指令，来执行各种适当的动作和处理。在RAM 703中，还可存储设备700操作所需的各种程序和数据。CPU 701、ROM 702以及RAM703通过总线704彼此相连。输入/输出(I/O)接口705也连接至总线704。
设备700中的多个部件连接至I/O接口705，包括：输入单元706，例如键盘、鼠标等；输出单元707，例如各种类型的显示器、扬声器等；存储单元708，例如磁盘、光盘等；以及通信单元709，例如网卡、调制解调器、无线通信收发机等。通信单元709允许设备700通过诸如因特网的计算机网络和/或各种电信网络与其它设备交换信息/数据。
处理单元701执行上文所描述的各个方法和处理，例如方法200。例如，在一些实施例中，方法200可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元708。在一些实施例中，计算机程序的部分或者全部可以经由ROM 702和/或通信单元709而被载入和/或安装到设备700上。当计算机程序加载到RAM 703并由CPU701执行时，可以执行上文描述的方法200的一个或多个步骤。备选地，在其它实施例中，CPU 701可以通过其它任何适当的方式(例如，借助于固件)而被配置为执行方法200。
本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如，非限制性地，可以使用的示范类型的硬件逻辑部件包括：场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)等等。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
此外，虽然采用特定次序描绘了各操作，但是这应当理解为要求这样操作以所示出的特定次序或以顺序次序执行，或者要求所有图示的操作应被执行以取得期望的结果。在一定环境下，多任务和并行处理可能是有利的。同样地，虽然在上面论述中包含了若干具体实现细节，但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实现中。相反地，在单个实现的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实现中。
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题，但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反，上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。

Claims (17)

1.一种用于配置内部互操作的联合测试行动小组IJTAG电路的方法，其特征在于，所述方法包括：
基于电路配置文件，确定所述IJTAG电路中的待被操作的目标寄存器集合，所述电路配置文件描述对所述IJTAG电路中的所述目标寄存器集合的目标操作；
基于描述所述IJTAG电路的电路描述文件，确定与所述目标寄存器集合相关联的目标段插入单元SIB寄存器集合、以及与所述目标SIB寄存器集合相关联的目标值集合，所述目标SIB寄存器集合被配置为如果所述目标SIB寄存器集合中的每个目标SIB寄存器具有所述目标值集合中的相应目标值，则所述目标寄存器集合能够被所述IJTAG电路操作；以及
基于所述目标SIB寄存器集合和所述目标值集合，确定用于对所述目标寄存器集合执行所述目标操作的配置数据。
2.根据权利要求1所述的方法，其特征在于，所述目标寄存器集合包括第一目标寄存器，所述目标SIB寄存器集合包括与所述第一目标寄存器相关联的第一目标SIB寄存器子集，所述目标值集合包括与所述第一目标SIB寄存器子集相关联的第一目标值子集，确定所述目标SIB寄存器集合和所述目标值集合包括：
通过解析所述电路描述文件来确定所述IJTAG电路的电路拓扑结构，所述电路拓扑结构指示所述IJTAG电路包括的多个元件的连接关系，并且所述电路拓扑结构包括干路；
基于所述电路拓扑结构，确定连接在所述第一目标寄存器的输出与所述干路之间的至少一个目标SIB寄存器，以获得所述第一目标SIB寄存器子集；以及
基于所述电路拓扑结构，确定与所述至少一个目标SIB寄存器相关联的至少一个目标值，以获得所述第一目标值子集，所述至少一个目标SIB寄存器被配置为如果所述至少一个目标SIB寄存器中的每个目标SIB寄存器具有所述至少一个目标值中的相应目标值，则所述至少一个目标SIB寄存器将所述第一目标寄存器的所述输出连接到所述干路。
3.根据权利要求2所述的方法，其特征在于，所述电路拓扑结构还包括多个支路，所述目标寄存器集合包括多个目标寄存器，确定所述配置数据包括：
基于所述电路拓扑结构，确定所述多个目标寄存器之间的互斥关系，所述多个目标寄存器中的两个目标寄存器之间的互斥关系指示所述两个目标寄存器是否位于所述电路拓扑结构的两个并联的支路；
基于所述多个目标寄存器之间的所述互斥关系，将所述多个目标寄存器划分为多个目标寄存器子集；以及
针对所述多个目标寄存器子集中的每个目标寄存器子集，分别确定与所述目标寄存器子集相关联的配置数据。
4.根据权利要求3所述的方法，其特征在于，所述多个目标寄存器子集包括第一目标寄存器子集，所述目标SIB寄存器集合包括与所述第一目标器寄存器子集中的多个目标寄存器相关联的多个目标SIB寄存器子集，所述目标值集合包括与所述多个目标SIB寄存器子集相关联的多个目标值子集，针对所述多个目标寄存器子集中的每个目标寄存器子集分别确定与所述目标寄存器子集相关联的所述配置数据包括：
基于所述多个目标SIB寄存器子集，确定针对所述多个目标SIB寄存器子集中包括的目标SIB寄存器的配置顺序；以及
基于所述配置顺序和所述多个目标值子集，确定与所述第一目标寄存器子集相关联的配置数据。
5.根据权利要求2所述的方法，其特征在于，确定所述至少一个目标值包括：
基于所述电路拓扑结构和所述至少一个目标SIB寄存器，确定目标布尔表达式，所述目标布尔表达式被确定为如果所述至少一个目标SIB寄存器的值满足所述目标布尔表达式，则所述第一目标寄存器的输出被连接到所述干路；以及
基于所述目标布尔表达式，确定所述至少一个目标值。
6.根据权利要求5所述的方法，其特征在于，基于所述目标布尔表达式确定所述至少一个目标值包括：
确定所述至少一个目标SIB寄存器的当前状态；以及
通过考虑所述至少一个目标SIB寄存器的所述当前状态，对所述目标布尔表达式进行求解，以获得所述至少一个目标值。
7.根据权利要求1至6中任一项所述的方法，其特征在于，所述目标SIB寄存器集合和所述目标值集合以树结构被组织。
8.一种用于配置内部互操作的联合测试行动小组IJTAG电路的装置，其特征在于，所述装置包括：
目标寄存器确定模块，被配置为：基于电路配置文件，确定所述IJTAG电路中的待被操作的目标寄存器集合，所述电路配置文件描述对所述IJTAG电路中的所述目标寄存器集合的目标操作；
目标段插入单元SIB寄存器确定模块，被配置为：基于描述所述IJTAG电路的电路描述文件，确定与所述目标寄存器集合相关联的目标SIB寄存器集合、以及与所述目标SIB寄存器集合相关联的目标值集合，所述目标SIB寄存器集合被配置为如果所述目标SIB寄存器集合中的每个目标SIB寄存器具有所述目标值集合中的相应目标值，则所述目标寄存器集合能够被所述IJTAG电路操作；以及
配置数据确定模块，被配置为：基于所述目标SIB寄存器集合和所述目标值集合，确定用于对所述目标寄存器集合执行所述目标操作的配置数据。
9.根据权利要求8所述的装置，其特征在于，所述目标寄存器集合包括第一目标寄存器，所述目标SIB寄存器集合包括与所述第一目标寄存器相关联的第一目标SIB寄存器子集，所述目标值集合包括与所述第一目标SIB寄存器子集相关联的第一目标值子集，所述目标SIB寄存器确定模块还被配置为：
通过解析所述电路描述文件来确定所述IJTAG电路的电路拓扑结构，所述电路拓扑结构指示所述IJTAG电路包括的多个元件的连接关系，并且所述电路拓扑结构包括干路；
基于所述电路拓扑结构，确定连接在所述第一目标寄存器的输出与所述干路之间的至少一个目标SIB寄存器，以获得所述第一目标SIB寄存器子集；以及
基于所述电路拓扑结构，确定与所述至少一个目标SIB寄存器相关联的至少一个目标值，以获得所述第一目标值子集，所述至少一个目标SIB寄存器被配置为如果所述至少一个目标SIB寄存器中的每个目标SIB寄存器具有所述至少一个目标值中的相应目标值，则所述至少一个目标SIB寄存器将所述第一目标寄存器的所述输出连接到所述干路。
10.根据权利要求9所述的装置，其特征在于，所述电路拓扑结构还包括多个支路，所述目标寄存器集合包括多个目标寄存器，所述配置数据确定模块还被配置为：
基于所述电路拓扑结构，确定所述多个目标寄存器之间的互斥关系，所述多个目标寄存器中的两个目标寄存器之间的互斥关系指示所述两个目标寄存器是否位于所述电路拓扑结构的两个并联的支路；
基于所述多个目标寄存器之间的所述互斥关系，将所述多个目标寄存器划分为多个目标寄存器子集；以及
针对所述多个目标寄存器子集中的每个目标寄存器子集，分别确定与所述目标寄存器子集相关联的配置数据。
11.根据权利要求10所述的装置，其特征在于，所述多个目标寄存器子集包括第一目标寄存器子集，所述目标SIB寄存器集合包括与所述第一目标器寄存器子集中的多个目标寄存器相关联的多个目标SIB寄存器子集，所述目标值集合包括与所述多个目标SIB寄存器子集相关联的多个目标值子集，针对所述多个目标寄存器子集中的每个目标寄存器子集分别确定与所述目标寄存器子集相关联的所述配置数据包括：
基于所述多个目标SIB寄存器子集，确定针对所述多个目标SIB寄存器子集中包括的目标SIB寄存器的配置顺序；以及
基于所述配置顺序和所述多个目标值子集，确定与所述第一目标寄存器子集相关联的配置数据。
12.根据权利要求9所述的装置，其特征在于，确定所述至少一个目标值包括：
基于所述电路拓扑结构和所述至少一个目标SIB寄存器，确定目标布尔表达式，所述目标布尔表达式被确定为如果所述至少一个目标SIB寄存器的值满足所述目标布尔表达式，则所述第一目标寄存器的输出被连接到所述干路；以及
基于所述目标布尔表达式，确定所述至少一个目标值。
13.根据权利要求12所述的装置，其特征在于，基于所述目标布尔表达式确定所述至少一个目标值包括：
确定所述至少一个目标SIB寄存器的当前状态；以及
通过考虑所述至少一个目标SIB寄存器的所述当前状态，对所述目标布尔表达式进行求解，以获得所述至少一个目标值。
14.根据权利要求8至13中任一项所述的装置，其特征在于，所述目标SIB寄存器集合和所述目标值集合以树结构被组织。
15.一种电子设备，其特征在于，包括：
至少一个处理器；以及
至少一个存储器，所述至少一个存储器被耦合到所述至少一个处理器，并且存储用于由所述至少一个处理器执行的指令，所述指令当由所述至少一个处理器执行时，使得所述电子设备执行根据权利要求1至7中任一项所述的方法。
16.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现根据权利要求1至7中任一项所述的方法。
17.一种计算机程序产品，其特征在于，所述计算机程序产品包括计算机可执行指令，所述计算机可执行指令在被处理器执行时，使计算机实现根据权利要求1至7中任一项所述的方法。
CN202210476153.8A 2022-04-29 2022-04-29 用于配置ijtag电路的方法、装置、设备、介质以及程序产品 Pending CN117007950A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210476153.8A CN117007950A (zh) 2022-04-29 2022-04-29 用于配置ijtag电路的方法、装置、设备、介质以及程序产品
PCT/CN2023/080936 WO2023207370A1 (zh) 2022-04-29 2023-03-10 用于配置ijtag电路的方法、装置、设备、介质以及程序产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210476153.8A CN117007950A (zh) 2022-04-29 2022-04-29 用于配置ijtag电路的方法、装置、设备、介质以及程序产品

Publications (1)

Publication Number Publication Date
CN117007950A true CN117007950A (zh) 2023-11-07

Family

ID=88517246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210476153.8A Pending CN117007950A (zh) 2022-04-29 2022-04-29 用于配置ijtag电路的方法、装置、设备、介质以及程序产品

Country Status (2)

Country Link
CN (1) CN117007950A (zh)
WO (1) WO2023207370A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101470170B (zh) * 2007-12-27 2011-04-13 华为技术有限公司 Jtag链路测试方法及其装置
US20170205462A1 (en) * 2016-01-06 2017-07-20 Mentor Graphics Corporation Power-on self-test and in-system test
FR3066606B1 (fr) * 2017-05-19 2019-08-23 Institut Polytechnique De Grenoble Appareil de test et procede de test d'un circuit integre
WO2022041223A1 (zh) * 2020-08-31 2022-03-03 华为技术有限公司 芯片测试电路及电路测试方法
CN113947051A (zh) * 2021-10-13 2022-01-18 深圳大普微电子科技有限公司 一种存储器管脚的寄存器分配方法、系统及装置
CN113849419B (zh) * 2021-12-02 2022-04-05 上海燧原科技有限公司 芯片的测试向量生成方法、系统、设备及存储介质

Also Published As

Publication number Publication date
WO2023207370A1 (zh) 2023-11-02

Similar Documents

Publication Publication Date Title
JP4028107B2 (ja) 分解及び分割によるハードウェアの検証並びに表現方法
US5831868A (en) Test ready compiler for design for test synthesis
KR101302879B1 (ko) 시스템 온 칩의 적어도 일부의 테스팅을 가능하게 하는 방법과 장치 및 컴퓨터 판독 가능한 저장 매체
US8136077B2 (en) Timing-optimal placement, pin assignment, and routing for integrated circuits
KR101204138B1 (ko) 시스템 온 칩을 기술하고 테스트하는 방법 및 장치
KR101121306B1 (ko) 테스팅 방법
JP2002543529A (ja) 埋め込まれたコアを有する試験可能回路設計を形成する方法及び装置
CN115168240B (zh) 一种基于变量组合时间序列功能覆盖率的测试方法和系统
Sato et al. Boolean resubstitution with permissible functions and binary decision diagrams
Auth et al. A test-pattern-generation algorithm for sequential circuits
JP2000207440A (ja) 半導体集積回路の設計検証装置、方法及び記憶媒体
US7152218B2 (en) Behavioral synthesis system, behavioral synthesis method, control program, readable recording medium, logic circuit production method, and logic circuit
US5913055A (en) Data driven information processor for executing and debugging a data flow graph without revising the data flow graph
US20100057974A1 (en) Optimal Representation Of Information Of Communication Paths To I/O Pins During Testing Of An Integrated Circuit
CN117007950A (zh) 用于配置ijtag电路的方法、装置、设备、介质以及程序产品
JP3349123B2 (ja) 集積回路及びその集積回路の回路設計方法
US7555687B2 (en) Sequential scan technique for testing integrated circuits with reduced power, time and/or cost
JP7042870B2 (ja) コンピューティングデバイスによって実行される方法、装置、機器及びコンピュータ読み取り可能な記憶媒体
US7870518B2 (en) Predictive event scheduling in an iterative resolution network
US9424043B1 (en) Forward-flow selection
US8265920B1 (en) Determining large-scale finite state machines using constraint relaxation
US6076178A (en) Test circuit and method for DC testing LSI capable of preventing simultaneous change of signals
CN116431582B (zh) 一种自动化扩展硬件设计电路资源的方法
Schumacher et al. An accelerator for k-th nearest neighbor thinning based on the IMORC infrastructure
US20080244347A1 (en) Automated Circuit Model Generator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication