CN116991099A - 一种低成本的硬件电机驱动器同步总线方法 - Google Patents
一种低成本的硬件电机驱动器同步总线方法 Download PDFInfo
- Publication number
- CN116991099A CN116991099A CN202310871804.8A CN202310871804A CN116991099A CN 116991099 A CN116991099 A CN 116991099A CN 202310871804 A CN202310871804 A CN 202310871804A CN 116991099 A CN116991099 A CN 116991099A
- Authority
- CN
- China
- Prior art keywords
- synchronization
- slave
- frame
- data
- motor driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000000630 rising effect Effects 0.000 claims description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21063—Bus, I-O connected to a bus
Abstract
本发明公开一种低成本的硬件电机驱动器同步总线方法，属于工业控制领域，包括两个485芯片，两个所述485芯片分别为数据帧485芯片和同步帧485芯片，通过数据帧485芯片传输从站数据帧，通过同步帧485芯片传输同步帧数据，本发明低成本的硬件电机驱动器同步总线方法使用两个低成本的485通讯电路分别传输同步帧和数据帧，这样可以实现对多轴电机驱动器的数据控制和硬件同步。
Description
技术领域
本发明涉及工业控制技术领域，具体是一种低成本的硬件电机驱动器同步总线方法。
背景技术
目前主流的工业控制方案中，数据帧和同步帧并不区分，用于同步功能的数据也是在传输数据是通过同一个物理层实现的，比如互联网协议。在工业控制领域，EtherCAT总线以其开源、优异的同步性能和实时性能得到了广泛应用。
因为该技术需要借助于专用的芯片或者FPGA才能实现多轴同步。该协议的DC同步主要的实现原理为：
1、记录主站时间并广播一个锁存各从站时钟的报文。(DC下是记录第一个从站的时间)；
2、依次读取各从站被锁存的时间，计算锁存的从站时间与记录的主站的差。(计算其他从站与第一个从站的时间差)；
3、将这各个从站的时钟差值附加到从站的本地时钟上。从而实现各个从站也就是电机驱动器之间的硬件时钟同步。这种原理类似于对表原理。主站把第一个从站的时间作为标准时间传输给同一网络中的其他从站，其他从站根据进行时钟的校准。
该方案虽然同步性非常好，但需要使用专用的ETHERCAT接口芯片或者价格昂贵的FPGA才能实现整个协议，接口芯片和必需的2颗网络物理层PHY接口芯片总价格就高达120元以上。如果整个控制系统使用12轴伺服器，增加的成本就高达1440元以上。
因此需要寻找一种能够克服上述技术缺陷以及成本较高问题的方法。
发明内容
本发明的目的在于提供一种低成本的硬件电机驱动器同步总线方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种低成本的硬件电机驱动器同步总线方法，包括两个485芯片，两个所述485芯片分别为数据帧485芯片和同步帧485芯片，通过数据帧485芯片传输从站数据帧，通过同步帧485芯片传输同步帧数据。
作为本发明的进一步技术方案：所述同步帧为和对应从站数据包相同的信号，对应一个从站数据起始是一个高电平，对应于一个从站数据包结束是一个低电平。
作为本发明的进一步技术方案：所述同步帧数据包括同步信号1、同步信号2……同步信号n。
作为本发明的进一步技术方案：所有的从站都能够以同步信号1的上升沿来做硬件同步。
作为本发明的进一步技术方案：所述从站数据帧包括从站1数据、从站2数据……从站n数据。
作为本发明的进一步技术方案：所述同步信号是采用和数据层不同的芯片传输的，所以脉冲边沿、同步时钟信号、特征帧头都能够作为同步帧的特征，使各个从机根据同步帧的某个特征进行各个从机和主机的时钟同步。
作为本发明的进一步技术方案：所述同步信号特征是同步信号1的脉冲边沿，各个从机能够利用该特征通过设置处理器的中断处理对从机的定时器进行调整或者直接用该脉冲边沿对从机进行计数器清零操作。
一种低成本的硬件电机驱动器同步总线装置，包含至少一个处理器；以及与所述处理器通信连接的至少一个存储器，其中：所述存储器存储有可被所述处理器执行的程序指令，所述处理器调用所述程序指令能够执行上述的方法。
一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令被执行以实现上述的方法。
与现有技术相比，本发明的有益效果是：本发明低成本的硬件电机驱动器同步总线方法使用两个低成本的485通讯电路分别传输同步帧和数据帧，这样可以实现对多轴电机驱动器的数据控制和硬件同步。
附图说明
图1为本发明低成本的硬件电机驱动器同步总线方法的原理图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1，请参阅图1，一种低成本的硬件电机驱动器同步总线方法，包括两个485芯片，两个所述485芯片分别为数据帧485芯片和同步帧485芯片，通过数据帧485芯片传输从站数据帧，通过同步帧485芯片传输同步帧数据。
本发明采用两个低成本的485芯片，通过数据帧485芯片传输从站数据帧，通过另一个485芯片传输同步帧数据，作为实施例1：同步帧为和对应从站数据包相同的信号，对应一个从站数据起始是一个高电平，对应于一个从站数据包结束是一个低电平。所有的从站都可以以同步信号1的上升沿来做硬件同步，这样所有的从站都和控制器主站的时钟一致，整个系统的时钟是绝对同步的，对于一个200MHZ的处理器来讲，响应中断也就是本发明的硬件同步误差，对同一个同步信号的边沿来讲，实际同步效果可以达到100nS之内，所以本发明可以用极低的硬件成本做到精确同步。
因为本发明中的同步信号是采用和数据层不同的芯片传输的，所以脉冲边沿、同步时钟信号、特征帧头都可以作为同步帧的特征，从而使各个从机根据同步帧的某个特征进行各个从机和主机的时钟同步。作为实施例1，同步信号特征是同步信号1的脉冲边沿，各个从机可以利用该特征通过设置处理器的中断处理对从机的定时器进行调整或者直接用该脉冲边沿对从机进行计数器清零等操作，均能达到各个从机的精确同步，使用2个或者多个485通讯芯片实现纳秒级的硬件同步。数据帧和同步帧是在不同的物理通道上传输的。也就是说数据帧中并不包含用于同步功能的数据或者信息，并且数据帧和同步帧是通过不同物理层传输的。
综上所述，类似于DC同步的对表机制因为逻辑复杂，需要使用专用的芯片，价格较高。而本发明中采用两个485芯片分别传输数据帧和同步帧，两个传输速率高达10MBPS的485物理芯片价格也就是1元左右，同样可以实现数百纳秒甚至是数十纳秒级的硬件同步。
实施例2，一种低成本的硬件电机驱动器同步总线装置，包含至少一个处理器；以及与所述处理器通信连接的至少一个存储器，其中：所述存储器存储有可被所述处理器执行的程序指令，所述处理器调用所述程序指令能够执行上述的方法。
实施例3，一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令被执行以实现上述的方法。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (9)
1.一种低成本的硬件电机驱动器同步总线方法，包括两个485芯片，其特征在于，两个所述485芯片分别为数据帧485芯片和同步帧485芯片，通过数据帧485芯片传输从站数据帧，通过同步帧485芯片传输同步帧数据。
2.根据权利要求1所述的一种低成本的硬件电机驱动器同步总线方法，其特征在于，所述同步帧为和对应从站数据包相同的信号，对应一个从站数据起始是一个高电平，对应于一个从站数据包结束是一个低电平。
3.根据权利要求2所述的一种低成本的硬件电机驱动器同步总线方法，其特征在于，所述同步帧数据包括同步信号1、同步信号2……同步信号n。
4.根据权利要求3所述的一种低成本的硬件电机驱动器同步总线方法，其特征在于，所有的从站都能够以同步信号1的上升沿来做硬件同步。
5.根据权利要求4所述的一种低成本的硬件电机驱动器同步总线方法，其特征在于，所述从站数据帧包括从站1数据、从站2数据……从站n数据。
6.根据权利要求5所述的一种低成本的硬件电机驱动器同步总线方法，其特征在于，所述同步信号是采用和数据层不同的芯片传输的，所以脉冲边沿、同步时钟信号、特征帧头都能够作为同步帧的特征，使各个从机根据同步帧的某个特征进行各个从机和主机的时钟同步。
7.根据权利要求6所述的一种低成本的硬件电机驱动器同步总线方法，其特征在于，所述同步信号特征是同步信号1的脉冲边沿，各个从机能够利用该特征通过设置处理器的中断处理对从机的定时器进行调整或者直接用该脉冲边沿对从机进行计数器清零操作。
8.一种低成本的硬件电机驱动器同步总线装置，其特征在于，包含至少一个处理器；以及与所述处理器通信连接的至少一个存储器，其中：所述存储器存储有可被所述处理器执行的程序指令，所述处理器调用所述程序指令能够执行如权利要求1至7任一项所述的方法。
9.一种非暂态计算机可读存储介质，其特征在于，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令被执行以实现如权利要求1至7任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310871804.8A CN116991099A (zh) | 2023-07-17 | 2023-07-17 | 一种低成本的硬件电机驱动器同步总线方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310871804.8A CN116991099A (zh) | 2023-07-17 | 2023-07-17 | 一种低成本的硬件电机驱动器同步总线方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116991099A true CN116991099A (zh) | 2023-11-03 |
Family
ID=88524147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310871804.8A Pending CN116991099A (zh) | 2023-07-17 | 2023-07-17 | 一种低成本的硬件电机驱动器同步总线方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116991099A (zh) |
-
2023
- 2023-07-17 CN CN202310871804.8A patent/CN116991099A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102244603B (zh) | 传输承载时间的报文的方法、设备及系统 | |
| CN108650051B (zh) | 通用全硬件一步式1588的时钟同步装置及方法 | |
| CN106603367A (zh) | 一种用于时间同步的can总线通信方法 | |
| CN111030909B (zh) | 一种应用于can总线多主设备通讯间时间同步的方法 | |
| CN102315929B (zh) | 一种地面仿真系统的校时同步控制器 | |
| CN103605632A (zh) | 一种axi总线与ahb总线的通信方法与装置 | |
| US20230032250A1 (en) | Multi-channel signal synchronization system, circuit, and method | |
| CN115642980B (zh) | 一种分布式仿真同步方法及系统 | |
| CN102571317B (zh) | 软件无线电系统中基于pci总线的数据同步方法及系统 | |
| JP6261822B2 (ja) | 時刻同期装置及び時刻同期システム及び時刻同期方法 | |
| CN100594707C (zh) | 基于以太网技术的数控系统数字通信方法 | |
| CN116991099A (zh) | 一种低成本的硬件电机驱动器同步总线方法 | |
| CN108983036B (zh) | 一种基于电子式互感器的行波测距系统 | |
| CN108683470B (zh) | 一种获取和更新透明时钟的电路及方法 | |
| CN113381832B (zh) | 一种基于fpga平台的精确时间同步方法 | |
| CN110572234A (zh) | 一种基于串口实现时钟同步的方法、智能终端及存储介质 | |
| CN115963891A (zh) | 同步串行通信延迟补偿的方法、装置、存储介质及设备 | |
| CN105141483A (zh) | 基于can总线的多节点网络最小通信间隔测定方法 | |
| CN111865467A (zh) | 用于时延测试的分布式机箱板卡间时钟同步系统及方法 | |
| CN103813382A (zh) | 时钟同步方法、设备及系统 | |
| CN111130675B (zh) | 一种基于时间触发网络的时间同步装置 | |
| CN216184494U (zh) | 一种汽车组合仪表和中控的时间显示系统 | |
| CN117097590B (zh) | 一种tsn实时以太网网关数据传输方法 | |
| CN106933755B (zh) | 一种基于cpci背板的轮询通信方法 | |
| CN207264118U (zh) | 车辆时间同步系统和具有其的车辆 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |