CN116991007A - 阵列基板及显示面板 - Google Patents

Abstract

本申请提供一种阵列基板及显示面板，涉及显示技术领域，其中，该阵列基板包括显示区和位于显示区外围的非显示区；显示区包括多条沿行方向延伸的栅极线以及在行方向上间隔排布的多个栅极传输线组；每个栅极传输线组包括多条沿列方向延伸的栅极传输线；非显示区包括栅极驱动电路，栅极驱动电路在列方向上与各栅极线并列排布；栅极传输线与栅极线一一对应，每条栅极线通过对应的栅极传输线与栅极驱动电路电连接。本申请提供的技术方案可以减小LCD的边框。

Description

阵列基板及显示面板

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板及显示面板。

背景技术

随着液晶显示技术的不断成熟，液晶面板（Liquid Crystal Display，LCD）已广泛应用于各个领域。

目前，LCD中普遍采用较少栅极驱动电路技术（Gate Driver Less，GD）将LCD的栅极线的栅极驱动电路制作在阵列基板上，以降低生产成本。

但是目前的栅极驱动电路设计，会在LCD的左右两侧占用较多的空间进行布线，使LCD难以实现窄边框化。

发明内容

有鉴于此，本申请提供一种阵列基板及显示面板，用于减小LCD的边框。

为了实现上述目的，第一方面，本申请实施例提供一种阵列基板，该阵列基板包括显示区和位于所述显示区外围的非显示区；

所述显示区包括多条沿行方向延伸的栅极线以及在行方向上间隔排布的多个栅极传输线组；每个所述栅极传输线组包括多条沿列方向延伸的栅极传输线；所述非显示区包括栅极驱动电路，所述栅极驱动电路在列方向上与各所述栅极线并列排布；

所述栅极传输线与所述栅极线一一对应，每条所述栅极线通过对应的栅极传输线与所述栅极驱动电路电连接。

在第一方面的一种可能的实施方式中，所述显示区包括阵列排布的多个子像素和沿列方向延伸的多条数据线，所述数据线和所述栅极传输线组在行方向上交替排布，相邻的数据线与栅极传输线组之间间隔至少一列子像素。

在第一方面的一种可能的实施方式中，列方向上，多种颜色的子像素交替排布，位于同一行的子像素的颜色相同；每行子像素在列方向上的两侧分别对应一条栅极线，各行子像素对应的栅极线均不相同；

各所述子像素被所述栅极线和所述数据线划分为阵列排布的多个子像素组，每个子像素组包括沿行方向排布的两个子像素；每个子像素与相邻的一条栅极线连接，同一子像素组的两个子像素连接的栅极线不同；

各所述数据线中第一数据线和第二数据线交替排布，所述第一数据线和所述第二数据线的数据电压极性相反。

在第一方面的一种可能的实施方式中，

每个子像素组连接相邻的第一数据线或第二数据线，同一子像素组中的子像素连接同一数据线；在列方向上，相邻的子像素组连接不同的数据线；在行方向上，相邻的子像素组连接的数据线的数据电压极性相反。

在第一方面的一种可能的实施方式中，各所述子像素形成阵列排布的多个像素组，每个像素组包括沿列方向排布的三个颜色不同的子像素；所述多个像素组包括多个第一像素组和多个第二像素组，所述第一像素组和所述第二像素组在列方向和行方向上均交替排布；

在第一方面的一种可能的实施方式中，每个像素组连接与其相邻的数据线；所述第一像素组中的子像素均连接对应的奇数行栅极线，所述第二像素组中的子像素均连接对应的偶数行栅极线。

在第一方面的一种可能的实施方式中，所述栅极传输线和所述数据线位于同一金属层。

在第一方面的一种可能的实施方式中，所述非显示区还包括源极驱动电路，所述栅极驱动电路与所述源极驱动电路集成在同一芯片中。

在第一方面的一种可能的实施方式中，各所述栅极传输线的一端与所述栅极驱动电路电连接，另一端均沿所述列方向延伸至所述显示区的边缘。

第二方面，本申请实施例提供

一种显示面板，该显示面板包括第一方面或第一方面任一种可能的实施方式所述的阵列基板，与所述阵列基板相对设置的对向基板，以及位于所述阵列基板和所述对向基板之间的显示介质层。

本申请实施例提供的阵列基板包括显示区和位于显示区外围的非显示区，通过在显示区设置多条沿行方向延伸的栅极线以及在行方向上间隔排布的多个栅极传输线组，每个栅极传输线组包括多条沿列方向延伸的栅极传输线，栅极传输线与栅极线一一对应，每条栅极线通过对应的栅极传输线与非显示区中的栅极驱动电路电连接，这样可以使得栅极驱动电路通过栅极传输线向栅极线传输扫描信号；将栅极驱动电路在列方向上与各栅极线并列排布，这样可以减小LCD非显示区在行方向上的面积。通过上述实施方式，可以无需在阵列基板的行方向设置栅极驱动电路，从而减小LED行方向的边框，实现LCD的窄边框化。

附图说明

图1为本申请实施例提供的第一种阵列基板的结构示意图；

图2为本申请实施例提供的第二种阵列基板的结构示意图；

图3为本申请实施例提供的第三种阵列基板的结构示意图；

图4为本申请实施例提供的一种显示画面的示意图；

图5为本申请实施例提供的第四种阵列基板的结构示意图；

图6为本申请实施例提供的显示面板的结构示意图。

附图标记说明：

1-阵列基板；2-对向基板；3-显示介质层；AA-显示区；NA-非显示区；G-栅极线；GL-栅极传输线组；D-数据线。

具体实施方式

下面结合本申请实施例中的附图对本申请实施例进行描述。本申请实施例的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

图1为本申请实施例提供的第一种阵列基板的结构示意图，如图1所示，本申请实施例提供的阵列基板可以包括显示区AA和位于显示区AA外围的非显示区NA，其中，显示区AA可以包括多条沿行方向延伸的栅极线G以及在行方向上间隔排布的多个栅极传输线组GL，每个栅极传输线组GL可以包括多条沿列方向延伸的栅极传输线。非显示区NA可以包括栅极驱动电路（图中未示出）。

栅极传输线与栅极线G一一对应，每条栅极线G通过对应的栅极传输线与栅极驱动电路电连接。

栅极驱动电路在按照时序输出扫描信号时，每条栅极线G可以通过对应的栅极传输线接收到扫描信号。本申请实施例以栅极线G从上到下逐行扫描为例进行示例性说明。

其中，栅极传输线可以和数据线D位于同一金属层，从而可以简化工艺。可以理解的是，栅极传输线和数据线D也可以不位于同一金属层，本申请对此并不做特别限定。

示例性的，在阵列基板中，栅极驱动电路可以设置在列方向上的一端的非显示区NA中，在列方向上与各栅极线G并列排布，这样可以无需在阵列基板两侧设置栅极驱动电路，从而减小LCD在行方向上的非显示区NA的面积，进而可以减小LCD的边框。

非显示区NA还可以包括源极驱动电路（图中未示出），数据驱动电路可以向多条数据线D提供数据电压，以驱动多条数据线D。

在一种可能的实现方式中，源极驱动电路和栅极驱动电路均可以在列方向上与各栅极线G并列排布。在另一种可能的实现方式中，还可以将栅极驱动电路与源极驱动电路集成在同一芯片中，例如可以集成在同一覆晶薄膜芯片中，利用覆晶薄膜（Chip On Film，COF）的可弯曲特性，将覆晶薄膜芯片翻折到显示面板的背面，从而可以在列方向上降低LCD非显示区NA的面积，进而可以减小LCD在列方向上的边框，进一步的实现LCD的窄边框化。

需要说明的是，栅极驱动电路可以设置一个，也可以为提高阵列基板的可靠性而设置多个，具体的设置栅极驱动电路的数量可以根据实际情况确定，本申请对此并不做特别限定。

由于各栅极传输线组GL中的栅极传输线连接不同的栅极线G，而栅极传输线的阻抗会引起扫描信号的衰减，从而影响显示亮度，本申请实施例可以将栅极传输线的一端与栅极驱动电路电连接，另一端均沿列方向延伸至显示区AA的边缘，这样可以减小各栅极传输线之间的阻抗差异，使得各栅极线G接收到的扫描信号的衰减程度趋于一致，从而提高显示亮度的均匀性和栅极线G的驱动可靠性。

下面示例性地以三个具体的实施例说明本申请实施例所述的阵列基板的结构。

第一实施例

图2为本申请实施例提供的第二种阵列基板的结构示意图，如图2所示，栅极传输线组可以包括栅极传输线组GL1~栅极传输线组GL4，栅极线可以包括栅极线G1~栅极线G12。

显示区还可以包括阵列排布的多个子像素和沿列方向延伸的多条数据线，数据线可以包括数据线D1~数据线D5，数据线可以和栅极传输线组在行方向上交替排布，相邻的数据线与栅极传输线组之间间隔至少一列子像素。

具体地，以全高清液晶显示装置为例，在全高清液晶显示装置中，栅极线的数量约为数据线数量的3倍，而栅极线的数量与栅极传输线的数量相同，从而可以使每个栅极传输线组可以包括三条栅极传输线。在实际产品中，每个栅极传输线组包括的栅极传输线的数量可以根据实际栅极线与数据线之间的数量关系确定。

在图2中，行方向上，栅极传输线组可以和数据线交替设置，例如，栅极传输线组GL1设置在数据线D1和数据线D2之间，栅极传输线组GL2设置在数据线D2和数据线D3之间。由于栅极传输线和数据线之间存在耦合电容，通过将栅极传输线组和数据线交替设置，可以增大栅极传输线和每条数据线之间的距离，从而减小耦合电容，进而降低栅极传输线对数据线加载数据电压的影响。另外，由于相邻数据线之间的两个子像素之间会设置黑矩阵，通过将栅极传输线设置在相邻子像素之间，还可以降低对子像素开口率的影响。

每个子像素可以包括一个薄膜晶体管和一个像素电极。薄膜晶体管的栅极可以与对应的栅极线连接，以便于可以在接收到栅极线的扫描信号时使薄膜晶体管导通，薄膜晶体管的源极可以和数据线连接，漏极可以和像素电极连接。这样可以实现在液晶显示面板工作时，各行栅极线可以在栅极驱动电路所产生的扫描信号的控制下依次打开，对应的数据电压由源极驱动电路通过数据线输出至对应的像素电极上，对像素电极进行充电（也可以称为数据写入），由此子像素可以在扫描信号的驱动下，在像素电极中形成显示各个灰阶所需的灰度电压，进而显示每一帧图像。

在列方向上，多种颜色的子像素交替排布，位于同一行的子像素的颜色相同，其中，子像素的颜色可以为红绿蓝（RGB）三基色，也可以红绿蓝白（RGBW）、红绿蓝黄（RGBY）等颜色，为便于说明，本申请以红绿蓝（RGB）三基色为例进行说明。

示例性地，下面以相邻数据线与栅极传输线组之间间隔一列子像素，子像素的颜色为红色、绿色、蓝色为例进行示例性说明。

如图2所示，在列方向上，第一行子像素可以为红色，第二行子像素可以为绿色，第三行子像素可以为蓝色，依次重复。每行子像素在列方向上的两侧分别对应一条栅极线，各行子像素对应的栅极线均不相同，例如，第一行子像素均对应连接栅极线G1和栅极线G2，第二行子像素均对应连接栅极线G3和栅极线G4。

参阅图2，“+”表示子像素被驱动时，数据线向子像素的像素电极写入的数据电压的极性为正极性，“-”表示子像素被驱动时，数据线向子像素的像素电极写入的数据电压的极性为负极性。

在本申请实施例中，在一行子像素中，每条数据线连接两个子像素，且两个子像素分别位于该数据线的两侧。子像素的电极极性由对应连接的数据线加载的数据电压的极性控制。以奇数列子像素连接该子像素上方的栅极线，偶数列子像素连接该子像素下方的栅极线为例，在栅极驱动电路按照时序输出扫描信号时，扫描信号经栅极传输线传输给对应的栅极线，各行栅极线可以在栅极驱动电路所产生的扫描信号的控制下依次打开，例如，栅极线G1与栅极传输线组GL1中的位于行方向上左侧的第一条栅极传输线连接，栅极线G1在接收到传输的扫描信号后驱动第一行子像素，位于第一行中的奇数列子像素的薄膜晶体管导通，数据线D1~数据线D5加载的数据电压通过薄膜晶体管输出至对应的像素电极上，对像素电极进行充电。在栅极线G2接收到栅极传输线传输的扫描信号后，此时第一行中奇数列的子像素的薄膜晶体管关断，数据线D1~数据线D5停止对像素电极充电，而偶数列的子像素在扫描信号的驱动下薄膜晶体管导通，数据线D1~数据线D5开始通过薄膜晶体管对像素电极充电，从而可以实现同一行子像素的数据电压的分时写入。

示例性地，在驱动第一行子像素时，数据线D1加载的数据电压的极性可以为正极性，与数据线D1连接的子像素P11的极性为正极性；数据线D2加载的数据电压的极性可以为负极性，子像素P12和子像素P13的极性为负极性；数据线D3加载的数据电压的极性可以为正极性，子像素P14和子像素P15的极性为正极性，即数据线加载的数据电压的极性交替翻转，从而使得对应的子像素的极性也交替翻转。

各数据线可以每隔两个行扫描间隔翻转一次数据电压极性，这样可以实现在列方向上，连接同一条数据线的子像素与其上下相邻的子像素的极性均相反。例如子像素P11、子像素P21以及子像素P31均与数据线D1线连接，子像素P11的极性为正极性，子像素P21的极性为负极性，子像素P31的极性为正极性，从而实现在列方向上，第一列子像素的极性以+-+-+-……交替排列。

通过上述实施方式，可以使得连接同一数据线的子像素的极性与相邻子像素的极性均相反，从而在进行画面显示时，可以减弱显示面板的亮度闪烁，提高显示质量。

可以理解的是，本申请是以列方向上由上向下依次排列的栅极线与行方向上栅极传输线组中自左向右依次排列的栅极传输线对应连接为例进行示例性说明，在实际产品中，栅极线G中也可以和栅极传输线组GL中其他的栅极传输线连接，并通过该栅极传输线与栅极驱动电路连接，本申请对此并不做特别限定。

第二实施例

在第一实施例中，奇数列的子像素均连接该子像素上方的栅极线，偶数列子像素均连接该子像素下方的栅极线，且各数据线可以每隔两个行扫描间隔翻转一次数据电压极性。在扫描线逐行驱动子像素时，同一行中奇数列的子像素会先于偶数列子像素充电。然而，数据线加载的数据电压的极性在发生翻转时，会出现加载延迟的情况，从而使得奇数列子像素的像素电极的充电时间会短于偶数列子像素的充电时间，从而使得奇数列子像素的显示亮度也会较暗，导致在显示面板上形成竖暗线，影响显示质量。

图3为申请实施例提供的第三种阵列基板的结构示意图，如图3所示，各子像素可以形成阵列排布的多个像素组，每个像素组可以包括沿列方向排布的三个颜色不同的子像素。多个像素组可以包括多个第一像素组和多个第二像素组，第一像素组和第二像素组在列方向和行方向上均交替排布。

以像素组I11为第一像素组，与像素组I11相邻的像素组I12为第二像素组为例，具体地，在行方向上，第一像素组I11中包括列方向排列的红色子像素P11、绿色子像素P21以及蓝色子像素P31。第二像素组I12包括列方向排列的红色子像素P12、绿色子像素P22以及蓝色子像素P32。第一像素组I13包括红色子像素P13，绿色子像素P23以及蓝色子像素P33。在列方向上，与第一像素组I11相邻的为第二像素组I21，第二像素组I21包括红色子像素P41，绿色子像素P51以及蓝色子像素P61。

考虑到数据线加载数据电压延迟的情况，本申请实施例可以将每个像素组连接与其相邻的数据线，并且第一像素组中的子像素均可以连接对应的奇数行栅极线，第二像素组中的子像素均可以连接对应的偶数行栅极线。

行方向上，第一像素组I11中的子像素P11对应的连接数据线D1和栅极线G1，子像素P21对应的连接数据线D1和栅极线G3，子像素P31对应的连接数据线D1和栅极线G5。与第一像素组I11相邻的第二像素组I12中的子像素P12与对应地数据线D2和栅极线G2连接，子像素P22与对应地数据线D2和栅极线G4连接，子像素P33与对应地数据线D2和栅极线G6连接。

列方向上，第二像素组I21中子像素P41与对应的数据线D1和栅极线G8连接，子像素P51与对应的数据线D1和栅极线G10连接，子像素P61与对应的数据线D1和栅极线G12连接。依次类推，从而实现在行方向上和列方向上，第一像素组和第二像素组的交替排布。

各数据线可以每隔两个行扫描间隔翻转一次数据电压极性。例如，在当前帧画面下，第一行子像素中，子像素P11的极性为正极性，子像素P12的极性为负极性，子像素P13的极性为负极性。在第二行子像素中，子像素P21的极性为负极性，子像素P22的极性为正极性，子像素P23的极性为正极性。在第三行子像素中，子像素P31的极性为正极性，子像素P32的极性为负极性，子像素P33的极性为负极性。即，行方向上，同一行中连接同一条数据线的两个子像素的电极极性均相同，列方向上，相邻的子像素的极性均相反。这样可以减少液晶显示面板中的液晶分子发生极化，从而失去旋光特性的情况，提高液晶显示面板的使用寿命。

在栅极线自上向下逐行扫描时，同一行中，第一像素组I11中的子像素先于第二像素组I12中的子像素被驱动，在对第二像素组I12充电时，由于不存在极性翻转而产生的数据电压加载延迟的情况，从而会使得数据线D2对第二像素组I12中各个子像素的充电时间会长于数据线D1对第一像素组I11中各个子像素的充电时间，进而使得第二像素组I12中的子像素的显示亮度要高于第一像素组I11。

同一列中，第一像素组I22中的子像素会先于第二像素组I21中的子像素被驱动，数据线D1对第二像素组I21中各个子像素的充电时间长于数据线D2对第一像素组I22中各个子像素的充电时间，从而使得第二像素组I21中的各个子像素的显示亮度高于第一像素组I22。

图4为本申请实施例提供的一种显示画面的示意图，如图4所示，在当前帧画面中，行方向上，第一像素组I11的亮度均暗于第二像素组I12，第一像素组I13的亮度低于第二像素组I12，第二像素组I21的亮度低于第一像素组I22。列方向上，第一像素组I11的亮度低于第二像素组I21，第一像素组I22的亮度低于第二像素组I21，从而在行方向实现相邻列子像素的显示亮度为明暗交替，在列方向上实现每隔三行进行一次明暗交替。相较于现有技术，这样可以将竖暗线分割为多个暗像素组和亮像素组交替，从而降低竖暗线对显示质量的影响，提高显示质量。

需要说明的是，数据线加载的数据电压在发生极性翻转后，驱动顺序并未发生改变，从而可以使得在一帧画面中，第一像素组的亮度始终暗于第二像素组的亮度。另外，本申请实施例在列方向上每隔一行红素子像素、一行绿色子像素以及一行蓝色子像素改变一次子像素的排列方式，从而可以使得一个像素组中各个子像素的灰度相同，即红绿蓝三基色的亮度相同，从而可以减少色偏，提高色准度，进而提高显示质量。

第三实施例

以第二实施例所述的阵列基板的结构为例，各数据线每隔两个行扫描间隔翻转一次数据电压极性，从而使得每条数据线加载的数据电压的极性在一帧画面中翻转次数较多，增加了阵列基板的功耗。

有鉴于此，本申请提供第四种阵列基板，图5为本申请实施例提供的第四种阵列基板的结构示意图，如图5所示，阵列排布的各子像素可以被栅极线G1~G12和数据线D1~D5划分为阵列排布的多个子像素组，每个子像素组可以包括沿行方向排布的两个子像素。每个子像素与相邻的一条栅极线连接，同一子像素组的两个子像素连接的栅极线不同。

示例性地，子像素组S11中包括相邻的子像素P11和子像素P12，其中，子像素P11连接栅极线G1，子像素P12连接栅极线G2。子像素组S12中包括相邻的子像素P13和子像素P14，子像素P13连接栅极线G2，子像素P14连接栅极线G1。子像素组S21中包括相邻的子像素P21和子像素P22，子像素P21连接栅极线G3，子像素P22连接栅极线G4。

参阅图5，在栅极驱动电路按照时序输出扫描信号时，扫描信号经由对应的栅极传输线将扫描信号传输到栅极线上，例如，栅极线G1会比栅极线G2先接收到扫描信号，相较于子像素P12，子像素P11的薄膜晶体管会先被栅极线G1加载的扫描信号导通，使得子像素P11会先于子像素P12被驱动，通过这样的实施方式，可以实现同一行子像素的分时驱动。

各数据线中第一数据线和第二数据线可以交替排布，第一数据线和第二数据线的数据电压极性相反。每个子像素组连接相邻的第一数据线或第二数据线，同一子像素组中的子像素连接同一数据线。

示例性地，以第一数据线加载正极性数据电压，第二数据线加载负极性数据电压为例，子像素组S11中的子像素P11和子像素P12均连接数据线D1，子像素组S12中的子像素P13和子像素P14均连接于数据线D1相邻的数据线D2，子像素组S13中的子像素P15和子像素P16均连接数据线D3。

在列方向上，相邻的子像素组连接不同的数据线。在行方向上，相邻的子像素组连接的数据线的数据电压极性相反。例如，数据线D1和数据线D2的极性相反，第一行的子像素组S11连接数据线D1，第二行的子像素组S21连接数据线D2，第三行的子像素组S31连接数据线D1。

在栅极线G1加载扫描信号时，在子像素组S11中，数据线D1通过子像素P11导通的薄膜晶体管向像素电极写入正极性数据电压，在栅极线G2加载扫描信号时，数据线D1通过子像素P12导通的薄膜晶体管向像素电极写入正极性的数据电压，从而使得子像素P11和子像素P12的极性均为正极性。

位于子像素组S11右侧的子像素组S12连接数据线D2，子像素组S12中的子像素P13和子像素P14均与数据线D2连接，在栅极线G1输出扫描信号时，数据线D2通过子像素P14导通的薄膜晶体管向像素电极写入负极性数据电压，在栅极线G2输出扫描信号时，可以通过子像素P13导通的薄膜晶体管向像素电极写入负极性数据电压，从而实现子像素P13和子像素P14的极性相同。子像素组S11中子像素的极性和子像素组S12中子像素的极性相反。

第二行的子像素组S21连接数据线D2，子像素组S21中的子像素P21和子像素P22的极性均为负极性。子像素组S21中子像素的极性与子像素组S11中的极性相反。也即任一子像素组的极性与其上下左右的子像素组的极性均相反，这样可以减少液晶显示面板闪烁的情况，提高显示质量。

通过上述实施方式，本申请实施例提供的阵列基板中各数据线加载的极性可以每帧画面翻转一次，例如当前帧画面下，数据线D1加载的数据电压的极性为正极性，数据线D2加载的数据电压的极性为负极性，在下一帧画面中，数据线D1加载的数据电压的极性翻转为负极性，数据线D2加载的数据电压的极性为正极性，通过一帧画翻转一次极性，可以降低显示面板的功耗。另外，通过减少数据线加载的数据电压的极性翻转次数，可以降低数据线的负载，从而延缓数据线老化，延长数据线的使用寿命。

另外，由于数据线每帧画面切换一次极性，从而改善因一帧画面中数据线的数据电压的极性，因多次翻转而导致子像素充电时间存在差异的情况，从而可以改善竖暗线现象，提高显示质量。

本申请实施例提供的阵列基板，包括显示区和位于显示区外围的非显示区，在显示区包括多条沿行方向延伸的栅极线以及在行方向上间隔排布的多个栅极传输线组，每个栅极传输线组包括多条沿列方向延伸的栅极传输线，栅极传输线与栅极线一一对应，每条栅极线通过对应的栅极传输线与栅极驱动电路电连接。栅极驱动电路可以通过沿行方向上间隔排布的多个栅极传输线组中的栅极传输线向对应的栅极线输出扫描信号。通过将栅极驱动电路设置在非显示区，并在列方向上和各栅极线并列排布，这样可以减小行方向的非显示区的面积，从而可以减小LCD的行方向的边框，实现LCD的窄边框化。

基于同一发明构思，本申请实施例还提供一种显示面板，图6为本申请实施例提供的显示面板的结构示意图，如图6所示，该显示面板可以包括上述实施例中的阵列基板1、对向基板2和显示介质层3。

其中，阵列基板1与对向基板2相对设置，显示介质层3位于阵列基板1和对向基板2之间。

对向基板2可以是彩膜基板，显示介质层3中可以充填液晶。

由于本实施例中的显示面板包括上述实施例中阵列基板，即本实施例中的显示面板具有上述阵列基板的实施例的所有技术特征以及技术效果，具体参照上述实施例，在此不再进行赘述。

应当理解，在本申请说明书和所附权利要求书的描述中，术语“包括”、“包含”、“具有”以及它们的任何变形，意图在于覆盖不排他的包含，都意味着“包括但不限于”，除非是以其他方式另外特别强调。

在本申请的描述中，除非另有说明，“/”表示前后关联的对象是一种“或”的关系，例如，A/B可以表示A或B；本申请中的“和/或”用于描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况，其中A、B可以是单数或者复数。

并且，在本申请的描述中，除非另有说明，“多个”是指两个或多于两个。“以下至少一项”或其类似表达，是指的这些项中的任意组合，包括单项或复数项的任意组合。

另外，在本申请的描述中，需要理解的是，术语“纵”、“横”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“垂直”、“顶”、“底”、“内”、“外”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请中，除非另有明确的规定和限定，术语“连接”、“相连”等应做广义理解，例如可以是机械连接，也可以是电连接；可以是直接连接，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定、对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

此外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序，也不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。应该理解，这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施；限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。

在本申请实施例中，“示例性地”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性地”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性地”或者“例如”等词旨在以具体方式呈现相关概念。

在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括：显示区和位于所述显示区外围的非显示区；

所述显示区包括多条沿行方向延伸的栅极线以及在行方向上间隔排布的多个栅极传输线组；每个所述栅极传输线组包括多条沿列方向延伸的栅极传输线；

所述非显示区包括栅极驱动电路，所述栅极驱动电路在列方向上与各所述栅极线并列排布；

所述栅极传输线与所述栅极线一一对应，每条所述栅极线通过对应的栅极传输线与所述栅极驱动电路电连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述显示区还包括阵列排布的多个子像素和沿列方向延伸的多条数据线，所述数据线和所述栅极传输线组在行方向上交替排布，相邻的数据线与栅极传输线组之间间隔至少一列子像素。

3.根据权利要求2所述的阵列基板，其特征在于，列方向上，多种颜色的子像素交替排布，位于同一行的子像素的颜色相同；每行子像素在列方向上的两侧分别对应一条栅极线，各行子像素对应的栅极线均不相同；

各所述子像素被所述栅极线和所述数据线划分为阵列排布的多个子像素组，每个子像素组包括沿行方向排布的两个子像素；每个子像素与相邻的一条栅极线连接，同一子像素组的两个子像素连接的栅极线不同；

各所述数据线中第一数据线和第二数据线交替排布，所述第一数据线和所述第二数据线的数据电压极性相反。

4.根据权利要求3所述的阵列基板，其特征在于，每个子像素组连接相邻的第一数据线或第二数据线，同一子像素组中的子像素连接同一数据线；在列方向上，相邻的子像素组连接不同的数据线；在行方向上，相邻的子像素组连接的数据线的数据电压极性相反。

5.根据权利要求3所述的阵列基板，其特征在于，各所述子像素形成阵列排布的多个像素组，每个像素组包括沿列方向排布的三个颜色不同的子像素；所述多个像素组包括多个第一像素组和多个第二像素组，所述第一像素组和所述第二像素组在列方向和行方向上均交替排布。

6.根据权利要求5所述的阵列基板，其特征在于，每个像素组连接与其相邻的数据线；所述第一像素组中的子像素均连接对应的奇数行栅极线，所述第二像素组中的子像素均连接对应的偶数行栅极线。

7.根据权利要求2所述的阵列基板，其特征在于，所述栅极传输线和所述数据线位于同一金属层。

8.根据权利要求1所述的阵列基板，其特征在于，所述非显示区还包括源极驱动电路，所述栅极驱动电路与所述源极驱动电路集成在同一芯片中。

9.根据权利要求1-8任一项所述的阵列基板，其特征在于，各所述栅极传输线的一端与所述栅极驱动电路电连接，另一端均沿所述列方向延伸至所述显示区的边缘。

10.一种显示面板，其特征在于，包括如权利要求1-9任一项所述的阵列基板，与所述阵列基板相对设置的对向基板，以及位于所述阵列基板和所述对向基板之间的显示介质层。