CN116955238A - 中央处理器接口上电状态控制方法、装置、计算机及介质 - Google Patents

中央处理器接口上电状态控制方法、装置、计算机及介质 Download PDF

Info

Publication number
CN116955238A
CN116955238A CN202310911715.1A CN202310911715A CN116955238A CN 116955238 A CN116955238 A CN 116955238A CN 202310911715 A CN202310911715 A CN 202310911715A CN 116955238 A CN116955238 A CN 116955238A
Authority
CN
China
Prior art keywords
register
target
redistributor
preset value
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310911715.1A
Other languages
English (en)
Inventor
杨雪敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202310911715.1A priority Critical patent/CN116955238A/zh
Publication of CN116955238A publication Critical patent/CN116955238A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Sources (AREA)

Abstract

本发明涉及通用中断控制器技术领域，公开了中央处理器接口上电状态控制方法、装置、计算机及介质，中央处理器接口上电状态控制方法包括：获取目标内核的识别号、通用中断控制器的基地址、再分配器寄存器的地址范围及中断翻译服务总数；根据通用中断控制器的基地址、再分配器寄存器的地址范围、中断翻译服务总数以及目标内核的识别号确定寄存器地址；检测目标再分配器寄存器中的第一字段内容是否为第一预设值；若目标再分配器寄存器中的第一字段内容为第一预设值，则判定目标内核的中央处理器接口为断电状态；控制中央处理器接口通电。本发明通过控制中央处理器接口的上电状态，避免出现中央处理器接口接收不到通用中断控制器发送的数据的情况。

Description

中央处理器接口上电状态控制方法、装置、计算机及介质
技术领域
本发明涉及通用中断控制器技术领域，具体涉及中央处理器接口上电状态控制方法、装置、计算机及介质。
背景技术
计算机的通用中断控制器是中央处理器众多外部设备中的一个，通用中断控制器一方面接收其它外部设备中断引脚的输入，另一方面，发出中断信号给中央处理器。
目前，市场上使用的通用中断控制器有V2版本和V3版本，V2版本的通用中断控制器，分发器、重分发器、中央处理器接口都集中在通用中断控制器上，而V3版本的通用中断控制器将中央处理器接口配置在了处理元件(Processing Element，PE)中，中央处理器接口和PE属于同一个电源域，而通用中断控制器的其他组件，比如分发器、重分发器等属于另外一个电源域，因此，有可能出现中央处理器接口和PE断电的情况下，通用中断控制器已通电，此时，通用中断控制器给中央处理器接口发送数据，中央处理器接口接收不到，也就无法响应。
发明内容
有鉴于此，本发明提供了一种中央处理器接口上电状态控制方法、装置、计算机及介质，以解决控制中央处理器接口上电状态的问题。
第一方面，本发明提供了一种中央处理器接口上电状态控制方法，应用于通用中断控制器，包括：获取目标内核的识别号、通用中断控制器的基地址、再分配器寄存器的地址范围以及中断翻译服务总数；根据通用中断控制器的基地址、再分配器寄存器的地址范围、中断翻译服务总数以及目标内核的识别号确定寄存器地址，一个目标内核对应一个目标再分配器寄存器；检测目标再分配器寄存器中的第一字段内容是否为第一预设值；若目标再分配器寄存器中的第一字段内容为第一预设值，则判定目标内核的中央处理器接口为断电状态；根据寄存器地址控制中央处理器接口通电。
有益效果：本发明根据通用中断控制器的基地址、再分配器寄存器的地址范围、中断翻译服务总数以及目标内核的识别号确定寄存器地址，一个目标内核对应一个目标再分配器寄存器，检测目标再分配器寄存器中的第一字段内容是否为第一预设值，若目标再分配器寄存器中的第一字段内容为第一预设值，判定目标内核的中央处理器接口为断电状态，本发明通过以上方法判断出中央处理器接口为断电状态，通用中断控制器给中央处理器接口发送数据，中央处理器接口接收不到，根据寄存器地址控制中央处理器接口通电，以使中央处理器接口通电后，接收通用中断控制器给中央处理器接口发送的数据，避免出现使用过程中因忘记上电而产生数据发送失败的情况，也避免了手动查询中央处理器接口上电状态的步骤。
在一种可选的实施方式中，若再分配器寄存器中的第一字段内容为第二预设值，则判定目标内核的中央处理器接口为通电状态。
有益效果：本发明通过检测再分配器寄存器中的第一字段内容，判断中央处理器接口的上电状态，若再分配器寄存器中的第一字段内容为第二预设值，则判定目标内核的中央处理器接口为通电状态，以便后续给中央处理器接口发送数据。
在一种可选的实施方式中，检测预设时间内目标内核的中央处理器接口是否空闲；若预设时间内目标内核的中央处理器接口空闲，将目标再分配器寄存器中的第二字段内容更新为第一预设值，以控制目标内核的中央处理器接口断电。
有益效果：当判定目标内核的中央处理器接口为通电状态时，检测预设时间内目标内核的中央处理器接口是否空闲，若预设时间内目标内核的中央处理器接口空闲，即不使用中央处理器接口，将目标再分配器寄存器中的第二字段内容更新为第一预设值，以控制目标内核的中央处理器接口断电，节约资源。
在一种可选的实施方式中，检测目标再分配器寄存器的第一字段内容是否为第二预设值，若再分配器寄存器的第一字段内容为第二预设值，则判定目标内核的中央处理器接口通电成功。
有益效果：若再分配器寄存器的第一字段内容为第二预设值，判定目标内核的中央处理器接口通电成功，在中央处理器接口通电后，再次检测目标内核的中央处理器接口是否通电成功，以明确中央处理器接口的上电状态。
在一种可选的实施方式中，若再分配器寄存器的第一字段内容为第一预设值，则判定目标内核的中央处理器接口通电失败。
在一种可选的实施方式中，控制第一字段内容与第二字段内容保持一致，第一字段内容用于检测中央处理器接口的上电状态，第二字段内容用于控制目标内核的中央处理器接口的上电状态。
在一种可选的实施方式中，将中断翻译服务总数的预设倍数与目标内核的识别号的预设倍数求和，得到求和总数；将求和总数与再分配器寄存器的地址范围相乘，得到乘积值；将乘积值与通用中断控制器的基地址求和，得到寄存器地址。
在一种可选的实施方式中，获取目标内核的识别号、通用中断控制器的基地址、再分配器寄存器的地址范围以及中断翻译服务总数；根据通用中断控制器的基地址、再分配器寄存器的地址范围、中断翻译服务总数以及目标内核的识别号确定寄存器地址，一个目标内核对应一个目标再分配器寄存器；检测目标再分配器寄存器中的第一字段内容是否为第一预设值；若目标再分配器寄存器中的第一字段内容为第一预设值，则判定目标内核的中央处理器接口为断电状态；若再分配器寄存器中的第一字段内容为第二预设值，则判定目标内核的中央处理器接口为通电状态；若目标内核的中央处理器接口为断电状态，根据寄存器地址确定目标再分配器寄存器；将目标再分配器寄存器中的第二字段内容更新为第二预设值，以控制目标内核的中央处理器接口通电；检测目标再分配器寄存器的第一字段内容是否为第二预设值；若再分配器寄存器的第一字段内容为第二预设值，则判定目标内核的中央处理器接口通电成功；若再分配器寄存器的第一字段内容为第一预设值，则判定目标内核的中央处理器接口通电失败；若目标内核的中央处理器接口为通电状态，检测预设时间内目标内核的中央处理器接口是否空闲；若预设时间内目标内核的中央处理器接口空闲，将目标再分配器寄存器中的第二字段内容更新为第一预设值，以控制目标内核的中央处理器接口断电。
第二方面，本发明提供了一种中央处理器接口上电状态控制装置，包括：获取模块，用于获取目标内核的识别号、通用中断控制器的基地址、再分配器寄存器的地址范围以及中断翻译服务总数；地址确定模块，用于根据通用中断控制器的基地址、再分配器寄存器的地址范围、中断翻译服务总数以及目标内核的识别号确定寄存器地址，一个目标内核对应一个目标再分配器寄存器；检测模块，用于检测目标再分配器寄存器中的第一字段内容是否为第一预设值；判断模块，用于根据目标再分配器寄存器中的第一字段内容为第一预设值，判定目标内核的中央处理器接口为断电状态；控制模块，用于根据寄存器地址控制中央处理器接口通电。
有益效果：本发明的地址确定模块根据通用中断控制器的基地址、再分配器寄存器的地址范围、中断翻译服务总数以及目标内核的识别号确定寄存器地址，一个目标内核对应一个目标再分配器寄存器，检测模块检测目标再分配器寄存器中的第一字段内容是否为第一预设值，判断模块根据目标再分配器寄存器中的第一字段内容为第一预设值，判定目标内核的中央处理器接口为断电状态，本发明通过以上方法判断出中央处理器接口为断电状态，通用中断控制器给中央处理器接口发送数据，中央处理器接口接收不到，控制模块根据寄存器地址控制中央处理器接口通电，以使中央处理器接口通电后，接收通用中断控制器给中央处理器接口发送的数据，避免出现使用过程中因忘记上电而产生数据发送失败的情况，也避免了手动查询中央处理器接口上电状态的步骤。
第三方面，本发明提供了一种计算机设备，包括：存储器和处理器，存储器和处理器之间互相通信连接，存储器中存储有计算机指令，处理器通过执行计算机指令，从而执行上述第一方面或其对应的任一实施方式的中央处理器接口上电状态控制方法。
第四方面，本发明提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机指令，计算机指令用于使计算机执行上述第一方面或其对应的任一实施方式的中央处理器接口上电状态控制方法。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例的中央处理器接口上电状态控制方法的流程示意图；
图2是根据本发明实施例的另一中央处理器接口上电状态控制方法的流程示意图；
图3是根据本发明实施例的又一中央处理器接口上电状态控制方法的流程示意图；
图4是根据本发明实施例的再一中央处理器接口上电状态控制方法的流程示意图；
图5是根据本发明实施例的中央处理器接口上电状态控制装置的结构框图；
图6是本发明实施例的计算机设备的硬件结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
相关技术中对于中央处理器接口接收不到通用中断控制器发送的数据的解决方法为，通用中断控制器给中央处理器接口发送通电事件信号，让通用中断控制器中的各再分配器和各内核中的中央处理器接口通过高级可拓展接口进行通信，实现各内核中的中央处理器接口的上电。
但是在实际操作过程中，各内核中的中央处理器接口无论是否有用，都处于上电待使用状态，产生一种资源的浪费，而且，当需要使用内核中的中央处理器接口时，无法判断此内核中的中央处理器接口是否还处于上电状态，若此内核中的中央处理器接口为断电状态时，无法控制此内核中的中央处理器接口上电。
根据本发明实施例，提供了一种中央处理器接口上电状态控制方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
在本实施例中提供了一种中央处理器接口上电状态控制方法，可用于上述的通用中断控制器，图1是根据本发明实施例的中央处理器接口上电状态控制方法的流程图，如图1所示，该流程包括如下步骤：
步骤S101，获取目标内核的识别号、通用中断控制器的基地址、再分配器寄存器的地址范围以及中断翻译服务总数。
目标内核的识别号为目标内核的序列号，存在多个内核，每个内核对应一个再分配器，每个再分配器中都存在一个再分配器寄存器，示例性地，若本发明的集群中包含8个内核，序列号依次为0-7。
步骤S102，根据通用中断控制器的基地址、再分配器寄存器的地址范围、中断翻译服务总数以及目标内核的识别号确定寄存器地址，一个目标内核对应一个目标再分配器寄存器。
每个内核所连接的再分配器在总线上的地址不同，要确定寄存器地址，根据寄存器地址确定目标内核对应的目标再分配器寄存器。
步骤S103，检测目标再分配器寄存器中的第一字段内容是否为第一预设值。
第一字段为ChildrenAseep字段，通过检测目标再分配器寄存器中的第一字段内容确认目标内核的中央处理器接口的上电状态，第一预设值为1，表示目标内核的中央处理器接口为断电状态。
步骤S104，若目标再分配器寄存器中的第一字段内容为第一预设值，则判定目标内核的中央处理器接口为断电状态。
步骤S105，根据寄存器地址控制中央处理器接口通电。
步骤S106，若目标再分配器寄存器中的第一字段内容为第二预设值，则判定目标内核的中央处理器接口为通电状态。
第一字段内容有两种，第一种为第一字段内容为第一预设值，第二种为第一字段内容为第二预设值。
第一预设值为0，表示目标内核的中央处理器接口为通电状态，第二预设值为1，表示目标内核的中央处理器接口为断电状态。
本实施例提供的中央处理器接口上电状态控制方法，根据通用中断控制器的基地址、再分配器寄存器的地址范围、中断翻译服务总数以及目标内核的识别号确定寄存器地址，一个目标内核对应一个目标再分配器寄存器，检测目标再分配器寄存器中的第一字段内容是否为第一预设值，若目标再分配器寄存器中的第一字段内容为第一预设值，判定目标内核的中央处理器接口为断电状态，本发明通过以上方法判断出中央处理器接口为断电状态，通用中断控制器给中央处理器接口发送数据，中央处理器接口接收不到，根据寄存器地址控制中央处理器接口通电，以使中央处理器接口通电后，接收通用中断控制器给中央处理器接口发送的数据，避免出现使用过程中因忘记上电而产生数据发送失败的情况，也避免了手动查询中央处理器接口上电状态的步骤。
在本实施例中提供了一种中央处理器接口上电状态控制方法，可用于上述的通用中断控制器，图2是根据本发明实施例的另一中央处理器接口上电状态控制方法的流程图，如图2所示，该流程包括如下步骤：
步骤S201，获取目标内核的识别号、通用中断控制器的基地址、再分配器寄存器的地址范围以及中断翻译服务总数。详细请参见图1所示实施例的步骤S101，在此不再赘述。
步骤S202，根据通用中断控制器的基地址、再分配器寄存器的地址范围、中断翻译服务总数以及目标内核的识别号确定寄存器地址，一个目标内核对应一个目标再分配器寄存器。详细请参见图1所示实施例的步骤S102，在此不再赘述。
具体地，确定寄存器地址的方法为：将中断翻译服务总数的预设倍数与目标内核的识别号的预设倍数求和，得到求和总数；将求和总数与再分配器寄存器的地址范围相乘，得到乘积值；将乘积值与通用中断控制器的基地址求和，得到寄存器地址。
确定寄存器地址的公式为：
(0x41000000+0x10000*(4+(2*ITScount)+(2*RDnum))，
其中，0x41000000表示通用中断控制器的基地址，0x10000表示再分配器寄存器的地址范围，ITScoun表示中断翻译服务总数，RDnum表示目标内核的识别号。
步骤S203，检测目标再分配器寄存器中的第一字段内容是否为第一预设值。详细请参见图1所示实施例的步骤S103，在此不再赘述。
步骤S204，若目标再分配器寄存器中的第一字段内容为第一预设值，则判定目标内核的中央处理器接口为断电状态。详细请参见图1所示实施例的步骤S104，在此不再赘述。
步骤S205，根据寄存器地址控制中央处理器接口通电。详细请参见图1所示实施例的步骤S105，在此不再赘述。
步骤S206，若再分配器寄存器中的第一字段内容为第二预设值，则判定目标内核的中央处理器接口为通电状态。
步骤S207，检测预设时间内目标内核的中央处理器接口是否空闲。
步骤S208，若预设时间内目标内核的中央处理器接口空闲，将目标再分配器寄存器中的第二字段内容更新为第一预设值，以控制目标内核的中央处理器接口断电。
在一些可选的实施方式中，控制第一字段内容与第二字段内容保持一致，第一字段内容用于检测中央处理器接口的上电状态，第二字段内容用于控制目标内核的中央处理器接口的上电状态。
第二字段为ProcessorSleep字段，通过更新目标再分配器寄存器中的第二字段内容以控制目标内核的中央处理器接口的上电状态，第一预设值，也就是1，表示控制目标内核的中央处理器接口断电，第一预设值，也就是0，表示控制目标内核的中央处理器接口通电。
若目标内核的中央处理器接口为通电状态，检测预设时间内目标内核的中央处理器接口是否空闲，若预设时间内目标内核的中央处理器接口空闲，即不使用中央处理器接口，将目标再分配器寄存器中的第二字段内容更新为第一预设值，以控制目标内核的中央处理器接口断电，节约资源。
本实施例提供的另一中央处理器接口上电状态控制方法，一个目标内核对应一个目标再分配器寄存器，各目标再分配器寄存器单独控制目标内核的中央处理器接口的上电状态，与相关技术中各内核中的中央处理器接口无论是否有用，都处于上电待使用状态相比，本发明的各内核中的中央处理器接口，当预设时间内处于空闲状态，自动控制中央处理器接口断电，避免资源浪费，当需要再次使用内核中的中央处理器接口时，自动判断此内核中的中央处理器接口是否还处于上电状态，若此内核中的中央处理器接口为断电状态时，控制此内核中的中央处理器接口上电，以方便后续使用。
在本实施例中提供了一种中央处理器接口上电状态控制方法，可用于上述的通用中断控制器，图3是根据本发明实施例的又一中央处理器接口上电状态控制方法的流程图，如图3所示，该流程包括如下步骤：
步骤S301，获取目标内核的识别号、通用中断控制器的基地址、再分配器寄存器的地址范围以及中断翻译服务总数。详细请参见图1所示实施例的步骤S101，在此不再赘述。
步骤S302，根据通用中断控制器的基地址、再分配器寄存器的地址范围、中断翻译服务总数以及目标内核的识别号确定寄存器地址，一个目标内核对应一个目标再分配器寄存器。详细请参见图1所示实施例的步骤S102，在此不再赘述。
步骤S303，检测目标再分配器寄存器中的第一字段内容是否为第一预设值。详细请参见图1所示实施例的步骤S103，在此不再赘述。
步骤S304，若目标再分配器寄存器中的第一字段内容为第一预设值，则判定目标内核的中央处理器接口为断电状态。详细请参见图1所示实施例的步骤S104，在此不再赘述。
步骤S305，根据寄存器地址控制中央处理器接口通电。详细请参见图1所示实施例的步骤S105，在此不再赘述。
具体地，上述步骤S305包括：
步骤S3051，根据寄存器地址确定目标再分配器寄存器。
步骤S3052，将目标再分配器寄存器中的第二字段内容更新为第二预设值，以控制目标内核的中央处理器接口通电。
步骤S306，检测目标再分配器寄存器的第一字段内容是否为第二预设值。
步骤S307，若再分配器寄存器的第一字段内容为第二预设值，则判定目标内核的中央处理器接口通电成功。
步骤S308，若再分配器寄存器的第一字段内容为第一预设值，则判定目标内核的中央处理器接口通电失败。
当目标内核的中央处理器接口通电后，再次检测目标再分配器寄存器的第一字段内容是否为第二预设值，若再分配器寄存器的第一字段内容为第二预设值，则判定目标内核的中央处理器接口通电成功，若再分配器寄存器的第一字段内容为第一预设值，则判定目标内核的中央处理器接口通电失败，再次检测中央处理器接口的上电状态，以明确中央处理器接口的上电状态，避免出现使用过程中产生数据发送失败的情况，明确中央处理器接口的上电状态。
在本实施例中提供了一种中央处理器接口上电状态控制方法，可用于上述的通用中断控制器，图4是根据本发明实施例的再一中央处理器接口上电状态控制方法的流程图，如图4所示，该流程包括如下步骤：
步骤S401，获取目标内核的识别号、通用中断控制器的基地址、再分配器寄存器的地址范围以及中断翻译服务总数。详细请参见图1所示实施例的步骤S101，在此不再赘述。
步骤S402，根据通用中断控制器的基地址、再分配器寄存器的地址范围、中断翻译服务总数以及目标内核的识别号确定寄存器地址，一个目标内核对应一个目标再分配器寄存器。详细请参见图1所示实施例的步骤S102，在此不再赘述。
步骤S403，检测目标再分配器寄存器中的第一字段内容是否为第一预设值。详细请参见图1所示实施例的步骤S103，在此不再赘述。
步骤S404，若目标再分配器寄存器中的第一字段内容为第一预设值，则判定目标内核的中央处理器接口为断电状态。详细请参见图1所示实施例的步骤S104，在此不再赘述。
步骤S405，若目标内核的中央处理器接口为断电状态，根据寄存器地址确定目标再分配器寄存器。
步骤S406，将目标再分配器寄存器中的第二字段内容更新为第二预设值，以控制目标内核的中央处理器接口通电。
步骤S407，检测目标再分配器寄存器的第一字段内容是否为第二预设值。
步骤S408，若再分配器寄存器的第一字段内容为第二预设值，则判定目标内核的中央处理器接口通电成功。
步骤S409，若再分配器寄存器的第一字段内容为第一预设值，则判定目标内核的中央处理器接口通电失败。
步骤S4010，若再分配器寄存器中的第一字段内容为第二预设值，则判定目标内核的中央处理器接口为通电状态。详细请参见图1所示实施例的步骤S106，在此不再赘述。
步骤S4011，若目标内核的中央处理器接口为通电状态，检测预设时间内目标内核的中央处理器接口是否空闲。
步骤S4012，若预设时间内目标内核的中央处理器接口空闲，将目标再分配器寄存器中的第二字段内容更新为第一预设值，以控制目标内核的中央处理器接口断电。
在本实施例中还提供了一种中央处理器接口上电状态控制装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
本实施例提供一种中央处理器接口上电状态控制装置，如图5所示，包括：
获取模块501，用于获取目标内核的识别号、通用中断控制器的基地址、再分配器寄存器的地址范围以及中断翻译服务总数。
地址确定模块502，用于根据通用中断控制器的基地址、再分配器寄存器的地址范围、中断翻译服务总数以及目标内核的识别号确定寄存器地址，一个目标内核对应一个目标再分配器寄存器。
检测模块503，用于检测目标再分配器寄存器中的第一字段内容是否为第一预设值。
判断模块504，用于根据目标再分配器寄存器中的第一字段内容为第一预设值，判定目标内核的中央处理器接口为断电状态。
控制模块505，用于根据寄存器地址控制中央处理器接口通电。
在一些可选的实施方式中，地址确定模块502包括：
第一求和单元，用于将中断翻译服务总数的预设倍数与目标内核的识别号的预设倍数求和，得到求和总数。
乘积单元，用于将求和总数与再分配器寄存器的地址范围相乘，得到乘积值。
第二求和单元，用于将乘积值与通用中断控制器的基地址求和，得到寄存器地址。
在一些可选的实施方式中，控制模块505包括：
地址确定单元，用于根据寄存器地址确定目标再分配器寄存器。
控制单元，用于将目标再分配器寄存器中的第二字段内容更新为第二预设值，以控制目标内核的中央处理器接口通电。
在一些可选的实施方式中，判断模块504还用于若再分配器寄存器中的第一字段内容为第二预设值，则判定目标内核的中央处理器接口为通电状态。
在一些可选的实施方式中，检测模块503还用于检测预设时间内目标内核的中央处理器接口是否空闲。
在一些可选的实施方式中，控制模块505还用于根据预设时间内目标内核的中央处理器接口空闲，将目标再分配器寄存器中的第二字段内容更新为第一预设值，以控制目标内核的中央处理器接口断电。
在一些可选的实施方式中，检测模块503还用于检测目标再分配器寄存器的第一字段内容是否为第二预设值。
在一些可选的实施方式中，判断模块504还用于根据再分配器寄存器的第一字段内容为第二预设值，判定目标内核的中央处理器接口通电成功，根据再分配器寄存器的第一字段内容为第一预设值，判定目标内核的中央处理器接口通电失败。
本发明的地址确定模块根据通用中断控制器的基地址、再分配器寄存器的地址范围、中断翻译服务总数以及目标内核的识别号确定寄存器地址，一个目标内核对应一个目标再分配器寄存器，检测模块检测目标再分配器寄存器中的第一字段内容是否为第一预设值，判断模块根据目标再分配器寄存器中的第一字段内容为第一预设值，判定目标内核的中央处理器接口为断电状态，本发明通过以上方法判断出中央处理器接口为断电状态，通用中断控制器给中央处理器接口发送数据，中央处理器接口接收不到，控制模块根据寄存器地址控制中央处理器接口通电，以使中央处理器接口通电后，接收通用中断控制器给中央处理器接口发送的数据，避免出现使用过程中因忘记上电而产生数据发送失败的情况，也避免了手动查询中央处理器接口上电状态的步骤。
本实施例中的中央处理器接口上电状态控制装置是以功能单元的形式来呈现，这里的单元是指ASIC(Application Specific Integrated Circuit，专用集成电路)电路，执行一个或多个软件或固定程序的处理器和存储器，和/或其他可以提供上述功能的器件。
本发明实施例还提供一种计算机设备，具有上述图5所示的中央处理器接口上电状态控制装置。
请参阅图6，图6是本发明可选实施例提供的一种计算机设备的结构示意图，如图6所示，该计算机设备包括：一个或多个处理器10、存储器20，以及用于连接各部件的接口，包括高速接口和低速接口。各个部件利用不同的总线互相通信连接，并且可以被安装在公共主板上或者根据需要以其它方式安装。处理器可以对在计算机设备内执行的指令进行处理，包括存储在存储器中或者存储器上以在外部输入/输出装置(诸如，耦合至接口的显示设备)上显示GUI的图形信息的指令。在一些可选的实施方式中，若需要，可以将多个处理器和/或多条总线与多个存储器和多个存储器一起使用。同样，可以连接多个计算机设备，各个设备提供部分必要的操作(例如，作为服务器阵列、一组刀片式服务器、或者多处理器系统)。图6中以一个处理器10为例。
处理器10可以是中央处理器，网络处理器或其组合。其中，处理器10还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路，可编程逻辑器件或其组合。上述可编程逻辑器件可以是复杂可编程逻辑器件，现场可编程逻辑门阵列，通用阵列逻辑或其任意组合。
其中，所述存储器20存储有可由至少一个处理器10执行的指令，以使所述至少一个处理器10执行实现上述实施例示出的方法。
存储器20可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据计算机设备的使用所创建的数据等。此外，存储器20可以包括高速随机存取存储器，还可以包括非瞬时存储器，例如至少一个磁盘存储器件、闪存器件、或其他非瞬时固态存储器件。在一些可选的实施方式中，存储器20可选包括相对于处理器10远程设置的存储器，这些远程存储器可以通过网络连接至该计算机设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
存储器20可以包括易失性存储器，例如，随机存取存储器；存储器也可以包括非易失性存储器，例如，快闪存储器，硬盘或固态硬盘；存储器20还可以包括上述种类的存储器的组合。
该计算机设备还包括通信接口30，用于该计算机设备与其他设备或通信网络通信。
本发明实施例还提供了一种计算机可读存储介质，上述根据本发明实施例的方法可在硬件、固件中实现，或者被实现为可记录在存储介质，或者被实现通过网络下载的原始存储在远程存储介质或非暂时机器可读存储介质中并将被存储在本地存储介质中的计算机代码，从而在此描述的方法可被存储在使用通用计算机、专用处理器或者可编程或专用硬件的存储介质上的这样的软件处理。其中，存储介质可为磁碟、光盘、只读存储记忆体、随机存储记忆体、快闪存储器、硬盘或固态硬盘等；进一步地，存储介质还可以包括上述种类的存储器的组合。可以理解，计算机、处理器、微处理器控制器或可编程硬件包括可存储或接收软件或计算机代码的存储组件，当软件或计算机代码被计算机、处理器或硬件访问且执行时，实现上述实施例示出的方法。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (12)

1.一种中央处理器接口上电状态控制方法，其特征在于，应用于通用中断控制器，所述方法包括：
获取目标内核的识别号、通用中断控制器的基地址、再分配器寄存器的地址范围以及中断翻译服务总数；
根据所述通用中断控制器的基地址、所述再分配器寄存器的地址范围、所述中断翻译服务总数以及所述目标内核的识别号确定寄存器地址，一个所述目标内核对应一个目标再分配器寄存器；
检测所述目标再分配器寄存器中的第一字段内容是否为第一预设值；
若所述目标再分配器寄存器中的第一字段内容为第一预设值，则判定所述目标内核的中央处理器接口为断电状态；
根据所述寄存器地址控制所述中央处理器接口通电。
2.根据权利要求1所述的方法，其特征在于，所述检测所述目标再分配器寄存器中的第一字段内容是否为第一预设值，还包括：
若所述再分配器寄存器中的第一字段内容为第二预设值，则判定所述目标内核的中央处理器接口为通电状态。
3.根据权利要求2所述的方法，其特征在于，所述判定所述目标内核的中央处理器接口为通电状态之后，所述方法还包括：
检测预设时间内所述目标内核的中央处理器接口是否空闲；
若预设时间内所述目标内核的中央处理器接口空闲，将所述目标再分配器寄存器中的第二字段内容更新为所述第一预设值，以控制所述目标内核的中央处理器接口断电。
4.根据权利要求1至3中任一项所述的方法，其特征在于，所述根据所述寄存器地址控制所述中央处理器接口通电，包括：
根据所述寄存器地址确定所述目标再分配器寄存器；
将所述目标再分配器寄存器中的第二字段内容更新为第二预设值，以控制所述目标内核的中央处理器接口通电。
5.根据权利要求4所述的方法，其特征在于，所述将所述目标再分配器寄存器中的第二字段内容更新为第二预设值的步骤之后，所述方法还包括：
检测所述目标再分配器寄存器的第一字段内容是否为第二预设值，若所述再分配器寄存器的第一字段内容为第二预设值，则判定所述目标内核的中央处理器接口通电成功。
6.根据权利要求5所述的方法，其特征在于，所述方法还包括：
若所述再分配器寄存器的第一字段内容为第一预设值，则判定所述目标内核的中央处理器接口通电失败。
7.根据权利要求3所述的方法，其特征在于，所述方法还包括：
控制所述第一字段内容与所述第二字段内容保持一致，所述第一字段内容用于检测所述中央处理器接口的上电状态，所述第二字段内容用于控制所述目标内核的中央处理器接口的上电状态。
8.根据权利要求1所述的方法，其特征在于，所述根据所述通用中断控制器的基地址、所述再分配器寄存器的地址范围、所述中断翻译服务总数以及所述目标内核的识别号确定寄存器地址，包括：
将所述中断翻译服务总数的预设倍数与所述目标内核的识别号的预设倍数求和，得到求和总数；
将所述求和总数与所述再分配器寄存器的地址范围相乘，得到乘积值；
将所述乘积值与所述通用中断控制器的基地址求和，得到所述寄存器地址。
9.根据权利要求1所述的方法，其特征在于，所述方法包括：
获取目标内核的识别号、通用中断控制器的基地址、再分配器寄存器的地址范围以及中断翻译服务总数；
根据所述通用中断控制器的基地址、所述再分配器寄存器的地址范围、所述中断翻译服务总数以及所述目标内核的识别号确定寄存器地址，一个所述目标内核对应一个目标再分配器寄存器；
检测所述目标再分配器寄存器中的第一字段内容是否为第一预设值；
若所述目标再分配器寄存器中的第一字段内容为第一预设值，则判定所述目标内核的中央处理器接口为断电状态；
若所述再分配器寄存器中的第一字段内容为第二预设值，则判定所述目标内核的中央处理器接口为通电状态；
若所述目标内核的中央处理器接口为断电状态，根据所述寄存器地址确定所述目标再分配器寄存器；将所述目标再分配器寄存器中的第二字段内容更新为第二预设值，以控制所述目标内核的中央处理器接口通电；
检测所述目标再分配器寄存器的第一字段内容是否为第二预设值；
若所述再分配器寄存器的第一字段内容为第二预设值，则判定所述目标内核的中央处理器接口通电成功；
若所述再分配器寄存器的第一字段内容为第一预设值，则判定所述目标内核的中央处理器接口通电失败；
若所述目标内核的中央处理器接口为通电状态，检测预设时间内所述目标内核的中央处理器接口是否空闲；
若预设时间内所述目标内核的中央处理器接口空闲，将所述目标再分配器寄存器中的第二字段内容更新为所述第一预设值，以控制所述目标内核的中央处理器接口断电。
10.一种中央处理器接口上电状态控制装置，其特征在于，所述装置包括：
获取模块，用于获取目标内核的识别号、通用中断控制器的基地址、再分配器寄存器的地址范围以及中断翻译服务总数；
地址确定模块，用于根据所述通用中断控制器的基地址、所述再分配器寄存器的地址范围、所述中断翻译服务总数以及所述目标内核的识别号确定寄存器地址，一个所述目标内核对应一个目标再分配器寄存器；
检测模块，用于检测所述目标再分配器寄存器中的第一字段内容是否为第一预设值；
判断模块，用于根据所述目标再分配器寄存器中的第一字段内容为第一预设值，判定所述目标内核的中央处理器接口为断电状态；
控制模块，用于根据所述寄存器地址控制所述中央处理器接口通电。
11.一种计算机设备，其特征在于，包括：
存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行权利要求1至9中任一项所述的中央处理器接口上电状态控制方法。
12.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机指令，所述计算机指令用于使计算机执行权利要求1至9中任一项所述的中央处理器接口上电状态控制方法。
CN202310911715.1A 2023-07-24 2023-07-24 中央处理器接口上电状态控制方法、装置、计算机及介质 Pending CN116955238A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310911715.1A CN116955238A (zh) 2023-07-24 2023-07-24 中央处理器接口上电状态控制方法、装置、计算机及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310911715.1A CN116955238A (zh) 2023-07-24 2023-07-24 中央处理器接口上电状态控制方法、装置、计算机及介质

Publications (1)

Publication Number Publication Date
CN116955238A true CN116955238A (zh) 2023-10-27

Family

ID=88445743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310911715.1A Pending CN116955238A (zh) 2023-07-24 2023-07-24 中央处理器接口上电状态控制方法、装置、计算机及介质

Country Status (1)

Country Link
CN (1) CN116955238A (zh)

Similar Documents

Publication Publication Date Title
US9632806B1 (en) Remote platform configuration
CN111782339B (zh) 一种容器创建方法、装置、电子设备及存储介质
CN111181787B (zh) 一种bmc参数配置方法、装置、设备、介质
CN106547645B (zh) 自动修复映像档的方法及服务器系统
CN112083971B (zh) 组件处理方法、设备及存储介质
CN113946854B (zh) 一种文件访问控制方法、装置及计算机可读存储介质
CN114442930A (zh) 组磁盘阵列的控制方法、装置、电子设备及可读存储介质
CN109669727B (zh) 一种服务器的配置方法、系统及相关组件
CN112667442A (zh) 基于非易失内存器件启动系统的控制方法、装置及设备
CN115495161B (zh) Bios选项修改的生效方法和装置、存储介质
CN116955238A (zh) 中央处理器接口上电状态控制方法、装置、计算机及介质
CN112764818B (zh) 设备管理方法、装置、电子设备及可读存储介质
CN115145381A (zh) 一种远程重置bmc芯片的方法、系统、存储介质及设备
CN114328080A (zh) 一种固件状态检测的方法及装置、电子设备
CN113485855A (zh) 一种内存共享方法、装置、电子设备及可读存储介质
CN110442387B (zh) 一种车载系统的参数自适应方法、装置及汽车
CN113656378A (zh) 一种服务器管理方法、装置、介质
CN112328288A (zh) 一种服务器组件的更新方法、系统、设备及存储介质
TWI554876B (zh) 節點置換處理方法與使用其之伺服器系統
CN111124730A (zh) 一种服务器的错误定位方法、装置及计算机存储介质
CN112565398B (zh) Gfs数据下载方法、装置、电子设备以及存储介质
CN111338711A (zh) 操作请求执行方法、装置及计算机可读存储介质
CN109298962B (zh) 定时任务的监控方法、计算机可读存储介质和终端设备
CN113986271A (zh) 一种安装系统过程中自动创建raid的方法、装置和设备
CN116827779A (zh) 一种网卡配置方法、装置、设备及可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination