CN116936531A - 具有集成功率转换器模块的集成电路基板设计及其制造方法 - Google Patents

具有集成功率转换器模块的集成电路基板设计及其制造方法 Download PDF

Info

Publication number
CN116936531A
CN116936531A CN202210320197.1A CN202210320197A CN116936531A CN 116936531 A CN116936531 A CN 116936531A CN 202210320197 A CN202210320197 A CN 202210320197A CN 116936531 A CN116936531 A CN 116936531A
Authority
CN
China
Prior art keywords
die
power
high voltage
package
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210320197.1A
Other languages
English (en)
Inventor
贾震
杨秀庄
郭景
崔瑀琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Priority to CN202210320197.1A priority Critical patent/CN116936531A/zh
Priority to US18/090,708 priority patent/US20230317707A1/en
Publication of CN116936531A publication Critical patent/CN116936531A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Dc-Dc Converters (AREA)

Abstract

公开了具有集成功率转换器模块的集成电路基板设计及其制造方法。一种集成电路封装，包括：管芯基板，其具有第一和第二管芯表面；在所述管芯基板中的管芯高电压输入功率连接，用于接收高电压输入功率并且将所述高电压输入功率传输至所述第一管芯表面上的高电压功率迹线；在所述第一管芯表面上的功率转换器模块，其电连接至所述高电压功率迹线，以将高电压输入功率转换为低电压输出功率；位于所述第一管芯表面上的低电压功率迹线，其电连接至所述功率转换器模块，以将所述低电压输出功率输送到所述第一管芯表面上的电路管芯。还公开了制造集成电路封装的方法和具有包括所述封装的一个或更多个电路的计算机。

Description

具有集成功率转换器模块的集成电路基板设计及其制造方法
技术领域
本申请总体上涉及集成电路封装及其制造方法，并且更具体地，涉及包括管芯集成的功率调节器模块的集成电路封装。
背景技术
图形处理器(诸如图形处理单元(GPU)管芯或芯片)对于高性能计算(HPC)和人工智能应用越来越重要。通过一起工作，GPU的核心可以改进计算性能，尤其是在处理任务可以跨许多核心被划分和处理时。为了保持增加的计算性能，存在朝向使用越来越大的管芯(每核心更多的晶体管以及更高的运行时钟速度)的发展。
然而，更多的晶体管、核心和更高的工作时钟速度都需要更高水平的功耗。一些人认为，可能很快达到将图形处理器集成到计算系统(例如HPC数据中心系统)中以改进性能的功率限制。计算系统将受益于改进的功率效率，因为这将促进更好的计算性能和更高的计算密度。提高电路管芯的功率效率对于促进提高计算性能的目标是重要的。
发明内容
一个方面提供了一种集成电路封装，该集成电路封装包括：管芯基板，该管芯基板具有第一管芯表面和第二管芯表面，所述第二管芯表面与该第一管芯表面在管芯基板的相对侧上；管芯高电压输入功率连接，其在管芯基板中并且被布置为接收高电压输入功率并且将所述高电压输入功率传输至位于第一管芯表面上的高电压功率迹线；功率转换器模块，其位于所述第一管芯表面上并且电连接至所述高电压功率迹线，其中所述功率转换器模块将所述高电压输入功率转换为低电压输出功率；以及低电压功率迹线，其位于所述第一管芯表面上并且电连接至所述功率转换器模块，以将所述低电压输出功率输送到位于所述第一管芯表面上的电路管芯。
在一些实施例中，管芯高电压输入功率连接可以包括位于第二管芯表面上的微凸块和电连接至微凸块的穿板通孔。
在一些实施例中，高电压输入功率可以在约7伏至约22伏的范围内，并且低电压输出功率可以在约0.3伏至约1.5伏的范围内。
在一些实施例中，低电压功率迹线可以具有从功率转换器模块到电路管芯等于约10mm或更短的路径长度。
在一些实施例中，管芯高电压输入功率连接可以在管芯基板的周边的约5mm至10mm的距离内。
在一些实施例中，管芯高电压输入功率连接的微凸块可以被布置成邻近于管芯基板的周边的二乘一维阵列。
在一些实施例中，功率转换器模块可以包括被布置成垂直堆叠的电容器子模块、电感器子模块和晶体管子模块。
在一些实施例中，功率转换器模块可以位于高电压功率迹线与低电压功率迹线之间的第一管芯表面上。
在一些实施例中，其中功率转换器模块可以是多个功率转换器模块之一，并且该功率转换器模块可以位于所述第一管芯表面上，并且每个功率转换器模块被连接至邻近所述管芯基板的周边定位的多个管芯高电压输入功率连接之一。
任何这样的实施例还可以包括功率控制器模块，该功率控制器模块位于第一管芯表面上，并且被连接为调节该功率转换器模块，以从该高电压输入功率输出该低电压输出功率。
任何这样的实施例还可以包括位于第一管芯表面上的热冷却模块，其中该热冷却模块接触电路管芯和功率转换器模块。
在任何这样的实施例中，电路管芯可以是图形处理单元电路管芯。
任何这样的实施例还可以包括封装基板，其中该管芯高电压输入功率连接可以连接至该封装基板的第一封装表面上的高电压功率迹线，以便将该高电压输入功率从封装输入功率连接器输送至该管芯高电压输入功率连接。在一些这样的实施例中，封装基板的低电压功率迹线上的DC电阻损耗小于约0.1欧姆。在一些这样的实施例中，封装基板上的高电压功率迹线的路径长度可等于从约30mm到50mm的范围内的值。
另一方面是一种方法，一种制造集成电路封装的方法。所述方法包括：提供具有第一管芯表面和第二管芯表面的管芯基板(die substrate)，所述第二管芯表面与所述第一管芯表面在管芯基板的相对侧上；以及在所述管芯基板中形成管芯高电压输入功率连接。形成管芯高电压输入功率连接可包括：形成穿过管芯基板的高功率穿板(through-substrate)通孔；在第一管芯表面上形成高电压功率迹线；以及在第二管芯表面上形成微凸块，微凸块电连接至穿板通孔。该方法可以包括：在管芯基板的第一表面上形成低电压功率迹线，以及将功率转换器模块安装到第一管芯表面。功率转换器模块可被安装成使得功率转换器模块被电连接至第一管芯表面上的高电压功率迹线，功率转换器模块被电连接至第一管芯表面上的低电压功率迹线，并且功率转换器模块将高电压输入功率转换为被输送到低电压功率迹线的低电压输出功率。所述方法可包括：将电路管芯安装到第一管芯表面，其中所述电路管芯被连接至所述第一管芯表面上的低电压功率迹线。
一些这样的实施例可以包括：将功率控制器模块安装到该第一管芯表面上，并且连接成调节该功率转换器模块，以从高电压输入功率输出低电压输出功率。
一些这样的实施例可以包括：将热冷却模块安装在该第一管芯表面上，其中该热冷却模块接触该电路管芯和该功率转换器模块。
一些这样的实施例可以包括：将管芯基板安装至封装基板，其中管芯高电压输入功率连接被电连接至封装基板的第一封装表面上的高电压功率迹线。
任何这样的实施例还可以包括：提供具有第一封装表面和第二封装表面的封装基板；在该封装基板的第一封装表面上形成高电压功率迹线；以及将封装输入功率连接器连接至该高电压功率迹线。
另一方面是一种集成电路封装，该集成电路封装包括管芯基板、管芯高电压输入功率连接、功率转换器模块、低电压功率迹线，并且还包括位于管芯基板的第一表面上的热冷却模块，其中所述热冷却模块接触图形处理单元电路管芯和功率转换器模块，并且包括印刷电路板，其中所述管芯高电压输入功率连接通过高电压穿板通孔连接至第一印刷电路板表面上的高电压功率，以将所述高电压输入功率输送到所述管芯高电压输入功率连接。
另一方面是一种计算机，所述计算机具有包括本文公开的集成电路封装的任何实施例的一个或更多个电路。
附图说明
现在参考结合附图进行的以下描述，在附图中：
图1呈现了本公开的集成电路封装的示例实施例的横截面视图；
图2呈现了被安装到本公开的示例封装基板上的与图1中所描绘的集成电路封装类似的另一个示例集成电路封装的俯视平面图；
图3呈现了与图1和图2中所描绘的集成电路封装类似的本公开的另一个示例集成电路封装的仰视平面图；
图4呈现了与图1至图3中所描绘的集成电路封装类似的另一个示例集成电路封装的俯视平面图；
图5呈现了被安装到与图2中所描绘的封装基板类似的本公开的示例封装基板上的、与图1至图4中所描绘的集成电路封装类似的本公开的示例集成电路封装的横截面视图；以及
图6呈现了根据本公开原理的制造集成电路封装的方法的示例实施例的流程图，包括如在图1-5的上下文中所公开的任何封装。
具体实施方式
本公开的实施例遵循我们对现有集成电路封装的若干缺点的认识。为了更好的功率分布网(PDN)设计，更高的功率输入电流需要更大面积的功率平面和接地返回以及更多的封装基板层(例如，印刷电路板PCB层)，从而增加封装基板的复杂性和制造成本。功率密度调节器组件(本文中称为功率转换器模块)通常远离基板封装上的集成电路封装(例如，GPU核心或本文中提及的GPU)放置，从而需要使用较大基板封装，从而会增加封装基板成本。作为本公开的一部分进行的模拟表明，由于封装基板上的功率输送电阻(例如，由于沿着基板的输入功率路径和GPU的核心功率路径两者的电阻)，功率分布效率可以降低约10％，这可以转换成降低约10％的GPU核心性能。位于封装基板和电路管芯上的功率转换器模块的热冷却解决方案难以实现。例如，热界面材料(TIM)的使用通常是低效的。可能难以将解耦电容器分布在例如，位于GPU下方，其中功率转换器模块位于封装基板上。较大的GPU功率电流输入需要额外的功率转换器模块和用于核心功率输入的较大数量的焊球(例如，超过1000个球)，从而导致更复杂的焊球和跟踪设计。
为了帮助减轻这些缺点，我们的创新是将功率调节模块集成到具有输入功率的电路管芯封装上。这从我们对常规设计中的大部分功率损耗是由自封装基板的高电流路径引起的认识产生。通过减小从封装基板到电路管芯的这些路径的长度，通过将高输入电压路径放置在电路管芯本身上，可以降低功率损耗。这与尝试通过改进功率转换器的组件部分(例如，通过提供更好的金属氧化物半导体场效应晶体管、MOSFET、电感器组件)来改进每瓦特输入功率的GPU性能的先前解决方案相反。此类先前解决方案可能取得有限的成功，这是因为其并不解决从功率转换器的输出到GPU封装输入以及从封装基板到管芯的核心功率路径的直流DC电阻，以及接下来的功率效率损失。
我们的新集成电路封装设计使用基板封装的高电压(例如，约12V)/低电流输入功率代替低电压(例如，约1V)/高电流作为电路管芯输入。新封装设计包括将显著更多的管芯功率输入路由、控制信号置于电路封装上的功率转换器模块和解耦电容器。因此，对封装基板上的多个电路管芯功率输入和输出路径的需求被大大减少，由此降低了焊球和迹线设计的复杂度。例如，对于一些设计，焊球阵列的数量与高电压功率输入和输出可以减少大约一个数量级。例如，对于一些设计，焊球(包括电接地球)的总数可以类似地减少大约一个数量级。这种减小又促进布置剩余的高电压功率球布局，以通过将高电压路径与信号路径隔离(例如，通过将高电压功率路径放置成靠近管芯基板的外周边)来减小或避免电干扰。
本公开的一个方面是集成电路封装。图1-5示出了根据本发明的集成电路封装100的截面图和平面图。继续参见图1-5，任何封装100的实施例可包括管芯基板105，其具有第一管芯表面107和与第一管芯表面相对的第二管芯表面109(例如，与第一管芯表面107在管芯基板105的相对侧上的第二管芯表面109；在一些实施例中，分别是顶部和底部管芯表面)。封装100包括管芯基板105中的管芯高电压输入功率连接110和被布置为接收高电压输入功率112并将高电压输入功率112传输至位于第一管芯表面107上的高电压功率迹线115的连接110。封装包括位于第一管芯表面107上并且电连接至高电压功率迹线115的功率转换器模块120。功率转换器模块将高电压输入功率112转换为低电压输出功率122。封装100包括位于第一管芯表面上并且电连接至功率转换器模块以将低电压输出功率122输送到位于第一管芯表面107上的电路管芯130的低电压功率迹线124。
如本文中所使用的，术语电路管芯(例如，电路管芯130)是指如相关领域的技术人员熟悉的中央处理单元(CPU)、图形处理单元(GPU)或其他处理核心中的任一者或其组合。例如，在一些实施例中，电路管芯130是图形处理单元电路管芯。
在一些封装实施例中，管芯高电压输入功率连接110包括位于第二管芯表面109上的微凸块132(例如，约100μm、50μm、20μm、10μm大小的焊球)和例如经由相关领域中的技术人员熟悉的倒装芯片和焊料回流工艺电连接至微凸块132的穿板通孔135。
在一些封装实施例中，高电压输入功率112可以在约7伏至约22伏的范围内，并且低电压输出功率122可以在约0.3伏至约1.5伏的范围内。
如本文使用的，术语“约”对于一些实施例表示在所列举的数字或所描述的其他值的±10％或±1％内，如相关领域的技术人员所理解的。
在一些封装实施例中，为了帮助减小漏电流和功率损耗，低电压功率迹线124具有从功率转换器模块120到电路管芯130的路径长度140，该路径长度140等于约10mm或更短(例如，在一些实施例中，约10mm、5mm或1mm)。
在一些封装实施例中，管芯高电压输入功率连接110的微凸块132可以被布置成邻近于管芯基板105的周边的二乘一维阵列150，例如以便促进将高电压输入功率连接110保持在管芯基板105的周边145附近，并且因此有助于减少干扰。
在一些封装实施例中，为了减少电流路径功率损耗，管芯高电压输入功率连接110可以在管芯基板105的周边145的约5mm至10mm的距离142内。
此类实施例可以导致功率转换器模块120与高电压输入功率连接110之间的距离与先前设计相比增大(例如，与先前设计中大约5mm至10mm相比，对于一些实施例而言大约70mm至150mm)，但是这不存在增大DC电阻的问题，因为高电压电流可以是来自先前设计的电流的大约1/10。
在任何封装实施例中，一个或更多个功率转换器模块可以包括被布置成垂直堆叠168的电容器子模块160、电感器子模块162和晶体管子模块165，例如以帮助减少由功率转换器模块120占据的第一管芯表面107上的面积量。
在一些封装实施例中，为了促进将从一个或更多个功率转换器模块到电路管芯130的一个或更多个路径长度140最小化，功率转换器模块120可以位于高电压功率迹线115与低电压功率迹线124之间的第一管芯表面107上。
在一些封装实施例中，功率转换器模块可以是多个功率转换器模块(例如，图2的模块120a、120b、120c、120d…)中的一个，并且功率转换器模块可以在第一管芯表面107上，并且每个功率转换器模块被连接至邻近于管芯基板105的周边145定位的多个管芯高电压输入功率连接110中的一个。
任何此类封装实施例还可以包括功率控制器模块(例如，图4的功率转换器控制器410)，该功率控制器模块位于第一管芯表面107上并且被连接为调节功率转换器模块120，以从高电压输入功率112输出低电压输出功率122。
相关领域的技术人员将熟悉功率控制器模块410的集成电路芯片可以如何被设计成设定或切换针对不同水平的负载瞬态功率的不同输出电压或响应，例如，经由使用功率MOSFET器件的脉宽调制(PWM)技术。例如，馈送至负载的电压(和电流)的平均值可由功率控制器模块通过开启和关断模块(例如，模块的晶体管)来以快速速率在电源和负载之间切换来控制。模块(例如，晶体管开关)开启的时间与关断时段相比越长，所供应的功率越高。
任何此类封装实施例还可以包括位于第一管芯表面107上的热冷却模块170，该热冷却模块接触电路管芯130和功率转换器模块120的上表面，如图1中所示。即，电路管芯130和一个或更多个功率转换器模块120可以共享相同的热冷却模块170。在诸如图1和图5所示的一些实施例中，当电路管芯130和功率转换器模块120从第一管芯表面107突出不同的高度(例如，分别为高度510、515)时，热冷却模块的安装表面172可以具有允许与电路管芯130和功率转换器模块120两者接触的轮廓。
任何此类封装实施例还可以包括封装基板(例如，图2和图5的封装基板205)，其中，管芯高电压输入功率连接110被连接至封装基板205的第一封装表面215上的高电压功率迹线210，以将高电压输入功率112从封装输入功率连接器220输送至管芯高电压输入功率连接110。
在一些这样的实施例中，为了减少功率损耗，管芯基板105的低电压功率迹线124上的DC电阻损耗可以小于约0.1欧姆。例如，在一些这样的实施例中，低电压核心功率迹线上的DC电阻从0.0383欧姆改变到0.0077欧姆，DC电阻损失为约0.031欧姆。例如，我们的仿真结果中的一些表明，与封装基板(PCB)功率平面功率损耗可以是约23W(600A)的先前设计相比，我们的新设计的一些实施例可以使功率损耗降低至约4.6W，导致18W或约5倍的功率节省。
在一些这样的实施例中，封装基板205上的高电压功率迹线210的路径长度225等于从约30mm到50mm或在一些实施例中40mm的范围内的值。这由我们的高电压功率迹线210从封装基板205移动至管芯基板105产生，这进而允许具有用于输入功率的多层和宽迹线(例如，与传统设计相比宽3至4倍)的板输入功率的足够间隔。
图2和图5示出了封装100的实施例，该封装还包括封装基板205(例如，印刷电路板)。管芯高电压输入功率连接110可通过高电压穿板通孔135连接至第一印刷电路板表面215上的高电压功率迹线115，以将高电压输入功率112输送到位于封装基板205上的封装输入功率连接器220。
如图2和图5所示，一些这样的实施例还可以包括位于基板205的第一封装表面215上的一个或更多个存储器模块240。作为非限制性示例，存储器模块240可以是或包括双倍数据速率动态随机存取存储器(DDR SDRAM)，诸如为GPU电路管芯130设计的同步动态随机存取存储器(SDRAM)。
如图1和图5中所示出的，封装100的一些实施例还可以包括在管芯基板105上的一个或更多个解耦电容器180，例如以改进集成电路封装100的电气性能。在一些实施例中，解耦电容器180可仅位于第二管芯表面109上，以使第一管芯表面107上具有空间可用于高电压输入功率连接110、高电压功率迹线115、功率转换器模块120和低电压功率迹线124。然而，在其他实施例中，一个或更多个解耦电容器180可位于第一管芯表面107上或两个表面107、109上。
如所指出的，由于减少了对通过第二管芯表面109上的微凸块132路由核心功率的需要，我们的封装设计的实施例可以大大降低焊球和迹线设计的复杂度。例如，如图3所示，对于具有400W总图形功率(TGP)要求的GPU管芯130的一些模拟，由于我们的新封装设计，针对到封装100的高电压输入功率仅需要68个微凸块132，以及需要包括电接地微凸块的总共120个微凸块。相比之下，具有相同TGP要求的传统GPU封装针对用于GPU核心功率需要608个微凸块以及需要包括电接地微凸块在内的总共约1088个微凸块。对较少微凸块的需求促进信号扇出，以减少干扰，并且还为管芯基板的底部(例如，第二管芯表面109)而非封装基板205上的解耦电容器(例如，解耦电容器180)提供空间。新设计的实施例可以基本上消除对用于电压控制的VID和电压感测引脚的需要，因为控制信号将从GPU管芯连接至直接位于管芯基板105上的功率转换器模块120。
本公开的另一个方面是具有包括集成电路封装100的一个或更多个电路(例如，图2的计算机250、印刷电路板205)的计算机。例如，本文所公开的集成电路冷却封装100的任何实施例可以是具有其上包括封装100的一个或更多个电路的计算机的一部分。
本公开的另一个方面是一种制造集成电路封装的方法。图6通过流程图示出了制造本公开的集成电路封装100的方法600中的所选步骤，包括制造在图1至图5的上下文中讨论的封装100的任何实施例。
继续参考图1至图5，如图6所示，方法600的实施例包括：提供(步骤605)管芯基板105，其具有第一管芯表面107和第二管芯表面109，第二管芯表面109与第一管芯表面在管芯基板的相对侧上；以及在管芯基板105中形成(步骤610)管芯高电压输入功率连接110。形成管芯高电压输入功率连接110(步骤610)可包括：穿过管芯基板105形成(步骤612)高功率穿板通孔135或更多个这样的通孔，在第一管芯表面107上形成(步骤615)高电压功率迹线115，以及在第二管芯表面109上形成(步骤617)微凸块132或多个微凸块，微凸块132或更多个微凸块电连接至一个或更多个穿板通孔135。方法600包括：在管芯基板105的第一表面107上形成(步骤630)低电压功率迹线124，以及将功率转换器模块安装(步骤635)到第一管芯表面107。安装功率转换器模块(步骤635)，使得功率转换器模块电连接至第一管芯表面107上的高电压功率迹线115，功率转换器模块电连接至第一管芯表面107上的低电压功率迹线124，并且功率转换器模块将高电压输入功率112转换为被输送到低电压功率迹线115的低电压输出功率122。
方法600可以包括：将电路管芯130安装(步骤640)至第一管芯表面107，其中电路管芯连接至第一管芯表面107上的低电压功率迹线。
方法600的一些实施例还可以包括：将功率控制器模块410安装(步骤645)至第一管芯表面107并且被连接成调节功率转换器模块120，以从高电压输入功率112输出低电压输出功率122。
所属领域技术人员将熟悉如何在管芯基板表面上形成金属迹线，并且将电路管芯、功率转换器模块、功率控制器模块或其他电路组件安装至管芯表面，例如，使用焊膏印刷、胶合、浸渍焊剂或焊膏以及回流焊接技术。
该方法的一些实施例还可以包括：将热冷却模块170安装(步骤655)在第一管芯表面107上，其中该热冷却模块接触电路管芯130和功率转换器模块12。
该方法的一些实施例还可包括：将管芯基板105安装(步骤660)至封装基板205，其中该管芯高电压输入功率连接被电连接至该封装基板的第一封装表面215上的高电压功率迹线210。
在任何这样的实施例中，方法600还可以包括：提供(步骤662)具有第一封装表面215和第二封装表面217的封装基板205，在封装基板205的第一封装表面215上形成(步骤665)高电压功率迹线210，以及将封装输入功率连接器220连接(步骤670)至高电压功率迹线210。
所属领域技术人员将熟悉如何在封装表面上形成金属迹线，并且将集成电路封装、存储器模块、解耦电容器、其他封装组件安装至封装表面，例如，使用焊膏印刷、倒装芯片、胶合、浸渍焊剂或焊膏以及回流焊接技术。
本申请涉及的本领域技术人员将认识到，可以对所描述的实施例进行其他和进一步的添加、删除、替换和修改。

Claims (23)

1.一种集成电路封装，包括：
管芯基板，其具有第一管芯表面和第二管芯表面，所述第二管芯表面与所述第一管芯表面在所述管芯基板的相对侧上；
管芯高电压输入功率连接，其在所述管芯基板中并且被布置为接收高电压输入功率并且将所述高电压输入功率传输至位于所述第一管芯表面上的高电压功率迹线；
功率转换器模块，其位于所述第一管芯表面上并且电连接至所述高电压功率迹线，其中所述功率转换器模块将所述高电压输入功率转换为低电压输出功率；以及
低电压功率迹线，其位于所述第一管芯表面上并且电连接至所述功率转换器模块，以将所述低电压输出功率输送到位于所述第一管芯表面上的电路管芯。
2.根据权利要求1所述的封装，其中所述管芯高电压输入功率连接包括位于所述第二管芯表面上的微凸块和电连接至所述微凸块的穿板通孔。
3.根据权利要求1所述的封装，其中所述高电压输入功率在约7伏特至约22伏特的范围内。
4.根据权利要求1所述的封装，其中所述低电压输出功率在约0.3伏特至约1.5伏特的范围内。
5.根据权利要求1所述的封装，其中所述低电压功率迹线具有从所述功率转换器模块到所述电路管芯的等于约10mm或更短的路径长度。
6.根据权利要求1所述的封装，其中所述管芯高电压输入功率连接在所述管芯基板的周边的约5mm至10mm的距离内。
7.根据权利要求1所述的封装，其中所述管芯高电压输入功率连接的所述微凸块被布置为邻近于所述管芯基板的周边的二乘一维阵列。
8.根据权利要求1所述的封装，其中所述功率转换器模块包括被布置为垂直堆叠的电容器子模块、电感器子模块和晶体管子模块。
9.根据权利要求1所述的封装，其中所述功率转换器模块位于所述高电压功率迹线与所述低电压功率迹线之间的所述第一管芯表面上。
10.根据权利要求1所述的封装，其中所述功率转换器模块是多个功率转换器模块中的一个，并且所述功率转换器模块在所述第一管芯表面上，并且每个功率转换器模块连接至位于邻近所述管芯基板的周边的多个所述管芯高电压输入功率连接中的一个。
11.根据权利要求1所述的封装，还包括功率控制器模块，其位于所述第一管芯表面上并且被连接为调节所述功率转换器模块，以从所述高电压输入功率输出所述低电压输出功率。
12.根据权利要求1所述的封装，还包括位于所述第一管芯表面上的热冷却模块，其中所述热冷却模块接触所述电路管芯和所述功率转换器模块。
13.根据权利要求1所述的封装，其中所述电路管芯是图形处理单元电路管芯。
14.根据权利要求1所述的封装，还包括封装基板，其中所述管芯高电压输入功率连接被连接至所述封装基板的第一封装表面上的高电压功率迹线，以将所述高电压输入功率从封装输入功率连接器输送至所述管芯高电压输入功率连接。
15.根据权利要求14所述的封装，其中所述封装基板的所述低电压功率迹线上的DC电阻损耗小于约0.1欧姆。
16.根据权利要求14所述的封装，其中所述封装基板上的所述高电压功率迹线的路径长度等于从约30mm至50mm的范围内的值。
17.一种制造集成电路封装的方法，包括：
提供具有第一管芯表面和第二管芯表面的管芯基板，所述第二管芯表面与所述第一管芯表面在所述管芯基板的相对侧上；
在所述管芯基板中形成管芯高电压输入功率连接，包括：
形成穿过所述管芯基板的高功率穿板通孔，
在所述第一管芯表面上形成高电压功率迹线，以及
在所述第二管芯表面上形成微凸块，所述微凸块电连接至所述穿板通孔；
在所述管芯基板的第一表面上形成低电压功率迹线；
将功率转换器模块安装到所述第一管芯表面，其中：
所述功率转换器模块被电连接至所述第一管芯表面上的所述高电压功率迹线，
所述功率转换器模块被电连接至所述第一管芯表面上的所述低电压功率迹线，以及
所述功率转换器模块将高电压输入功率转换为被输送至所述低电压功率迹线的低电压输出功率；以及
将电路管芯安装到所述第一管芯表面，其中所述电路管芯被连接至所述第一管芯表面上的所述低电压功率迹线。
18.根据权利要求17所述的方法，还包括：将功率控制器模块安装至所述第一管芯表面，并且被连接为调节所述功率转换器模块，以从所述高电压输入功率输出所述低电压输出功率。
19.根据权利要求17所述的方法，还包括：将热冷却模块安装在所述第一管芯表面上，其中所述热冷却模块接触所述电路管芯和所述功率转换器模块。
20.根据权利要求17所述的方法，还包括：将所述管芯基板安装至封装基板，其中所述管芯高电压输入功率连接被电连接至所述封装基板的第一封装表面上的高电压功率迹线。
21.根据权利要求17所述的方法，还包括：
提供具有第一封装表面和第二封装表面的封装基板；
在所述封装基板的所述第一封装表面上形成高电压功率迹线；以及
将封装输入功率连接器连接至所述高电压功率迹线。
22.一种集成电路封装，包括：
管芯基板，其具有第一管芯表面和第二管芯表面，所述第二管芯表面与所述第一管芯表面在所述管芯基板的相对侧上；
管芯高电压输入功率连接，其在所述管芯基板中并且被布置为接收高电压输入功率并且将所述高电压输入功率传输至位于所述第一管芯表面上的高电压功率迹线；
功率转换器模块，其位于所述第一管芯表面上并且电连接至所述高电压功率迹线，其中所述功率转换器模块将所述高电压输入功率转换为低电压输出功率；
低电压功率迹线，其位于所述第一管芯表面上并且电连接至所述功率转换器模块，以将所述低电压输出功率输送到位于所述第一管芯表面上的图形处理单元电路管芯；
热冷却模块，其位于所述管芯基板的第一表面上，其中所述热冷却模块接触所述图形处理单元电路管芯和所述功率转换器模块；以及
印刷电路板，其中所述管芯高电压输入功率连接通过高电压穿板通孔连接至第一印刷电路板表面上的高电压功率，以将所述高电压输入功率输送至所述管芯高电压输入功率连接。
23.一种计算机，其具有包括根据权利要求22所述的集成电路封装的一个或更多个电路。
CN202210320197.1A 2022-03-29 2022-03-29 具有集成功率转换器模块的集成电路基板设计及其制造方法 Pending CN116936531A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210320197.1A CN116936531A (zh) 2022-03-29 2022-03-29 具有集成功率转换器模块的集成电路基板设计及其制造方法
US18/090,708 US20230317707A1 (en) 2022-03-29 2022-12-29 Integrated circuit substrate design with integrated power converter module and method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210320197.1A CN116936531A (zh) 2022-03-29 2022-03-29 具有集成功率转换器模块的集成电路基板设计及其制造方法

Publications (1)

Publication Number Publication Date
CN116936531A true CN116936531A (zh) 2023-10-24

Family

ID=88193644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210320197.1A Pending CN116936531A (zh) 2022-03-29 2022-03-29 具有集成功率转换器模块的集成电路基板设计及其制造方法

Country Status (2)

Country Link
US (1) US20230317707A1 (zh)
CN (1) CN116936531A (zh)

Also Published As

Publication number Publication date
US20230317707A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
US7463492B2 (en) Array capacitors with voids to enable a full-grid socket
US6346743B1 (en) Embedded capacitor assembly in a package
US7952194B2 (en) Silicon interposer-based hybrid voltage regulator system for VLSI devices
US7209366B2 (en) Delivery regions for power, ground and I/O signal paths in an IC package
KR101175831B1 (ko) 집적 인덕터를 포함하는 장치 및 시스템
US20080116589A1 (en) Ball grid array package assembly with integrated voltage regulator
US8982563B2 (en) Chip package to support high-frequency processors
US7482792B2 (en) IC with fully integrated DC-to-DC power converter
US7598630B2 (en) IC with on-die power-gating circuit
US20100061056A1 (en) Mainboard assembly including a package overlying a die directly attached to the mainboard
US9177944B2 (en) Semiconductor device with stacked power converter
CN1985550A (zh) 减小系统中的负载线阻抗
US7778041B2 (en) Interconnection system between CPU and voltage regulator
US6979891B2 (en) Integrated circuit packaging architecture
US11683889B2 (en) Processor interposer and electronic system including the processor interposer
US8717093B2 (en) System on chip power management through package configuration
CN112788842A (zh) 一种芯片供电系统、芯片、pcb和计算机设备
US7339263B2 (en) Integrated circuit packages, systems, and methods
CN116936531A (zh) 具有集成功率转换器模块的集成电路基板设计及其制造方法
US20180012879A1 (en) Enhanced power distribution to application specific integrated circuits (asics)
CN221127116U (zh) 电源模块、芯片供电组件及电子设备
CN220963333U (zh) Gpu模组及处理设备
US11948716B1 (en) Power modules with elevated inductors and capacitors arranged under the inductors
KR100828499B1 (ko) 와이어 본딩 인덕턴스를 감소시키는 반도체 칩 패키지
US20230197619A1 (en) 3d semiconductor package with die-mounted voltage regulator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination