CN116933015A - 约束求解器输入信号的预处理方法、电子设备及存储介质 - Google Patents

约束求解器输入信号的预处理方法、电子设备及存储介质 Download PDF

Info

Publication number
CN116933015A
CN116933015A CN202311190562.2A CN202311190562A CN116933015A CN 116933015 A CN116933015 A CN 116933015A CN 202311190562 A CN202311190562 A CN 202311190562A CN 116933015 A CN116933015 A CN 116933015A
Authority
CN
China
Prior art keywords
expression
constraint
value range
variable
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311190562.2A
Other languages
English (en)
Other versions
CN116933015B (zh
Inventor
倪恩志
陈颖
石光辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Rongjian Software Technology Co ltd
Beijing Yunshu Innovation Software Technology Co ltd
Shanghai Hejian Industrial Software Group Co Ltd
Original Assignee
Chengdu Rongjian Software Technology Co ltd
Beijing Yunshu Innovation Software Technology Co ltd
Shanghai Hejian Industrial Software Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Rongjian Software Technology Co ltd, Beijing Yunshu Innovation Software Technology Co ltd, Shanghai Hejian Industrial Software Group Co Ltd filed Critical Chengdu Rongjian Software Technology Co ltd
Priority to CN202311190562.2A priority Critical patent/CN116933015B/zh
Publication of CN116933015A publication Critical patent/CN116933015A/zh
Application granted granted Critical
Publication of CN116933015B publication Critical patent/CN116933015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00Pattern recognition
    • G06F18/10Pre-processing; Data cleansing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90Details of database functions independent of the retrieved data types
    • G06F16/903Querying
    • G06F16/90335Query processing
    • G06F16/90344Query processing by using string matching techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Computation (AREA)
  • Evolutionary Biology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Complex Calculations (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明涉及芯片验证领域,特别是涉及一种约束求解器输入信号的预处理方法、电子设备及存储介质。其通过本发明提供的方法对约束求解器的输入数据进行预处理,­通过约束变量的当前域和约束表达式的值域做交集来缩小约束变量­的近似值域,然后通过获取约束变量的关联表达式,将关联表达式中的子表达式替换为确定的目标结果,根据确定的目标结果优化关联表达式得到目标表达式,目标表达式即为预处理之后的表达式,将目标表达式输入约束求解器进行求解,能够大幅度的降低约束问题的复杂度,减少硬件计算资源开销和计算时间的开销,提高求解效率。

Description

约束求解器输入信号的预处理方法、电子设备及存储介质
技术领域
本发明涉及芯片验证领域,特别是涉及一种约束求解器输入信号的预处理方法、电子设备及存储介质。
背景技术
芯片验证领域中,激励发生器是验证环境的重要部件,也称为驱动器(driver)、总线功能模型(Bus Function Model,BFM)、行为模型(behavioral)或发生器(generator)。激励发生器的主要职责是模拟与DUT相邻设计的接口协议。与真正的设计相比,激励发生器只关注如何模拟接口信号,使其能够以真实的接口协议来发送激励给DUT。
随着芯片设计越来越大,要产生一个完整的激励集来测试设计的功能也变得越来越苦难了,可以编写一个定向测试集来检查某些功能项,但当一个项目的功能项成倍增加时,编写足够多的定向测试集就不可能了,并且这些功能项之间的关系是大多数错误的来源,而且这种错误很难按照清单检查功能项的方法来排查。解决的办法是采用受约束的随机测试法(CRT)自动产生测试集。定向测试集能找到提前预测的错误,CRT通过随机激励能找到一些无法提前预测的错误。
约束满足问题可以很复杂,其对约束求解器的性能要求很高。约束求解器可以有效的处理简单的数学运算,例如加、减、位提取和移位;而对于32位数值的乘法、除法和取模运算的运算量是非常大的。目前也存在一些简单的预处理方式通过将约束求解器不擅长的运算转换为擅长的运算来提高约束求解器的效率,例如通过位提取代替除法和取模运算,通过可以用移位运算来代替乘以2的幂运算等。但随着约束满足问题的复杂度和数量的增加,上述提升约束求解器效率的方式已经无法满足需求,亟需一种预处理方法来进一步提高约束求解器的效率。
发明内容
针对上述技术问题,本发明采用的技术方案为:
本发明提供了一种约束求解器输入信号的预处理方法,所述方法包括如下步骤:
S100,获取约束求解器输入信号中每个约束满足问题的N个顶层表达式,每个顶层表达式包括约束变量和约束表达式,所述约束变量具有当前域。
S200,根据预处理步骤对每个顶层表达式进行预处理,得到优化的目标表达式;所述目标表达式用于输入约束求解器得到随机激励;其中,第i个顶层表达式的预处理步骤,i的取值范围为1到N,包括:
S210,获取第i个顶层表达式中约束变量xi的当前域和约束表达式Di的值域。
S220,根据约束变量xi的当前域和约束表达式Di的值域之间的交集,得到约束变量xi的近似值域;若约束变量xi的近似值域与约束变量xi的当前域相同,则将约束变量xi的当前域作为第i个顶层表达式的目标值域,将第i个顶层表达式作为目标表达式,执行结束;否则执行S230。
S230,获取与约束变量xi相关的M个关联表达式。
S240,分别优化M个关联表达式,其中第j个关联表达式的优化步骤,j的取值范围为1到M,包括:
S241,获取第j个关联表达式中与约束变量xi相关的子表达式,判断子表达式所属的表达式类别,得到目标映射关系组;在目标映射关系组中查找匹配约束变量xi的近似值域,得到第j个关联表达式的目标结果,所述目标结果包括确定的目标结果和不确定的目标结果。
S242,根据确定的目标结果优化第j个关联表达式,得到优化的第j个关联表达式;将优化的第j个关联表达式作为目标表达式。
此外,本发明还提供了一种非瞬时性计算机可读存储介质,所述存储介质中存储有至少一条指令或至少一段程序,所述至少一条指令或所述至少一段程序由处理器加载并执行以实现上述方法。
此外,本发明还提供了一种电子设备,包括处理器和上述非瞬时性计算机可读存储介质。
本发明至少具有以下有益效果:
本发明提供了一种约束求解器输入信号的预处理方法、电子设备及存储介质,其通过约束变量的当前域和约束表达式的值域做交集来缩小约束变量的近似值域,并结合确定的目标结果优化关联表达式得到目标表达式,将目标表达式输入约束求解器进行求解,能够大幅度的降低约束问题的复杂度,减少硬件计算资源开销和计算时间的开销,提高求解效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种约束求解器的预处理方法流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1,其示出了一种约束求解器输入信号的预处理方法,所述方法包括如下步骤:
S100,获取约束求解器输入信号中每个约束满足问题的N个顶层表达式,每个顶层表达式包括约束变量和约束表达式,所述约束变量具有当前域。
其中,约束满足问题包括变量、每个变量具有非空的值域和约束表达式,约束表达式用来限制变量的随机激励值。
其中,顶层表达式符合以下顶层表达式模型:{约束变量运算符约束表达式}。其中,顶层表达式模型中的运算符可以为逻辑运算符、位运算符、算数运算符、关系运算法、集合运算符或者if-then-else运算符。
需要说明的是,对于一个约束满足问题,可能会对应多个顶层表达式。
其中,约束表达式包括操作数和运算符。操作数为变量、常量或表达式。约束表达式中的运算符与顶层表达式模型中的运算符相同,也可以为逻辑运算符、位运算符、算数运算符、关系运算法、集合运算符或者if-then-else运算符。
其中,约束变量:为有符号或无符号且具有固定位宽的位向量。
其中,约束变量的定义域:有无符号和位宽定义了每个变量最大的取值范围。如将x定义为randbit[7:0];则定义了变量x的位宽为8,x取值范围为0-255。
其中,约束变量的当前域:为约束变量在当前的顶层表达式中的取值范围。
其中,约束变量的值域:约束表达式进一步的限定了变量的合法取值范围。如定义变量x的取值范围为0-255,且约束表达式为x>0&&x<11,优化后得到x的值域为[1:10]。
其中,约束变量的近似值域:由于约束表达式可以很复杂,受到求解能力的限制,约束求解器可能无法计算出准确的值域。所以在求解过程中,值域通常是逐步减小的。如定义变量的取值范围为0-255,且约束表达式为x>0&&x<11;且x[1:0]==0;其中x的值域在起始可能是[1:10],然后通过排除最低两位为0的值,逐渐减小值域的范围。
S200,根据预处理步骤对每个顶层表达式进行预处理,得到优化的目标表达式;所述目标表达式用于输入约束求解器得到随机激励。通过预处理的方式对顶层表达式进行处理得到的目标表达式能够减少约束求解器求解的工作量,提高约束求解器的效率。其中,目标表达式可以为顶层表达式,也可以不是顶层表达式。作为一个示例,当目标表达式为“g>0->x>0”时,该目标表达式不是顶层表达式;当目标表达式为“x>0”时,该目标表达式为顶层表达式。
进一步,第i个顶层表达式的预处理步骤,i的取值范围为1到N,包括:
S210,获取第i个顶层表达式中约束变量xi的当前域和约束表达式Di的值域。
作为一个优选实施例,约束表达式Di的值域的获取步骤包括:当约束表达式Di中包括R个约束变量和T个常量时,识别约束表达式Di的运算类型,根据运算类型查找值域表得到约束表达式Di的值域;其中值域表包括多个运算类型和值域表达式之间的映射关系,值域表达式用于计算值域;其中R≥1,T≥0。作为一个示例,当运算类型为“>”时,也即当顶层表达式为v>D时,其中v为约束变量,D为值域,Dv为v的当前域,则映射关系中的值域表达式为{1+mind∈Dd,maxd∈Dvd}。当运算类型为“≥”时,其映射关系中的值域表达式为{mind∈Dd,maxd∈Dvd}。当运算类型为“=”时,也即当顶层表达式为v=D时,其中v为约束变量,D为值域,Dv为v的当前域,则映射关系中的值域表达式为D本身。依次类推,建立其他关系运算符及其值域表达式之间的映射关系。
S220,根据约束变量xi的当前域和约束表达式Di的值域之间的交集,得到约束变量xi的近似值域;若约束变量xi的近似值域与约束变量xi的当前域相同,则将约束变量xi的当前域作为第i个顶层表达式的目标值域,将第i个顶层表达式作为目标表达式,执行结束;否则执行S230。
需要说明的是,若通过交集得到的近似值域与约束变量的当前域相同,说明约束变量的当前域已经无法再进行更新了,迭代完成,当前域即为约束变量最优化的取值范围。
S230,获取与约束变量xi相关的M个关联表达式。
其中,关联表达式的获取步骤包括:遍历表达式,查找表达式中是否包括约束变量xi,若包括约束变量xi,则包括约束变量xi的表达式为关联表达式。
需要说明的是,S230获取M个关联表达式的步骤还可以是跟S100获取N个顶层表达式的步骤同时进行,也可以是在S220获取到约束变量xi的近似值域之后进行,还可以是在S220之前的任何一个步骤进行,不做限定。
S240,分别优化M个关联表达式。
需要说明的是,优化每个关联表达式的目的在于,根据约束变量xi的近似值域进一步简化关联表达式。
进一步,第j个关联表达式的优化步骤,j的取值范围为1到M,包括:
S241,获取第j个关联表达式中与约束变量xi相关的子表达式,判断子表达式的所属的表达式类别,得到目标映射关系组;在目标映射关系组中查找匹配约束变量xi的近似值域,得到第j个关联表达式的目标结果,所述目标结果包括确定的目标结果和不确定的目标结果。
作为一个示例,对于包括约束变量g的关联表达式“!g->xinside{[1:10]}”,其中“!g”为与约束变量g相关的子表达式。
其中,每个表达式类别对应一个映射关系组,每个映射关系组中包括变量的近似值域与目标结果之间的多个映射关系。因此,在获取目标结果时,首选判断第j个关联表达式所属的表达式类别,判断方法是通过正则表达式的匹配。在匹配到相应的映射关系组之后,再查找匹配相应的变量的近似值域即可得到对应的目标结果。
其中,表达式类别包括逻辑运算、关系运算、if-then-else运算、集合运算、位运算和算数运算等。
其中,映射关系组的获取步骤包括:
S2411,当第j个关联表达式取得确定的H个目标结果时,获取每个确定的目标结果对应的第j个关联表达式中所有变量的近似值域分段组合,其中H≥1;将每个确定的目标结果及其所有变量的近似值域分段组合之间建立映射关系。
S2413,否则,将剩余的近似值域组合与不确定的目标结果建立映射关系。
S2414,第j个关联表达式对应的所有映射关系组成映射关系组。
其中,当表达式类别为逻辑运算、关系运算或者集合运算时,目标结果包括确定的目标结果和不确定的目标结果,其中确定的目标结果包括false和True这两种。当表达式类别为if-then-else运算时,例如,对于D1?D2:D3,此时将D1的定义域划分为D1⊅{[0:0]}、D1={[0:0]}和其他,当D1⊅{[0:0]}时目标结果为确定的D2,当D1={[0:0]}时目标结果为确定的D3,否则目标结果为D2和D3的并集。当表达式的类别为位运算或者算数运算时,除了操作域只包含单值时,可以计算得到确定的目标结果;否则,对应不确定的目标结果。
作为一个示例,当检测到“D1&&xi”,则确定当前表达式为逻辑表达式,再进一步判断D1和xi的值域,当D1={[0:0]}或xi={[0:0]},则目标结果为false;当D1⊅{[0:0]}且xi⊅{[0:0]},则目标结果为True;否则,目标结果为不确定。其中,false和True为确定的目标结果。再如,当检测到“!D”,则确定当前表达式为逻辑表达式,再进一步判断D的值域,当D={[0:0]}时,则目标结果为True;当D⊅{[0:0]},则目标结果为false;否则,目标结果为不确定。
S242,根据确定的目标结果优化第j个关联表达式,得到优化的第j个关联表达式;将优化的第j个关联表达式作为目标表达式。
作为一个优选实施例,根据确定的目标结果优化第j个关联表达式的步骤包括:将确定的目标结果代入关联表达式,替换子表达式,并根据简化映射表对关联表达式进行简化,得到优化的关联表达式。
作为一个优选实施例,简化映射表包括预设表达式类型和简化结果之间的映射关系。作为一个示例,映射关系可以是预设表达式“!false”与简化结果“true”,或者预设表达式“bool_expr&&true”与简化结果“bool_expr”,其中bool_expr表示任意的布尔表达式。
作为一个示例,在简化之前的关联表达式为“!g->xinside{[1:10]}”,当经过S241处理之后得到!g:=True,为一个确定的目标结果。因此,在按照S242的步骤将确定的目标结果代入关联表达式之后得到True->xinside{[1:10]},因而得到的简化之后的关联表达式为xinside{[1:10]}。也即目标表达式为xinside{[1:10]}。
通过本发明提供的方法对约束求解器的输入数据进行预处理,通过约束变量的当前域和约束表达式的值域做交集来缩小约束变量的近似值域,然后通过获取约束变量的关联表达式,将关联表达式中的子表达式替换为确定的目标结果,根据确定的目标结果优化关联表达式得到目标表达式,目标表达式即为预处理之后的表达式,将目标表达式输入约束求解器进行求解,能够大幅度的降低约束问题的复杂度,减少硬件计算资源开销和计算时间的开销,提高求解效率。
本发明的实施例还提供了一种非瞬时性计算机可读存储介质,该存储介质可设置于电子设备之中以保存用于实现方法实施例中一种方法相关的至少一条指令或至少一段程序,该至少一条指令或该至少一段程序由该处理器加载并执行以实现上述实施例提供的方法。
本发明的实施例还提供了一种电子设备,包括处理器和前述的非瞬时性计算机可读存储介质。
本发明的实施例还提供一种计算机程序产品,其包括程序代码,当所述程序产品在电子设备上运行时,所述程序代码用于使该电子设备执行本说明书上述描述的根据本发明各种示例性实施方式的方法中的步骤。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上示例仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员还应理解,可以对实施例进行多种修改而不脱离本发明的范围和精神。本发明开的范围由所附权利要求来限定。

Claims (10)

1.一种约束求解器输入信号的预处理方法,其特征在于,所述方法包括如下步骤:
S100,获取约束求解器输入信号中每个约束满足问题的N个顶层表达式,每个顶层表达式包括约束变量和约束表达式,所述约束变量具有当前域;
S200,根据预处理步骤对每个顶层表达式进行预处理,得到优化的目标表达式;所述目标表达式用于输入约束求解器得到随机激励;其中,第i个顶层表达式的预处理步骤,i的取值范围为1到N,包括:
S210,获取第i个顶层表达式中约束变量xi的当前域和约束表达式Di的值域;
S220,根据约束变量xi的当前域和约束表达式Di的值域之间的交集,得到约束变量xi的近似值域;若约束变量xi的近似值域与约束变量xi的当前域相同,则将约束变量xi的当前域作为第i个顶层表达式的目标值域,将第i个顶层表达式作为目标表达式,执行结束;否则执行S230和S240;
S230,获取与约束变量xi相关的M个关联表达式;
S240,分别优化M个关联表达式,其中第j个关联表达式的优化步骤,j的取值范围为1到M,包括:
S241,获取第j个关联表达式中与约束变量xi相关的子表达式,判断子表达式所属的表达式类别,得到目标映射关系组;在目标映射关系组中查找匹配约束变量xi的近似值域,得到第j个关联表达式的目标结果,所述目标结果包括确定的目标结果和不确定的目标结果;
S242,根据确定的目标结果优化第j个关联表达式,得到优化的第j个关联表达式;将优化的第j个关联表达式作为目标表达式。
2.根据权利要求1所述的方法,其特征在于,S210中约束表达式Di的值域的获取步骤包括:当约束表达式Di中包括R个约束变量和T个常量时,识别约束表达式Di的运算类型,根据运算类型查找值域表得到约束表达式Di的值域;其中值域表包括多个运算类型和值域表达式之间的映射关系,值域表达式用于计算值域;其中R≥1,T≥0。
3.根据权利要求1所述的方法,其特征在于,S230中关联表达式的获取步骤包括:遍历表达式,查找表达式中是否包括约束变量xi,若包括约束变量xi,则包括约束变量xi的表达式为关联表达式。
4.根据权利要求1所述的方法,其特征在于,S241中每个表达式类别对应一个映射关系组,每个映射关系组中包括变量的近似值域与目标结果之间的多个映射关系。
5.根据权利要求4所述的方法,其特征在于,所述映射关系组的获取步骤包括:
S2411,当第j个关联表达式取得确定的H个目标结果时,获取每个确定的目标结果对应的第j个关联表达式中所有变量的近似值域分段组合,其中H≥1;将每个确定的目标结果及其所有变量的近似值域分段组合之间建立映射关系;
S2413,否则,将剩余的近似值域组合与不确定的目标结果建立映射关系;
S2414,第j个关联表达式对应的所有映射关系组成映射关系组。
6.根据权利要求1所述的方法,其特征在于,S242中根据确定的目标结果优化第j个关联表达式的步骤包括:将确定的目标结果代入关联表达式,替换子表达式,并根据简化映射表对关联表达式进行简化,得到优化的关联表达式。
7.根据权利要求6所述的方法,其特征在于,所述简化映射表包括预设表达式类型和简化结果之间的映射关系。
8.根据权利要求1所述的方法,其特征在于,所述表达式类别包括逻辑运算、关系运算、if-then-else运算、集合运算、位运算和算数运算。
9.一种非瞬时性计算机可读存储介质,所述存储介质中存储有至少一条指令或至少一段程序,所述至少一条指令或所述至少一段程序由处理器加载并执行以实现如权利要求1-8中任意一项的所述方法。
10.一种电子设备,其特征在于,包括处理器和权利要求9中所述的非瞬时性计算机可读存储介质。
CN202311190562.2A 2023-09-15 2023-09-15 约束求解器输入信号的预处理方法、电子设备及存储介质 Active CN116933015B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311190562.2A CN116933015B (zh) 2023-09-15 2023-09-15 约束求解器输入信号的预处理方法、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311190562.2A CN116933015B (zh) 2023-09-15 2023-09-15 约束求解器输入信号的预处理方法、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN116933015A true CN116933015A (zh) 2023-10-24
CN116933015B CN116933015B (zh) 2023-12-08

Family

ID=88375699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311190562.2A Active CN116933015B (zh) 2023-09-15 2023-09-15 约束求解器输入信号的预处理方法、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN116933015B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150040107A1 (en) * 2013-07-30 2015-02-05 Synopsys, Inc. Solving an optimization problem using a constraints solver
CN107953881A (zh) * 2017-11-20 2018-04-24 宁波工程学院 基于生存理论确定混合动力车辆初始SoC值范围的方法
US20190042215A1 (en) * 2017-08-07 2019-02-07 Sap Se Template expressions for constraint-based systems
US20200073739A1 (en) * 2018-08-28 2020-03-05 Amazon Technologies, Inc. Constraint solver execution service and infrastructure therefor
CN115729554A (zh) * 2021-08-31 2023-03-03 华为技术有限公司 一种形式化验证约束求解的方法及相关设备
CN116663493A (zh) * 2023-07-26 2023-08-29 北京云枢创新软件技术有限公司 基于约束求解器的条件约束语句求解方法、设备和介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150040107A1 (en) * 2013-07-30 2015-02-05 Synopsys, Inc. Solving an optimization problem using a constraints solver
US20190042215A1 (en) * 2017-08-07 2019-02-07 Sap Se Template expressions for constraint-based systems
CN107953881A (zh) * 2017-11-20 2018-04-24 宁波工程学院 基于生存理论确定混合动力车辆初始SoC值范围的方法
US20200073739A1 (en) * 2018-08-28 2020-03-05 Amazon Technologies, Inc. Constraint solver execution service and infrastructure therefor
CN115729554A (zh) * 2021-08-31 2023-03-03 华为技术有限公司 一种形式化验证约束求解的方法及相关设备
CN116663493A (zh) * 2023-07-26 2023-08-29 北京云枢创新软件技术有限公司 基于约束求解器的条件约束语句求解方法、设备和介质

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
FRANCISCO AZEVEDO: "Cardinal: A Finite Sets Constraint Solver", CONSTRAINTS *
刘晓平等: "工程约束表示模型与求解算法研究", 计算机学报, no. 11 *
季晓慧等: "约束求解与优化技术的结合", 计算机学报, no. 11 *

Also Published As

Publication number Publication date
CN116933015B (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
US10025696B2 (en) System and method for equivalence class analysis-based automated requirements-based test case generation
Benedikt et al. LTL model checking of interval Markov chains
Alfonsi et al. Raven theory manual
Henzinger et al. A classification of symbolic transition systems
KR20200098378A (ko) 설명 정보 확정 방법, 장치, 전자 기기 및 컴퓨터 저장 매체
Kumar et al. Software testing optimization through test suite reduction using fuzzy clustering
US11599700B2 (en) Structural matching for fast re-synthesis of electronic circuits
US11138357B1 (en) Formal verification with EDA application and hardware prototyping platform
US10241767B2 (en) Distributed function generation with shared structures
EP1025492B1 (en) Method for the generation of isa simulators and assemblers from a machine description
Sakai et al. Stable rule extraction and decision making in rough non-deterministic information analysis
Nozaki et al. Application of artificial intelligence technology in product design
CN112766505B (zh) 非单调推理在逻辑动作语言系统刻画中的知识表示方法
CN114443483A (zh) 人工智能系统的测试方法、装置、电子设备及介质
CN116738920B (zh) 一种三维几何内核的芯片3d设计方法及系统
US10515169B1 (en) System, method, and computer program product for computing formal coverage data compatible with dynamic verification
CN116933015B (zh) 约束求解器输入信号的预处理方法、电子设备及存储介质
CN115989489A (zh) 在对话系统中自动创建新意图并分配示例的概念预测
Herbstritt et al. Advanced SAT-techniques for bounded model checking of blackbox designs
CN111581101A (zh) 软件模型的测试方法、装置、设备和介质
US10666255B1 (en) System and method for compacting X-pessimism fixes for gate-level logic simulation
US20200174760A1 (en) Automatic code generation
US10852354B1 (en) System and method for accelerating real X detection in gate-level logic simulation
CN110688368A (zh) 一种构件行为模型挖掘方法与装置
CN114297063B (zh) 针对源代码的自动化形式化建模与验证的方法与系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant