CN116911222A - 一种低功耗的握手协议同步器及相应的方法 - Google Patents
一种低功耗的握手协议同步器及相应的方法 Download PDFInfo
- Publication number
- CN116911222A CN116911222A CN202311172548.XA CN202311172548A CN116911222A CN 116911222 A CN116911222 A CN 116911222A CN 202311172548 A CN202311172548 A CN 202311172548A CN 116911222 A CN116911222 A CN 116911222A
- Authority
- CN
- China
- Prior art keywords
- signal
- data
- input
- output
- handshake
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000012545 processing Methods 0.000 claims abstract description 165
- 238000011144 upstream manufacturing Methods 0.000 claims abstract description 61
- 230000008569 process Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 description 11
- 230000008054 signal transmission Effects 0.000 description 11
- 230000001360 synchronised effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
本发明涉及数据处理技术领域,提供了一种低功耗的握手协议同步器及相应的方法。其中,握手信号控制电路判断是否允许产生输出握手信号;握手信号处理电路通知上游主机可以接收输入数据和产生输出数据并发送至所述下游从机;数据处理电路接收输入数据,根据输入握手信号、输出握手信号和数据输入控制电路对输入数据的解复用选择,寄存输入数据,根据数据输出控制电路对输出数据的复用选择,获取输出数据并发送至下游从机。本发明通过优化电路结构,降低了电路的复杂度,减少了芯片面积。通过设计数据输入控制电路、数据寄存计数电路和数据输出控制电路,实现寄存多笔数据时,只需寄存一次,以降低功耗。
Description
技术领域
本发明涉及数据处理技术领域,特别是涉及一种低功耗的握手协议同步器及相应的方法。
背景技术
随着大规模数字集成电路的快速发展,大型数字芯片对的电路面积、性能和功耗的要求越来越高,而数字芯片的设计作为整个芯片开发流程的前端工作,在优化电路面积、性能和功耗方面具有更显著的优势和作用。在许多应用中,跨时钟区域传送的不仅是单一种类的信号,数据总线、地址总线和控制总线都会同时进行传输,使用握手协议解决这种情况下的信号同步。其中,握手协议指主要用来让客户端及服务器确认彼此的身份的一类网络协议。对于大型的数字芯片,数据信号难免会存在长距离传输的情况,为了保证芯片的整体时序性能,同时确保数据信号传输的稳定性和准确性,需要在芯片电路设计时对数据信号进行同步寄存打拍处理。其中,同步寄存是指对于一个模块而言,其输入信号如果是来自于其他不同时钟频率下的异步数据或不受任何局部时钟控制的突发异步信号,利用寄存器跟随时钟上升沿刷新的特性,将外部数据同步至本地时钟上;打拍处理指,对于异步信号输入,即跨时钟区域输入,采取延迟打拍的方式进行处理;打拍一次即将异步信号输入寄存一次,以便于延迟一个时钟周期进行传输;一般情况下选择将已经完成同步寄存的数据,进行打两拍延迟,打两拍指对异步信号输入寄存一或两次,即将异步信号输入延迟两个时钟周期。
采用握手协议进行数据信号传输时,并不能直接对数据信号进行同步寄存打拍,必须增加控制逻辑以确保时序的正确性。传统的低功耗的握手协议同步器,使用延长握手数据信号传输距离的方式,实现确保时序的正确性。然而,延长握手数据信号传输距离会大幅增加芯片资源的面积开销和功耗。在实际使用中,为了减少面积和功耗,只进行一侧的同步,如有效(valid)信号和数据(data)信号侧,或者完成(ready)信号侧,导致数据信号传输的时序性能大幅下降。
鉴于此,克服该现有技术所存在的缺陷是本技术领域亟待解决的问题。
发明内容
本发明要解决的技术问题是提供一种低功耗的握手协议同步器及相应的方法,解决使用传统的低功耗的握手协议同步器,为了确保时序性能,延长握手数据信号的传输距离时,额外增加了大量的芯片面积和功耗的问题。
本发明采用如下技术方案:
第一方面,本发明提供了一种低功耗的握手协议同步器,包括数据处理电路、握手信号控制电路、握手信号处理电路、数据输入控制电路、数据寄存计数电路和数据输出控制电路,其中:
所述握手信号控制电路,用于根据输入握手信号和从数据寄存计数电路接收的数据处理电路的空状态寄存器的数量状态,产生中间控制信号并发送至所述握手信号处理电路,根据所述中间控制信号允许产生输出握手信号;
所述数据寄存计数电路,用于统计数据处理电路的空状态寄存器的数量状态;
所述握手信号处理电路,用于根据所述中间控制信号,产生输出握手信号并发送至上游主机和下游从机,根据所述输出握手信号允许从所述上游主机接收输入数据和产生输出数据并发送至所述下游从机;
所述数据处理电路,用于接收所述输入数据,根据所述输入握手信号、所述输出握手信号和数据输入控制电路的解复用选择,将所述输入数据存入所述空状态寄存器,根据数据输出控制电路的复用选择,获取所述输出数据,将所述输出数据发送至所述下游从机;
所述数据输入控制电路,用于对所述输入数据进行解复用选择;
所述数据输出控制电路,用于对所述输出数据进行复用选择。
第二方面,本发明还提供了一种低功耗的握手协议同步方法,用于实现第一方面所述的低功耗的握手协议同步器,包括:
握手信号控制电路根据输入握手信号和从数据寄存计数电路接收的数据处理电路的空状态寄存器的数量状态,产生中间控制信号并发送至所述握手信号处理电路,根据所述中间控制信号允许产生输出握手信号;
所述握手信号处理电路根据所述中间控制信号,产生输出握手信号并发送至所述上游主机和所述下游从机,根据所述输出握手信号允许从所述上游主机接收输入数据和产生输出数据并发送至所述下游从机;
所述数据处理电路接收所述输入数据,根据所述输入握手信号、所述输出握手信号和数据输入控制电路对所述输入数据的解复用选择,将所述输入数据存入所述空状态寄存器,根据数据输出控制电路对所述输出数据的复用选择,获取所述输出数据,将所述输出数据发送至所述下游从机。
进一步地,所述输入握手信号包括从上游主机接收的有效输入信号和从下游从机接收的完成输入信号;所述中间控制信号包括有效控制信号和完成控制信号;所述输出握手信号包括完成输出信号;
所述握手信号控制电路根据输入握手信号和从数据寄存计数电路接收的数据处理电路的空状态寄存器的数量状态,产生中间控制信号并发送至所述握手信号处理电路,根据所述中间控制信号允许产生输出握手信号包括:
接收所述有效输入信号,将所述有效输入信号发送至数据处理电路、数据寄存计数电路、数据输入控制电路和数据输出控制电路;接收所述完成输入信号,将所述完成输入信号输出至所述数据寄存计数电路、所述数据输入控制电路、所述数据输出控制电路;
从所述数据寄存计数电路接收计数信号,判断所述计数信号的类型;
若所述计数信号为第一信号,则允许从所述上游主机接收所述输入数据,产生所述完成控制信号并发送至所述握手信号处理电路,当未接收到所述有效输入信号或未接收到所述完成输出信号时,允许产生所述输出数据并发送至所述下游从机,产生所述有效控制信号并发送至所述握手信号处理电路;
若所述计数信号为第二信号,则当未接收到所述有效输入信号或接收到所述完成输入信号时,允许从所述上游主机接收所述输入数据,产生所述完成控制信号并发送至所述握手信号处理电路,当接收到所述完成输入信号且未接收到所述有效输入信号时,允许产生所述输出数据并发送至所述下游从机,产生所述有效控制信号并发送至所述握手信号处理电路;
若所述计数信号为第三信号,则当接收到所述完成输入信号时,允许从所述上游主机接收所述输入数据,产生所述完成控制信号并发送至所述握手信号处理电路。
进一步地,所述输出握手信号还包括有效输出信号;
所述握手信号处理电路根据所述输入握手信号,产生输出握手信号并发送至所述上游主机和所述下游从机,根据所述输出握手信号允许从所述上游主机接收输入数据和产生输出数据并发送至所述下游从机包括:
若接收到所述有效控制信号,则产生所述有效输出信号并发送至所述下游从机、所述数据处理电路和所述数据输出控制电路,以通知允许产生所述输出数据并发送至所述下游从机;
若接收到所述完成控制信号,则产生所述完成输出信号并发送至所述上游主机、所述数据寄存计数电路、所述数据处理电路、所述握手信号控制电路和所述数据输出控制电路,以通知允许从所述上游主机接收所述输入数据。
进一步地,所述从数据寄存计数电路接收的数据处理电路的空状态寄存器的数量状态之前,所述数据寄存计数电路根据所述输入握手信号和所述输出握手信号,确定所述数据处理电路的空状态寄存器的数量,产生所述计数信号并发送至所述数据输入控制电路、所述数据输出控制电路和所述握手信号控制电路,其中:
当接收到完成输入信号、未接收到有效输出信号且至少未接收到有效输入信号和完成输出信号的其中一个时,所述数据处理电路中存在两个所述空状态寄存器,则产生第一信号作为所述计数信号;
当接收到完成输入信号、接收到有效输出信号且至少未接收到有效输入信号和完成输出信号的其中一个时,所述数据处理电路中存在一个所述空状态寄存器,则产生第二信号作为所述计数信号;
当接收到有效输出信号、未接收到完成输入信号且接收到有效输入信号时,所述数据处理电路中不存在所述空状态寄存器,则产生第三信号作为所述计数信号;
将所述计数信号发送至所述数据输入控制电路、所述数据输出控制电路和所述握手信号控制电路。
进一步地,所述数据输入控制电路的解复用选择包括:
当从所述握手信号控制电路接收到所述有效输入信号、从所述数据寄存计数电路接收到类型为第二信号的所述计数信号,且未从所述握手信号控制电路接收到所述完成输入信号时,产生第一输入控制信号并发送至所述数据处理电路和所述数据输出控制电路,控制所述数据处理电路根据所述第一输入控制信号,将所述输入数据存入所述空状态寄存器。
进一步地,所述数据输出控制电路的复用选择包括:
当从所述数据寄存计数电路接收到类型为所述第三信号的所述计数信号、从所述握手信号处理电路接收到所述完成输入信号时,产生数据输出控制信号并发送至所述数据处理电路,控制所述数据处理电路根据所述数据输出控制信号,获取所述输出数据,将所述输出数据发送至所述下游从机。
进一步地,所述数据处理电路接收所述输入数据,根据所述输入握手信号、所述输出握手信号和数据输入控制电路对所述输入数据的解复用选择,将所述输入数据存入所述空状态寄存器,根据数据输出控制电路对所述输出数据的复用选择,获取所述输出数据,将所述输出数据发送至所述下游从机包括:
当接收到所述完成输出信号时,确定允许接收所述输入数据;当接收到所述有效输入信号和所述输入数据时,确定所述输入数据有效;
若从所述数据输入控制电路接收到所述第一输入控制信号,则存在至少一个所述空状态寄存器,将所述输入数据存入第一寄存器;若未从所述数据输入控制电路接收到所述第一输入控制信号,则将所述输入数据存入第二寄存器;
若从所述数据输出控制电路接收到所述数据输出控制信号,则从所述第一寄存器中获取所述输出数据,将所述输出数据发送至所述下游从机;若未从所述数据输出控制电路接收到所述数据输出控制信号,则从所述第二寄存器中获取所述输出数据,将所述输出数据发送至所述下游从机。
进一步地,所述低功耗的握手协议同步器对来自所述上游主机和所述下游从机的输入信号进行同步寄存打拍处理,其中:
在当前时钟周期,所述输入信号存入至寄存器的数据输入端;
在下一时钟周期,所述数据输入端将所述输入信号发送至数据输出端,所述数据输出端根据所述输入信号产生相应的输出信号,并发送所述输出信号。
进一步地,所述数据输入控制电路包含寄存器,其中:
在当前时钟周期,当接收到所述有效输入信号、接收到类型为所述第二信号的所述计数信号,且未接收到所述完成输入信号时,产生第二输入控制信号,所述第二输入控制信号存入至所述寄存器的数据输入端;
在下一时钟周期,所述数据输入端将所述第二输入控制信号发送至数据输出端,所述数据输出端将所述第二输入控制信号发送至选择器;当接收到所述有效输入信号、接收到类型为所述第二信号的所述计数信号,且未接收到所述完成输入信号时,根据所述选择器中的所述第二输入控制信号,确定所述输入数据存入的所述空状态寄存器,产生所述第一输入控制信号并发送至所述数据处理电路和所述数据输出控制电路。
与现有技术相比,本发明的有益效果在于:
通过优化电路结构,将对输入数据的控制逻辑拆分为数据输入控制电路、数据寄存计数电路和数据输出控制电路,降低了电路的复杂度,减少了芯片面积,且避免了控制逻辑集中在对其中一个寄存器中输入数据的处理。通过设计数据输入控制电路、数据寄存计数电路和数据输出控制电路,对输入数据进行解复用选择,对输出数据进行复用选择,实现寄存多笔数据时,只需寄存一次,以降低功耗,在同时进行两侧同步的情况下,保证数据信号传输的时序性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1是本发明实施例提供的一种低功耗的握手协议同步器的信号传输示意图;
图2是本发明实施例提供的握手信号控制电路的电路示意图;
图3是本发明实施例提供的数据寄存计数电路的电路示意图;
图4是本发明实施例提供的握手信号处理电路的电路结构示意图;
图5是本发明实施例提供的数据处理电路的电路结构示意图;
图6是本发明实施例提供的数据输入控制电路的电路结构示意图;
图7是本发明实施例提供的数据输出控制电路的电路结构示意图;
图8是本发明实施例提供的使用单个握手协议同步器的连接示意图;
图9是本发明实施例提供的使用多个握手协议同步器的连接示意图;
图10是本发明实施例提供的一种低功耗的握手协议同步方法的流程示意图;
图11是本发明实施例提供的数据寄存计数电路的输入与输出的真值表;
图12本发明实施例步骤10的具体流程示意图;
图13是本发明实施例步骤20的具体流程示意图;
图14是本发明实施例步骤30的具体流程示意图;
图15是本发明实施例的一种具体流程示意图;
图16是本发明实施例的另一种具体流程示意图;
图17是本发明实施例提供的一种使用DC综合工具的评估结果示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
在本发明的描述中,术语“内”、“外”、“纵向”、“横向”、“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作,因此不应当理解为对本发明的限制。
本发明中术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本申请中,除非另有明确的规定和限定,术语“连接”应做广义理解,例如,“连接”可以是固定连接,也可以是可拆卸连接,或成一体;可以是直接相连,也可以通过中间媒介间接相连。
此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
在使用握手协议进行跨时钟区域的数据传输时,由于必须增加控制逻辑以确保同步寄存打拍处理时的时序正确性,现有技术的握手协议同步器使用延长握手数据信号传输距离的方式,实现控制逻辑。但延长握手数据信号传输距离会大幅增加芯片资源的面积开销和功耗。且通过延长握手数据信号传输距离的方式增加控制逻辑,在实现一笔以上的数据信号的传输时,会多次重复寄存同一数据信号,如通过设计两个寄存器,实现两笔数据信号的传输,传输时,两笔数据信号依次存储于两个寄存器,即先存储于第一个寄存器再存储于第二个寄存器。现有技术的握手协议同步器对于前述的第一个寄存器,没有针对减少信号翻转设计控制逻辑,从而导致功耗较大,对于前述的第二个寄存器,实现控制逻辑的电路较为复杂,现有技术的握手协议同步器的控制逻辑集中在对第二个寄存器中数据信号的处理,也增加了一定功耗和面积开销。在实际使用中,为了减少面积和功耗,只进行一侧的同步,导致数据信号传输的时序性能大幅下降。
本发明实施例通过优化握手协议同步器芯片的电路结构,避免了延长握手数据信号的传输距离,在实现对数据信号传输时序和性能进行优化的同时,显著的降低了数据信号传输的功耗,减少了芯片的面积开销,且降低了电路结构的复杂度。如图1所示,本发明实施例提供了一种低功耗的握手协议同步器,包括数据处理电路、握手信号控制电路、握手信号处理电路、数据输入控制电路、数据寄存计数电路和数据输出控制电路,其中:
所述握手信号控制电路,用于根据输入握手信号和从数据寄存计数电路接收的数据处理电路的空状态寄存器的数量状态,产生中间控制信号并发送至所述握手信号处理电路,根据所述中间控制信号允许产生输出握手信号。
所述数据寄存计数电路,用于统计数据处理电路的空状态寄存器的数量状态。
所述握手信号处理电路,用于根据所述中间控制信号,产生输出握手信号并发送至上游主机和下游从机,根据所述输出握手信号允许从所述上游主机接收输入数据和产生输出数据并发送至所述下游从机。
所述数据处理电路,用于接收所述输入数据,根据所述输入握手信号、所述输出握手信号和数据输入控制电路的解复用选择,将所述输入数据存入所述空状态寄存器,根据数据输出控制电路的复用选择,获取所述输出数据,将所述输出数据发送至所述下游从机。
所述数据输入控制电路,用于对所述输入数据进行解复用选择。
所述数据输出控制电路,用于对所述输出数据进行复用选择。
其中,输入握手信号包括从上游主机接收的有效输入(vin)信号,和从下游从机接收的完成输入(rdy_in)信号,输出握手信号包括输出至下游主机的有效输出(vout)信号,和输出至上游主机的完成输出(rdy_out)信号;输入数据(din)和输出数据(dout)为数据(data)信号。有效输入信号与有效输出信号为握手协议中的有效(valid)信号,完成输入信号与完成输出信号为握手协议中的完成(ready)信号。一般情况下,输入数据与有效输入信号一同发送,输出数据与有效输出信号一同发送;上游主机通过有效输入信号通知与其直接连接的握手协议同步器,该输入数据为有效数据;握手协议同步器通过有效输出信号通知与其直接连接的下游从机(或另一个握手协议同步器),该输入数据为有效数据。完成输入信号与完成输出信号由下游从机和握手协议同步器根据自身情况发送;下游从机通过完成输入信号通知与其直接连接的握手协议同步器,允许握手协议同步器的输出数据输入下游从机;握手协议同步器通过完成输出信号通知与其直接连接的上游主机,允许上游主机的输入数据输入握手协议同步器。其中,空状态寄存器为未寄存数据(即为空)的寄存器。
如图2所示,其中,数据处理电路中设置两个寄存器,分别为第一寄存器(reg1)和第二寄存器(reg0),从数据寄存计数电路接收的数据处理电路的空状态寄存器的数量状态为计数信号,包括第一(count0)信号、第二(count1)信号和第三(count2)信号。接收到第一信号(count0=1/count0有效)表示数据处理电路内的空状态寄存器的数量为2,接收到第二信号(count1=1/count1有效)表示数据处理电路内的空状态寄存器的数量为1,接收到第三信号(count2=1/count2有效)表示数据处理电路内的空状态寄存器的数量为0。中间控制信号包括有效控制(vout_ctr)信号和完成控制(rdy_out_ctr)信号。
握手信号控制电路用于根据有效输入信号、完成输入信号和计数信号,产生有效控制信号和完成控制信号并发送至所述握手信号处理电路。其中,设置用于接收完成输出信号的或门,以对其进行或运算,确定未接收到完成输出信号(完成输出信号无效),即握手协议同步器不允许新的输入数据输入。握手信号控制电路实现了下文本发明实施例中的一种低功耗的握手协议同步方法的控制逻辑,输出有效控制信号和完成控制信号。
其中,或门,又称或电路。如果几个条件中,只要有一个条件得到满足,某事件就会发生,这种关系叫做“或”逻辑关系。具有“或”逻辑关系的电路叫做或门。或门有多个输入端,一个输出端,多输入或门可由多个2输入或门构成。只要输入中有一个为高电平时(逻辑1),输出就为高电平(逻辑1);只有当所有的输入全为低电平时,输出才为低电平。
如图3所示,数据寄存计数电路用于通过接收有效输入信号、完成输入信号、有效输出信号和完成输出信号,设置两个选择器,用于实现对输入握手信号和输出握手信号的选择判断逻辑,设置一个寄存器,用于暂存选择判断的计算结果,统计数据处理电路的空状态寄存器的数量状态。
如图4所示,握手信号处理电路负责控制输出握手信号。根据有效控制信号和完成控制信号,产生有效输出信号并发送至下游主机,以通知下游从机输出数据为有效数据;产生完成输出信号输出至上游主机,以通知上游主机允许从上游主机接收输入数据。握手信号处理电路通过设置两个选择器,用于实现对输入数据、有效输入信号、完成输出信号、第一输入控制信号和输出控制信号的选择判断逻辑;设置两个寄存器,用于暂存选择判断的计算结果。
如图5所示,其中,数据输入控制电路的解复用(demux)选择通过第一输入控制(nxt_sel_in)信号传输给数据处理电路,数据输出控制电路的复用(mux)选择通过输出控制(sel_out)信号传输给数据处理电路。数据处理电路通过设置三个选择器,用于实现对输入数据、有效输入信号、完成输出信号、第一输入控制信号和输出控制信号的选择判断逻辑;设置两个寄存器,用于存储输入数据。在可选的实施例中,本领域普通技术人员可根据具体使用场景,在不付出创造性劳动的前提下,设置两个以上的寄存器,以实现多笔数据仅需寄存一次,增加寄存器个数后的电路设计与本发明实施例中提供的数据处理电路的原理相同。输入数据(通过图5中加粗线条的部分电路传输)为位宽可配置的数据信号。在可选的实施例中,除握手信号以外,上游主机需要通过握手协议同步器发送给下游从机的多个数据信号(即与有效输入同步且在有效输入信号有效时同样有效的信号)可以通过拼接成多个比特位宽的输入数据进行合并,发送至握手协议同步器的数据处理电路。
数据处理电路,用于根据输入数据、有效输入信号、完成输出信号和第一输入控制信号,将所述输入数据存入一个空状态寄存器,根据输出控制信号,确定从数据处理电路内的某个寄存器获取该输出数据,再将该输出数据发送至下游从机。其中,由于现有技术的握手协议同步器通过延长握手输入数据的传输距离实现控制逻辑,多次重复寄存同一输入数据(两个寄存器时,寄存于其中一个寄存器后又寄存于另一个寄存器),而本发明实施例的低功耗的握手协议同步器只需要寄存一次(两个寄存器时,寄存于其中一个寄存器),使得本发明实施例的低功耗的握手协议同步器在输入数据的位宽越大时,节省的功耗越大。
如图6所示,数据输入控制电路,用于对输入数据进行解复用选择,负责选择输入数据输入的寄存器。通过设置一个选择器,用于实现对有效输入信号、第二信号和完成输入信号的选择判断逻辑,设置一个寄存器,通过寄存第二输入控制信号(sel_in),暂存上一个时钟周期选择判断的计算结果,以便于当前时钟周期根据有效输入信号、第二信号和完成输入信号,在当前时钟周期直接产生第二输入控制信号(nxt_sel_in),确定将该输入数据输入至数据处理电路中一个空状态寄存器。其中,非门又称非电路,是逻辑电路的基本单元,当输入为高电平(逻辑1)时,输出为低电平(逻辑0),当输入为低电平时,输出为高电平。
如图7所示,数据输出控制电路,用于对输出数据进行复用选择,负责根据当前时钟周期的输入握手信号和输出握手信号,以及数据处理电路的空状态寄存器的数量状态,产生控制输出握手信号的有效控制信号和完成控制信号。通过设置一个寄存器,用于暂存选择判断的计算结果,即输出控制信号(sel_out)。
上述电路的具体控制逻辑说明见下文中本发明实施例的低功耗的握手协议同步方法。
值得注意的是,本发明实施例的寄存器中均包含数据输入端(D触发器)、数据输出端(Q触发器)、清零端(clr模块)和时钟输入端(在图中寄存器中以三角形表示)。数据输入端和数据输出端用于实现同步寄存打拍处理。清零端用于寄存器的复位,每次寄存器开始工作时将数据输出端清零,使数据输出端只能输出低电平(逻辑0)。时钟输入端(时钟引脚)用于控制输入数据的传输和存储,当时钟输入引脚接收到一个上升沿(或下降沿),芯片就会将数据输入端的状态进行一次更新,从而实现输入数据的存储或传输。
如图8所示,本发明实施例提供了一个使用单个本发明实施例的低功耗的握手协议同步器与上游主机和下游从机连接的具体实例。其中,上游主机的握手信号发送端口与握手协议同步器的上游握手端口相连,下游从机的握手信号发送端口与握手协议同步器的下游握手端口相连。以三种信号为例进行了合并,发送至握手协议同步器,分别为地址(addr)信号,数据(data)信号以及计数值(count)信号。握手协议同步器的输出数据(dout)会经过拆分再发送给下游从机的相应端口。
如图9所示,本发明实施例提供了一个使用多个本发明实施例的低功耗的握手协议同步器与上游主机和下游从机级联的具体实例。第一级握手协议同步器的下游端口分别与对应的第二级握手协议同步器的上游端口相连接。第二级握手协议同步器的下游分别与对应的下一级握手协议同步器的上游端口相连接,以此类推。通过将多个本发明实施例的低功耗的握手协议同步器级联,进一步优化了握手协议的时序和性能,实现更显著的功耗降低。级联的握手协议同步器越多时,使用本发明实施例的握手协议同步器相比使用现有技术的握手协议同步器,功耗节省越明显。
在上述实施例提供的低功耗的握手协议同步器的基础上,本发明实施例还提供一种低功耗的握手协议同步方法,所述低功耗的握手协议同步方法用于实现上述实施例的低功耗的握手协议同步器。如图10所示,本发明实施例提供了一种低功耗的握手协议同步方法,包括:
步骤10:握手信号控制电路根据输入握手信号和从数据寄存计数电路接收的数据处理电路的空状态寄存器的数量状态,产生中间控制信号并发送至所述握手信号处理电路,根据所述中间控制信号允许产生输出握手信号。
步骤20:所述握手信号处理电路根据所述中间控制信号,产生输出握手信号并发送至所述上游主机和所述下游从机,根据所述输出握手信号允许从所述上游主机接收输入数据和产生输出数据并发送至所述下游从机。
步骤30:所述数据处理电路接收所述输入数据,根据所述输入握手信号、所述输出握手信号和数据输入控制电路对所述输入数据的解复用选择,将所述输入数据存入所述空状态寄存器,根据数据输出控制电路对所述输出数据的复用选择,获取所述输出数据,将所述输出数据发送至所述下游从机。
其中,数据处理电路负责对输入数据进行存入和取出,在进行存取操作时,会直接受到数据输入控制电路和数据输出控制电路的控制,而间接受到数据寄存计数电路(该电路会输出数据处理电路中的空状态寄存器数量状态)影响。握手信号控制电路负责处理来自上下游的输入握手信号,并且根据从数据输入控制电路、数据输出控制电路和数据寄存计数电路接收的状态信息,控制握手信号处理电路产生输出握手信号。同时,握手信号控制电路分别提交相应的握手状态给数据输入控制电路、数据输出控制电路和数据寄存计数电路。
所述从数据寄存计数电路接收的数据处理电路的空状态寄存器的数量状态之前,所述数据寄存计数电路根据所述输入握手信号和所述输出握手信号,确定所述数据处理电路的空状态寄存器的数量,产生所述计数信号并发送至所述数据输入控制电路、所述数据输出控制电路和所述握手信号控制电路,其中:
当接收到完成输入信号、未接收到有效输出信号且至少未接收到有效输入信号和完成输出信号的其中一个时,所述数据处理电路中存在两个所述空状态寄存器,则产生第一信号作为所述计数信号;当接收到完成输入信号、接收到有效输出信号且至少未接收到有效输入信号和完成输出信号的其中一个时,所述数据处理电路中存在一个所述空状态寄存器,则产生第二信号作为所述计数信号;当接收到有效输出信号、未接收到完成输入信号且接收到有效输入信号时,所述数据处理电路中不存在所述空状态寄存器,则产生第三信号作为所述计数信号。将所述计数信号发送至所述数据输入控制电路、所述数据输出控制电路和所述握手信号控制电路。
如图11所示,数据寄存计数电路根据该真值表和实际接收的数据信号,判断上游主机的握手信号的状态(即是否接收到vin和/或rdy_out)和下游从机的握手信号状态(即是否接收到vout和/或rdy_in),选择性地产生第一信号(count0=1)、第二信号(count1=1)或第三信号(count2=1)作为所述计数信号,即输出数据处理电路内的双寄存器逻辑所寄存数据的数目状态。
当接收到完成输入信号、未接收到有效输出信号且至少未接收到有效输入信号和完成输出信号的其中一个时,表示本发明实施例的握手协议同步器内的数据被读走(即rdy_in=1),且并没有一个新的有效数据输入(即vin和rdy_out至少有一个无效),以及同步器的输出数据无效(即vout=0),表明数据寄存电路的两个寄存器都没有数据,产生第一信号作为所述计数信号(即count0有效/即count0=1)。
当接收到完成输入信号、接收到有效输出信号且至少未接收到有效输入信号和完成输出信号的其中一个时,表示本发明实施例的握手协议同步器内的数据被读走(即rdy_in=1),且并没有一个新的有效数据输入(即vin和rdy_out至少有一个无效),以及本发明实施例的握手协议同步器的输出数据有效(即vout=1),表明数据寄存电路的两个寄存器之一有数据,产生第二信号作为所述计数信号(即count1有效/即count1=1)。
当接收到有效输出信号、未接收到完成输入信号且接收到有效输入信号时,表示本发明实施例的握手协议同步器的输出数据有效(即vout=1),且数据未被读走(即rdy_in=0),以及有新的数据输入(即vin=1),表明数据寄存电路的两个寄存器均存有数据,产生第三信号作为所述计数信号(即count2有效/即count2=1)。
为了更好的阐述本发明实施例的低功耗的握手协议同步方法,对本发明实施例的低功耗的握手协议同步器根据输入握手信号和输出握手信号,实现对输入数据的同步寄存打拍处理的控制逻辑,进行具体说明,接下来对本发明实施例的低功耗的握手协议同步方法的步骤10做进一步的细化,具体而言,如图12所示,所述输入握手信号包括从上游主机接收的有效输入信号和从下游从机接收的完成输入信号;所述中间控制信号包括有效控制信号和完成控制信号。所述输出握手信号包括完成输出信号。所述步骤10包括:
步骤101:接收所述有效输入信号,将所述有效输入信号发送至数据处理电路、数据寄存计数电路、数据输入控制电路和数据输出控制电路;接收所述完成输入信号,将所述完成输入信号输出至所述数据寄存计数电路、所述数据输入控制电路、所述数据输出控制电路。即握手信号控制电路分别提交相应的握手状态给数据输入控制电路、数据输出控制电路和数据寄存计数电路。其中,由于数据处理电路需要根据有效输入信号,判断输入数据是否有效,所以握手信号控制电路在接收有效输入信号后,需要发送至数据集存电路。
步骤102:从所述数据寄存计数电路接收计数信号,判断所述计数信号的类型。
步骤103:若所述计数信号为第一信号,则允许从所述上游主机接收所述输入数据,产生所述完成控制信号并发送至所述握手信号处理电路,当未接收到所述有效输入信号或未接收到所述完成输出信号时,允许产生所述输出数据并发送至所述下游从机,产生所述有效控制信号并发送至所述握手信号处理电路。接收到第一信号(即电路中的count0有效)表示数据处理电路中存在两个所述空状态寄存器,数据处理电路可以寄存输入数据,所以允许从上游主机接收输入数据,产生完成控制信号。此时,当未接收到有效输入信号或未接收到完成输出信号时,表示不存在新的有效输入数据或不允许新的输入数据输入,数据处理电路可以将输出数据发送至下游从机,所以产生有效控制信号。
步骤104:若所述计数信号为第二信号,则当未接收到所述有效输入信号或接收到所述完成输入信号时,允许从所述上游主机接收所述输入数据,产生所述完成控制信号并发送至所述握手信号处理电路,当接收到所述完成输入信号且未接收到所述有效输入信号时,允许产生所述输出数据并发送至所述下游从机,产生所述有效控制信号并发送至所述握手信号处理电路。接收到第二信号(即电路中的count1有效)表示数据处理电路中存在一个所述空状态寄存器,此时,当未接收到有效输入信号或接收到完成输入信号时,表示没有新的输入数据输入或者输入数据将被读出,数据处理电路可以寄存输入数据,所以允许从上游主机接收输入数据,产生完成控制信号。此时,当接收到完成输入信号且未接收到有效输入信号时,表示输入数据将被读出,而没有新的输入数据输入,数据处理电路可以将输出数据发送至下游从机,所以产生有效控制信号。
步骤105:若所述计数信号为第三信号,则当接收到所述完成输入信号时,允许从所述上游主机接收所述输入数据,产生所述完成控制信号并发送至所述握手信号处理电路。接收到第三信号(即电路中的count2有效)表示数据处理电路中不存在空状态寄存器,此时,当接收到完成输入信号时,表示其中一个寄存器的输入数据将被读出(即rdy_in有效),数据处理电路可以寄存输入数据,所以允许从上游主机接收输入数据,产生完成控制信号。
握手信号控制电路,负责根据握手信号的当前状态和下一个状态,以及数据处理电路储存情况,产生完成控制信号(即rdy_out_ctr有效),并将完成控制信号发送至握手信号处理电路,以便于握手信号处理电路通知上游主机;产生有效控制信号(即vout_ctr有效),并将有效控制信号发送至握手信号处理电路,以便于握手信号处理电路通知下游从机。
为了更好的阐述本发明的低功耗的握手协议同步方法,说明握手信号处理电路的控制逻辑,接下来对本发明实施例的低功耗的握手协议同步方法的步骤20做进一步的细化,具体而言,如图13所示,所述输出握手信号还包括有效输出信号。所述步骤20包括:
步骤201:若接收到所述有效控制信号,则产生所述有效输出信号并发送至所述下游从机、所述数据处理电路和所述数据输出控制电路,以通知允许产生所述输出数据并发送至所述下游从机。
步骤202:若接收到所述完成控制信号,则产生所述完成输出信号并发送至所述上游主机、所述数据寄存计数电路、所述数据处理电路、所述握手信号控制电路和所述数据输出控制电路,以通知允许从所述上游主机接收所述输入数据。
为了更好的阐述本发明的低功耗的握手协议同步方法,将本发明实施例对输入数据的控制逻辑进行说明,接下来对本发明实施例的低功耗的握手协议同步方法的步骤30做进一步的细化,具体而言,如图14所示,所述步骤30包括:
步骤301:当接收到所述完成输出信号时,确定允许接收所述输入数据;当接收到所述有效输入信号和所述输入数据时,确定所述输入数据有效。
步骤302:若从所述数据输入控制电路接收到所述第一输入控制信号,则存在至少一个所述空状态寄存器,将所述输入数据存入第一寄存器;若未从所述数据输入控制电路接收到所述第一输入控制信号,则将所述输入数据存入第二寄存器。
本发明实施例的数据处理电路使用两个寄存器,由第一寄存器和第二寄存器其中之一负责寄存输入数据,由上下游的输入握手信号和输出握手信号,以及数据输入控制电路输出的第一输入控制信号,决定存入第一寄存器或第二寄存器。当存在新的有效输入数据,且至少有一个空状态寄存器为空时,若接收到第一输入控制信号,表示需要存入另一个寄存器,则数据存入第一寄存器;否则,数据存入寄存器0。
所述数据输入控制电路的解复用选择包括:
当从所述握手信号控制电路接收到所述有效输入信号、从所述数据寄存计数电路接收到类型为第二信号的所述计数信号,且未从所述握手信号控制电路接收到所述完成输入信号时,产生第一输入控制信号并发送至所述数据处理电路和所述数据输出控制电路,控制所述数据处理电路根据所述第一输入控制信号,将所述输入数据存入所述空状态寄存器。
数据输入控制电路负责选择输入数据输入至第一寄存器或第二寄存器。接收到有效输入信号,表示新的输入数据有效;接收到第二信号表示数据处理电路存在一个空状态寄存器;未接收到完成输入信号,表示数据处理电路的其中一个寄存器包含了一个未被读出的有效数据,则产生第一输入控制信号(即nxt_sel_in信号翻转),用于通知数据处理电路切换使用的寄存器。
输入数据输入控制电路的各种信号只在必要的时候寄存,即只在当新的有效数据到来时,并且数据处理电路的其中一个寄存器包含了一个未被读出的有效数据的时候,信号会寄存在数据输入控制电路的寄存器,nxt_sel_in信号翻转,且在第一寄存器和第二寄存器都未接收到有效输入数据的时候,数据输入控制电路也执行寄存,即产生第二输入控制信号寄存在数据输入控制电路的寄存器中。其他情况下不进行信号翻转。
步骤303:若从所述数据输出控制电路接收到所述数据输出控制信号,则从所述第一寄存器中获取所述输出数据,将所述输出数据发送至所述下游从机;若未从所述数据输出控制电路接收到所述数据输出控制信号,则从所述第二寄存器中获取所述输出数据,将所述输出数据发送至所述下游从机。
所述数据输出控制电路的复用选择包括:
当从所述数据寄存计数电路接收到类型为所述第三信号的所述计数信号、从所述握手信号处理电路接收到所述完成输入信号时,产生数据输出控制信号并发送至所述数据处理电路,控制所述数据处理电路根据所述数据输出控制信号,获取所述输出数据,将所述输出数据发送至所述下游从机。
数据输出控制电路负责选择数据处理电路从第一寄存器或第二寄存器将输出数据发送至下游从机。根据相应的信号,输出数据需要在下一个时钟周期发送时,同时接收到有效输入信号,表示输入数据有效,且接收到完成输出信号,表示有一个寄存器为空,且未接收到有效输出信号,表示另一个寄存器有数据但没有被发送出去,不产生数据输出控制信号(即sel_out信号不翻转),数据处理电路会输出有数据的寄存器中的数据。
接收到第三信号,表示数据处理电路中的两个寄存器均有数据,且接收到完成输入信号,表示其中一个寄存器将被读,那么需要输出的为另一个寄存器中的输出数据,则产生数据输出控制信号(即sel_out信号翻转),用于通知数据处理电路切换输出的寄存器。
输入输出控制电路的各种信号只在必要的时候寄存,即只在接收到第三信号和完成输入信号时,信号会寄存在数据输入控制电路的寄存器,sel_out信号翻转。其他情况下不进行信号翻转。
通过在设计芯片的数据输入控制电路和数据输出控制电路的控制逻辑时,减少信号翻转,即降低握手协议同步器电路的翻转率,降低握手协议同步器的功耗,实现低功耗的握手协议同步器。
本发明实施例的握手协议同步器在实现两笔输入数据在数据处理电路的寄存时,只需要寄存一次(存于reg0或reg1),相比于现有技术寄存两次(先经过reg0寄存,再经过reg1寄存)降低了功耗。
值得注意的是,所述数据处理电路、所述数据寄存计数电路、所述数据输出控制电路和所述握手信号处理电路中均包含寄存器,所述寄存器用于存储相应的输入信号,如图15所示,所述低功耗的握手协议同步器对来自所述上游主机和所述下游从机的输入信号进行同步寄存打拍处理,其中:
步骤401a:在当前时钟周期,所述输入信号存入至寄存器的数据输入端。
步骤402a:在下一时钟周期,所述数据输入端将所述输入信号发送至数据输出端,所述数据输出端根据所述输入信号产生相应的输出信号,并发送所述输出信号。
如图16所示,所述数据输入控制电路包含寄存器,其中:
步骤401b:在当前时钟周期,当接收到所述有效输入信号、接收到类型为所述第二信号的所述计数信号,且未接收到所述完成输入信号时,产生第二输入控制信号,所述第二输入控制信号存入至所述寄存器的数据输入端。
步骤402b:在下一时钟周期,所述数据输入端将所述第二输入控制信号发送至数据输出端,所述数据输出端将所述第二输入控制信号发送至选择器;当接收到所述有效输入信号、接收到类型为所述第二信号的所述计数信号,且未接收到所述完成输入信号时,根据所述选择器中的所述第二输入控制信号,确定所述输入数据存入的所述空状态寄存器,产生所述第一输入控制信号并发送至所述数据处理电路和所述数据输出控制电路。
其中,寄存器包括但不仅限于第一寄存器和第二寄存器,数据处理电路的寄存器为第一寄存器和第二寄存器。
在当前时钟周期,输入信号均存入至寄存器的数据输入端,在下一时钟周期,数据输入端将该输入信号发送至数据输出端,输出端产生输出信号,每个寄存器打一拍,即信号输出延迟一个时钟周期,实现同步寄存打拍处理。
综上所述,整个握手协议同步器完成对三种输入信号的处理(即有效输入信号、完成输入信号和输入数据),会相应产生三种输出信号(即有效输出信号、完成输出信号和输出数据)。通过优化电路结构,将对输入数据的控制逻辑拆分为数据输入控制电路、数据寄存计数电路和数据输出控制电路,降低了电路的复杂度,且避免了控制逻辑集中在对其中一个寄存器中输入数据的处理。通过设计数据输入控制电路、数据寄存计数电路和数据输出控制电路,实现了减少握手协议同步器控制信号的翻转,以降低本发明实施例的握手协议同步器的功耗。在实际使用中,可以在同时进行两侧同步的情况下,保证数据信号传输的时序性能。
如图17所示,本发明实施例提供了一种使用DC(Design Compiler,设计编译器)综合工具,对本发明实施例的低功耗的握手协议同步器进行评估的结果。其中,采用1GHz(千兆赫)的时钟周期频率、三星8nm(纳米)芯片的工艺、0.765V(伏特)的电压,在零下40℃(摄氏度)传输位宽为256bit(比特)的输入数据,实现了相比现有技术的握手协议同步器,降低了57.523uW(即μw,微瓦)动态功耗,减少了7.19um(即μ㎡,平方微米)的芯片面积。其中,时序裕量为数据传输实际所用时间和设计所需时间的差值。
值得说明的是,上述装置和系统内的模块、单元之间的信息交互、执行过程等内容,由于与本发明的处理方法实施例基于同一构思,具体内容可参见本发明方法实施例中的叙述,此处不再赘述。
本领域普通技术人员可以理解实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序可以存储于一计算机可读存储介质中,存储介质可以包括:只读存储器(ROM,Read Only Memory)、随机存取存储器(RAM,Random AccessMemory)、磁盘或光盘等。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种低功耗的握手协议同步器,其特征在于,包括数据处理电路、握手信号控制电路、握手信号处理电路、数据输入控制电路、数据寄存计数电路和数据输出控制电路,其中:
所述握手信号控制电路,用于根据输入握手信号和从数据寄存计数电路接收的数据处理电路的空状态寄存器的数量状态,产生中间控制信号并发送至所述握手信号处理电路,根据所述中间控制信号允许产生输出握手信号;
所述数据寄存计数电路,用于统计数据处理电路的空状态寄存器的数量状态;
所述握手信号处理电路,用于根据所述中间控制信号,产生输出握手信号并发送至上游主机和下游从机,根据所述输出握手信号允许从所述上游主机接收输入数据和产生输出数据并发送至所述下游从机;
所述数据处理电路,用于接收所述输入数据,根据所述输入握手信号、所述输出握手信号和数据输入控制电路的解复用选择,将所述输入数据存入所述空状态寄存器,根据数据输出控制电路的复用选择,获取所述输出数据,将所述输出数据发送至所述下游从机;
所述数据输入控制电路,用于对所述输入数据进行解复用选择;
所述数据输出控制电路,用于对所述输出数据进行复用选择。
2.一种低功耗的握手协议同步方法,其特征在于,所述低功耗的握手协议同步方法用于实现权利要求1所述的低功耗的握手协议同步器,包括:
握手信号控制电路根据输入握手信号和从数据寄存计数电路接收的数据处理电路的空状态寄存器的数量状态,产生中间控制信号并发送至所述握手信号处理电路,根据所述中间控制信号允许产生输出握手信号;
所述握手信号处理电路根据所述中间控制信号,产生输出握手信号并发送至所述上游主机和所述下游从机,根据所述输出握手信号允许从所述上游主机接收输入数据和产生输出数据并发送至所述下游从机;
所述数据处理电路接收所述输入数据,根据所述输入握手信号、所述输出握手信号和数据输入控制电路对所述输入数据的解复用选择,将所述输入数据存入所述空状态寄存器,根据数据输出控制电路对所述输出数据的复用选择,获取所述输出数据,将所述输出数据发送至所述下游从机。
3.根据权利要求2所述的低功耗的握手协议同步方法,其特征在于,所述输入握手信号包括从上游主机接收的有效输入信号和从下游从机接收的完成输入信号;所述中间控制信号包括有效控制信号和完成控制信号;所述输出握手信号包括完成输出信号;
所述握手信号控制电路根据输入握手信号和从数据寄存计数电路接收的数据处理电路的空状态寄存器的数量状态,产生中间控制信号并发送至所述握手信号处理电路,根据所述中间控制信号允许产生输出握手信号包括:
接收所述有效输入信号,将所述有效输入信号发送至数据处理电路、数据寄存计数电路、数据输入控制电路和数据输出控制电路;接收所述完成输入信号,将所述完成输入信号输出至所述数据寄存计数电路、所述数据输入控制电路、所述数据输出控制电路;
从所述数据寄存计数电路接收计数信号,判断所述计数信号的类型;
若所述计数信号为第一信号,则允许从所述上游主机接收所述输入数据,产生所述完成控制信号并发送至所述握手信号处理电路,当未接收到所述有效输入信号或未接收到所述完成输出信号时,允许产生所述输出数据并发送至所述下游从机,产生所述有效控制信号并发送至所述握手信号处理电路;
若所述计数信号为第二信号,则当未接收到所述有效输入信号或接收到所述完成输入信号时,允许从所述上游主机接收所述输入数据,产生所述完成控制信号并发送至所述握手信号处理电路,当接收到所述完成输入信号且未接收到所述有效输入信号时,允许产生所述输出数据并发送至所述下游从机,产生所述有效控制信号并发送至所述握手信号处理电路;
若所述计数信号为第三信号,则当接收到所述完成输入信号时,允许从所述上游主机接收所述输入数据,产生所述完成控制信号并发送至所述握手信号处理电路。
4.根据权利要求3所述的低功耗的握手协议同步方法,其特征在于,所述输出握手信号还包括有效输出信号;
所述握手信号处理电路根据所述输入握手信号,产生输出握手信号并发送至所述上游主机和所述下游从机,根据所述输出握手信号允许从所述上游主机接收输入数据和产生输出数据并发送至所述下游从机包括:
若接收到所述有效控制信号,则产生所述有效输出信号并发送至所述下游从机、所述数据处理电路和所述数据输出控制电路,以通知允许产生所述输出数据并发送至所述下游从机;
若接收到所述完成控制信号,则产生所述完成输出信号并发送至所述上游主机、所述数据寄存计数电路、所述数据处理电路、所述握手信号控制电路和所述数据输出控制电路,以通知允许从所述上游主机接收所述输入数据。
5.根据权利要求3所述的低功耗的握手协议同步方法,其特征在于,所述从数据寄存计数电路接收的数据处理电路的空状态寄存器的数量状态之前,所述数据寄存计数电路根据所述输入握手信号和所述输出握手信号,确定所述数据处理电路的空状态寄存器的数量,产生所述计数信号并发送至所述数据输入控制电路、所述数据输出控制电路和所述握手信号控制电路,其中:
当接收到完成输入信号、未接收到有效输出信号且至少未接收到有效输入信号和完成输出信号的其中一个时,所述数据处理电路中存在两个所述空状态寄存器,则产生第一信号作为所述计数信号;
当接收到完成输入信号、接收到有效输出信号且至少未接收到有效输入信号和完成输出信号的其中一个时,所述数据处理电路中存在一个所述空状态寄存器,则产生第二信号作为所述计数信号;
当接收到有效输出信号、未接收到完成输入信号且接收到有效输入信号时,所述数据处理电路中不存在所述空状态寄存器,则产生第三信号作为所述计数信号;
将所述计数信号发送至所述数据输入控制电路、所述数据输出控制电路和所述握手信号控制电路。
6.根据权利要求3所述的低功耗的握手协议同步方法,其特征在于,所述数据输入控制电路的解复用选择包括:
当从所述握手信号控制电路接收到所述有效输入信号、从所述数据寄存计数电路接收到类型为第二信号的所述计数信号,且未从所述握手信号控制电路接收到所述完成输入信号时,产生第一输入控制信号并发送至所述数据处理电路和所述数据输出控制电路,控制所述数据处理电路根据所述第一输入控制信号,将所述输入数据存入所述空状态寄存器。
7.根据权利要求6所述的低功耗的握手协议同步方法,其特征在于,所述数据输出控制电路的复用选择包括:
当从所述数据寄存计数电路接收到类型为所述第三信号的所述计数信号、从所述握手信号处理电路接收到所述完成输入信号时,产生数据输出控制信号并发送至所述数据处理电路,控制所述数据处理电路根据所述数据输出控制信号,获取所述输出数据,将所述输出数据发送至所述下游从机。
8.根据权利要求7所述的低功耗的握手协议同步方法,其特征在于,所述数据处理电路接收所述输入数据,根据所述输入握手信号、所述输出握手信号和数据输入控制电路对所述输入数据的解复用选择,将所述输入数据存入所述空状态寄存器,根据数据输出控制电路对所述输出数据的复用选择,获取所述输出数据,将所述输出数据发送至所述下游从机包括:
当接收到所述完成输出信号时,确定允许接收所述输入数据;当接收到所述有效输入信号和所述输入数据时,确定所述输入数据有效;
若从所述数据输入控制电路接收到所述第一输入控制信号,则存在至少一个所述空状态寄存器,将所述输入数据存入第一寄存器;若未从所述数据输入控制电路接收到所述第一输入控制信号,则将所述输入数据存入第二寄存器;
若从所述数据输出控制电路接收到所述数据输出控制信号,则从所述第一寄存器中获取所述输出数据,将所述输出数据发送至所述下游从机;若未从所述数据输出控制电路接收到所述数据输出控制信号,则从所述第二寄存器中获取所述输出数据,将所述输出数据发送至所述下游从机。
9.根据权利要求2所述的低功耗的握手协议同步方法,其特征在于,所述低功耗的握手协议同步器对来自所述上游主机和所述下游从机的输入信号进行同步寄存打拍处理,其中:
在当前时钟周期,所述输入信号存入至寄存器的数据输入端;
在下一时钟周期,所述数据输入端将所述输入信号发送至数据输出端,所述数据输出端根据所述输入信号产生相应的输出信号,并发送所述输出信号。
10.根据权利要求6所述的低功耗的握手协议同步方法,其特征在于,所述数据输入控制电路包含寄存器,其中:
在当前时钟周期,当接收到所述有效输入信号、接收到类型为所述第二信号的所述计数信号,且未接收到所述完成输入信号时,产生第二输入控制信号,所述第二输入控制信号存入至所述寄存器的数据输入端,以通知;
在下一时钟周期,所述数据输入端将所述第二输入控制信号发送至数据输出端,所述数据输出端将所述第二输入控制信号发送至选择器;当接收到所述有效输入信号、接收到类型为所述第二信号的所述计数信号,且未接收到所述完成输入信号时,根据所述选择器中的所述第二输入控制信号,确定所述输入数据存入的所述空状态寄存器,产生所述第一输入控制信号并发送至所述数据处理电路和所述数据输出控制电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311172548.XA CN116911222B (zh) | 2023-09-12 | 2023-09-12 | 一种低功耗的握手协议同步器及相应的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311172548.XA CN116911222B (zh) | 2023-09-12 | 2023-09-12 | 一种低功耗的握手协议同步器及相应的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116911222A true CN116911222A (zh) | 2023-10-20 |
CN116911222B CN116911222B (zh) | 2023-12-01 |
Family
ID=88363361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311172548.XA Active CN116911222B (zh) | 2023-09-12 | 2023-09-12 | 一种低功耗的握手协议同步器及相应的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116911222B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004063931A2 (en) * | 2003-01-16 | 2004-07-29 | Thomson Licensing S.A. | Method and system for optimization of a data processing chain using synchronous handshake protocol with data assembly and segmentation |
US20050034017A1 (en) * | 2003-08-04 | 2005-02-10 | Cedric Airaud | Cross-triggering of processing devices |
US7352836B1 (en) * | 2001-08-22 | 2008-04-01 | Nortel Networks Limited | System and method of cross-clock domain rate matching |
US20140250313A1 (en) * | 2013-03-01 | 2014-09-04 | Raytheon Company | Minimizing power consumption in asynchronous dataflow architectures |
CN115981449A (zh) * | 2022-12-05 | 2023-04-18 | 杭州万高科技股份有限公司 | 一种基于无时钟唤醒的低功耗系统 |
US20230146861A1 (en) * | 2021-11-09 | 2023-05-11 | Radiance Technologies, Inc. | Asynchronous Reset Physically Unclonable Function Circuit |
-
2023
- 2023-09-12 CN CN202311172548.XA patent/CN116911222B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7352836B1 (en) * | 2001-08-22 | 2008-04-01 | Nortel Networks Limited | System and method of cross-clock domain rate matching |
WO2004063931A2 (en) * | 2003-01-16 | 2004-07-29 | Thomson Licensing S.A. | Method and system for optimization of a data processing chain using synchronous handshake protocol with data assembly and segmentation |
US20050034017A1 (en) * | 2003-08-04 | 2005-02-10 | Cedric Airaud | Cross-triggering of processing devices |
US20140250313A1 (en) * | 2013-03-01 | 2014-09-04 | Raytheon Company | Minimizing power consumption in asynchronous dataflow architectures |
US20230146861A1 (en) * | 2021-11-09 | 2023-05-11 | Radiance Technologies, Inc. | Asynchronous Reset Physically Unclonable Function Circuit |
CN115981449A (zh) * | 2022-12-05 | 2023-04-18 | 杭州万高科技股份有限公司 | 一种基于无时钟唤醒的低功耗系统 |
Non-Patent Citations (2)
Title |
---|
NAJVIRT, R. 等: "Equivalence of clock gating and synchronization with applicability to GALS communication", IN 2014 24TH INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION (PATMOS), pages 1 - 8 * |
金大超;冷建伟;: "异步时钟域信号同步的实现", 天津理工大学学报, no. 03, pages 40 - 44 * |
Also Published As
Publication number | Publication date |
---|---|
CN116911222B (zh) | 2023-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Bainbridge et al. | Chain: a delay-insensitive chip area interconnect | |
US8352774B2 (en) | Inter-clock domain data transfer FIFO circuit | |
EP1590835B1 (en) | Asynchronous system-on-a-chip interconnect | |
CN1791120B (zh) | 用于有效对准并行数据信道上的数据比特的系统和方法 | |
US5265216A (en) | High performance asynchronous bus interface | |
Villiger et al. | Self-timed ring for globally-asynchronous locally-synchronous systems | |
CN101377691B (zh) | 一种apb总线跨时钟域访问的电路及方法 | |
CN115080494B (zh) | Spi从机电路、spi通信方法、接口和芯片 | |
CN1570907B (zh) | 多处理器系统 | |
CN108683536B (zh) | 异步片上网络的可配置双模式融合通信方法及其接口 | |
CN102221986A (zh) | 一种基于pci总线的高速数据缓存与采集系统 | |
Ax et al. | Comparing synchronous, mesochronous and asynchronous NoCs for GALS based MPSoCs | |
US7590146B2 (en) | Information processing unit | |
CN100389413C (zh) | 串行通信总线外部设备接口 | |
Attia et al. | Network interface sharing for SoCs based NoC | |
Ono et al. | A modular synchronizing FIFO for NoCs | |
Alhussien et al. | A scalable delay insensitive asynchronous NoC with adaptive routing | |
CN116911222B (zh) | 一种低功耗的握手协议同步器及相应的方法 | |
CN111313869B (zh) | 一种千兆以太网收发器的时钟切换电路 | |
CN110768778A (zh) | 一种单线通信电路、通信方法及通信系统 | |
bin Jamaludin et al. | Design and analysis of serial peripheral interface for automotive controller | |
CN114371876A (zh) | 一种寄存器的配置电路以及一种集成电路芯片 | |
Nambinina et al. | Extension of the lisnoc (network-on-chip) with an axi-based network interface | |
CN210518362U (zh) | 一种单线通信电路及通信系统 | |
US6430697B1 (en) | Method and apparatus for reducing data return latency of a source synchronous data bus by detecting a late strobe and enabling a bypass path |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |