CN116909492A - 一种存储设备及其控制方法 - Google Patents

一种存储设备及其控制方法 Download PDF

Info

Publication number
CN116909492A
CN116909492A CN202311169614.8A CN202311169614A CN116909492A CN 116909492 A CN116909492 A CN 116909492A CN 202311169614 A CN202311169614 A CN 202311169614A CN 116909492 A CN116909492 A CN 116909492A
Authority
CN
China
Prior art keywords
data
data transfer
host
unit
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311169614.8A
Other languages
English (en)
Other versions
CN116909492B (zh
Inventor
祖旭
王守磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Kangxinwei Storage Technology Co Ltd
Original Assignee
Hefei Kangxinwei Storage Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Kangxinwei Storage Technology Co Ltd filed Critical Hefei Kangxinwei Storage Technology Co Ltd
Priority to CN202311169614.8A priority Critical patent/CN116909492B/zh
Publication of CN116909492A publication Critical patent/CN116909492A/zh
Application granted granted Critical
Publication of CN116909492B publication Critical patent/CN116909492B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明提供了一种存储设备及其控制方法，其中存储设备包括：主控制器，与主机电性连接，以接收主机命令和主机数据；以及闪存，与主控制器电性连接；其中主控制器包括：数据转移单元，数据转移单元具有第一输入端和第一输出端，且第一输入端和第一输出端电性连接，当主控制器接收到主机命令，数据转移单元启动，且数据转移单元启用第一输入端和第一输出端，其中，当数据转移单元的数据转移量达到第一数据转移阈值，数据转移单元关闭；前端存储单元，电性连接于第一输入端，当主控制器接收到主机命令，前端存储单元开启，且主机对前端存储单元写入主机数据；以及数据存储单元，电性连接于第一输出端。本发明能够提升存储设备的性能。

Description

一种存储设备及其控制方法
技术领域
本发明涉及存储技术领域，特别涉及一种存储设备及其控制方法。
背景技术
在存储技术领域，存储器的稳定性和数据传输速率，以及数据存储的准确性等因素直接影响着存储设备的性能。并且，存储器的性能受存储器固件水平和硬件水平的双重制约。
在存储器固件和硬件的协同工作中，固件对硬件资源的不合理调用，以及固件执行状态的反馈滞后性都会给存储器数据处理造成额外耗时。
发明内容
本发明的目的在于提供一种存储设备及其控制方法，能够提升存储器和主机间的数据传输效率，从而提升存储器的性能。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明提供了一种存储设备，包括：
主控制器，与主机电性连接，以接收主机命令和主机数据；以及
闪存，与所述主控制器电性连接；
其中所述主控制器包括：
数据转移单元，所述数据转移单元具有第一输入端和第一输出端，且所述第一输入端和所述第一输出端电性连接，当所述主控制器接收到所述主机命令，所述数据转移单元启动，且所述数据转移单元启用所述第一输入端和所述第一输出端，其中，当所述数据转移单元的数据转移量达到第一数据转移阈值，所述数据转移单元关闭；
前端存储单元，电性连接于所述第一输入端，当所述主控制器接收到所述主机命令，所述前端存储单元开启，且所述主机对所述前端存储单元写入所述主机数据；以及
数据存储单元，电性连接于所述第一输出端。
在本发明一实施例中，所述主控制器包括后端存储单元，所述后端存储单元的输入端电性连接于所述数据存储单元，且所述后端存储单元的输出端电性连接于所述闪存。
在本发明一实施例中，所述数据转移单元包括第二输入端和第二输出端，所述第二输入端电性连接于所述数据存储单元，所述第二输出端电性连接于所述后端存储单元，其中所述第二输入端和所述第二输出端电性连接。
在本发明一实施例中，所述数据转移单元具有第二数据转移阈值，当所述前端存储单元的数据存储量达到所述第二数据转移阈值，所述数据转移单元启用所述第二输入端和所述第二输出端。
在本发明一实施例中，所述前端存储单元包括额定区域和附加区域，其中所述额定区域的存储容量小于所述附加区域，且所述额定区域写入优先级高于所述附加区域。
在本发明一实施例中，所述存储设备包括内存，所述内存包括转移启动固件，所述转移启动固件的启用时间点和所述主机数据的写入时间点一致。
在本发明一实施例中，所述内存中存储结果反馈固件，所述结果反馈固件的启用时间点随机分布在所述数据转移单元的运行时间中，其中当所述数据转移单元关闭，所述结果反馈固件对所述主机发出反馈信号。
本发明提供了一种存储设备的控制方法，基于如上所述的一种存储设备，包括以下步骤：
在接收到主机命令时，主控制器响应并处理主机命令，直到启动数据转移单元，其中在启动所述数据转移单元的同时，设置所述数据转移单元的第一数据转移阈值和第二数据转移阈值；
在所述主控制器响应并处理所述主机命令的同时，将主机数据写入前端存储单元，并在写入的所述主机数据达到所述第一数据转移阈值后，关闭所述前端存储单元；
在所述数据转移单元启动后，在写入所述主机数据的同时，将已写入所述前端存储单元的数据转移至数据存储单元，直到清空所述前端存储单元，关闭所述数据转移单元；以及
在转移所述主机数据的同时，所述主控制器处理所述主机数据，并将所述主机数据转移至闪存中。
在本发明一实施例中，所述前端存储单元包括额定区域和附加区域，其中写入所述主机数据和转移所述主机数据的步骤包括：
依次对所述额定区域和所述附加区域写入所述主机数据；
在写满所述额定区域后，写满所述附加区域前，完成对所述数据转移单元的启动；以及
当所述数据转移单元启动，所述数据转移单元依次将所述额定区域和所述附加区域的数据转移至所述数据存储单元，直到所述数据转移单元的数据转移量达到所述第一数据转移阈值。
在本发明一实施例中，所述主控制器处理所述主机数据的步骤包括：
当所述数据存储单元的数据存储量达到所述第二数据转移阈值，启用所述数据转移单元的第二输入端和第二输出端；
将数据存储单元的数据转移至后端存储单元，直到所述数据存储单元的数据存储量小于所述第二数据转移阈值；以及
在将所述数据存储单元的数据转移至所述后端存储单元的同时，将前端存储单元的数据转移至所述数据存储单元。
如上所述，本发明提供了一种存储设备及其控制方法，能够在主机命令间隔时间之间，对主机命令进行快速且准确地处理，降低了存储设备的空闲时间，提升了存储设备的性能。并且，本发明提供的存储设备能够兼顾芯片面积需求和存储设备的性能提升需求，实现多操作并行处理，将固件运行时间隐藏在数据读写进程中，从而提升了存储设备的数据传输效率。并且，本发明提供的存储设备能够兼顾存储数据写入闪存的进程，在提升前端数据传输效率的同时，兼顾了后端数据传输效率和数据存储的安全性。并且，根据本发明提供的存储设备及其控制方法，能够及时反馈存储设备的处理状态，提升每笔主机命令衔接的紧凑性，从而提升存储设备的性能。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例中存储设备的结构示意图。
图2为本发明一实施例中缓冲器和数据转移单元的结构示意图。
图3为本发明一实施例中控制固件的结构示意图。
图4为本发明一实施例中存储设备的控制方法流程图。
图5为本发明一实施例中存储设备的工作时序图。
图6为本发明一实施例中步骤S10的流程图。
图7为本发明一实施例中步骤S20的流程图。
图8为本发明一实施例中步骤S30的流程图。
图9为本发明一实施例中步骤S40的流程图。
图10为本发明一实施例中电子设备的结构原理框图。
图11为本发明一实施例中计算机可读存储介质的结构原理框图。
图中：100、存储设备；200、主控制器；201、微处理器；202、主机接口控制器；2021、第一协议通道；203、缓存控制器；204、缓冲器；2041、前端存储单元；2042、数据存储单元；2043、后端存储单元；205、闪存控制器；2051、第二协议通道；206、纠错模块；207、数据转移单元；300、闪存；400、内存；500、主机；501、主处理器；600、控制固件；601、转移启动固件；602、转移配置固件；603、结果反馈固件；604、闪存写入配置固件；700、计算机指令；701、计算机可读存储介质。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在存储器的运行进程中，主控从非易失性存储器中读出并运行固件。具体的，主控根据固件内容调用硬件资源，执行固件对应的机器动作。在本实施例中，固件为存储在可擦写可编程只读存储器（Erasable Programmable Read Only Memory，EPROM）或电可擦可编程只读存储器（Electrically Erasable Programmableread only memory，EEPROM）中的程序。本实施例提供的存储设备及其控制方法可以应用在计算机中。在计算机中，通过固件能够实现驱动、控制、解码、传送和检测等功能。且根据不同的存储要求，还能通过固件实现如纠错技术、安全刻录技术、播放控制技术等功能。
请参阅图1所示，本发明提供了存储设备100。存储设备100包括主控制器200和闪存300。在本实施例中，存储设备100为固态硬盘（Solid State Disk或Solid State Drive，SSD）。存储设备100包括主控制器200、闪存300和内存400。在本实施例中，主控制器200的一端电性连接于主机500，另一端电性连接于闪存300。其中主机500不限于中央处理器（Central Processing Unit，CPU）。在本实施例中，闪存300为NAND闪存。其中存储设备100有多个NAND闪存颗粒，且本发明不限定闪存300的数量。在本实施例中，内存400为动态随机存取内存（Dynamic Random Access Memory，DRAM）。其中内存400中存储控制固件600。其中，主控制器200包括前端区域和后端区域，前端区域用于与主机500进行数据交换，后端区域用于跟闪存300进行数据交换。
请参阅图1所示，在本发明一实施例中，主控制器200包括微处理器201、主机接口控制器202、缓存控制器203、缓冲器204、闪存控制器205和纠错模块206。其中微处理器201为精简指令系统计算机（Reduced Instruction System Computer，RISC），且具体为ARM处理器。微处理器201电性连接于主机接口控制器202、缓存控制器203和闪存控制器205。其中，主机接口控制器202通过接口与主机500电性连接，以接收主机500的指令和数据，并反馈主控制器200的数据。其中主机500和主控制器200的连接接口可以是SATA硬盘、高速串行计算机扩展总线接口（Peripheral Component Interconnect express，PCIe）、SAS接口。缓存控制器203与内存400和缓冲器204电性连接，以控制数据的转移和存储。其中，主机接口控制器202、缓存控制器203和缓冲器204位于前端区域。在本实施例中，闪存控制器205电性连接于纠错模块206，以控制对闪存300的数据读写、数据擦除和数据纠错等进程。其中纠错模块206可通过低密度奇偶校验码（Low Density Parity-Check Code，LDPC）完成对闪存300的错误检查和校正。其中，闪存控制器205和纠错模块206位于后端区域。
请参阅图1和图2所示，在本发明一实施例中，主控制器200包括第一协议通道2021和第二协议通道2051。其中，第一协议通道2021电性连接于主机500。第一协议通道2021受主机接口控制器202的调控，且第一协议通道2021为eMMC协议通道。其中，第二协议通道2051电性连接于闪存300。第二协议通道2051受微处理器201和闪存控制器205调控，且第二协议通道2051为NAND闪存协议通道。通过第一协议通道2021，主控制器200能够完成与主机500的数据交换。通过第二协议通道2051，主控制器200能够完成与闪存300的数据交换。需要说明的是，存储在主控制器200中的数据会随掉电丢失，只有将数据转移至闪存300中，才能保证数据不随掉电丢失。
请参阅图1和图2所示，在本发明一实施例中，缓冲器204包括前端存储单元2041、数据存储单元2042和后端存储单元2043。其中，前端存储单元2041、数据存储单元2042和后端存储单元2043分别包括多个数据存储寄存器，以存储不同大小的数据。其中，前端存储单元2041的存储容量大于等于2kB。且在本实施例中，前端存储单元2041的存储容量为一个存储单元的容量，且具体为例如4kB。本发明不限定数据存储单元2042和后端存储单元2043的存储容量。需要说明的是，在存储技术领域，随着集成电路变得更加复杂，芯片的面积也随之增大。前端区域与主机500直接发生数据交换，在前端区域进行数据存储容易影响到存储器效率。根据本发明提供的集成电路设计，能够兼顾固件调配效率和硬件资源的使用效率，在不大面积提升前端区域占用面积的基础上，提升存储设备100的存储效率。其中，后端存储单元2043电性连接于第二协议通道2051，以将后端存储单元2043的数据转移至闪存300中。
请参阅图1和图2所示，在本发明一实施例中，主控制器200包括数据转移单元207。数据转移单元207的一端电性连接于前端存储单元2041，数据转移单元207的另一端电性连接于数据存储单元2042，以将前端存储单元2041的数据转移至数据存储单元2042。数据存储单元2042电性连接于后端存储单元2043。在本实施例中，数据转移单元207为直接内存访问（Direct Memory Access，DMA），数据转移单元207将后端存储单元2043的一端电性连接于数据存储单元2042，另一端电性连接于第二协议通道2051。在传输主机500下发的指令时，指令通过第一协议通道2021存储在前端存储单元2041，接着通过数据转移单元207转移至数据存储单元2042，接着通过将数据存储单元2042的数据转移至后端存储单元2043，再由后端存储单元2043和第二协议通道2051将数据传输至闪存300。
请参阅图1至图3所示，在本发明一实施例中，控制固件600包括转移启动固件601、转移配置固件602、结果反馈固件603和闪存写入配置固件604。其中转移启动固件601的触发指令为接收到主机500的主机命令。转移启动固件601启动数据转移单元207，并且设置数据转移单元207的第一数据转移阈值和第二数据转移阈值。其中第一数据转移阈值用于限定数据转移单元207从前端存储单元2041转移至数据存储单元2042的数据量。第二数据转移阈值用于限定数据存储单元2042存储的数量。在将数据从前端存储单元2041转移至数据存储单元2042时，通过转移配置固件602配置主机数据在数据存储单元2042中的存储位置。结果反馈固件603用于获取数据转移单元207的状态，以确定前端存储单元2041是否关闭。当前端存储单元2041关闭，结果反馈固件603对主机500发送信号，以使主机500进行后续操作。在将主机数据从数据存储单元2042转移至后端存储单元2043时，以及将主机数据从后端存储单元2043转移至闪存300中时，通过闪存写入配置固件604配置主机数据在闪存300中的存储位置。并且通过闪存写入配置固件604配置主机数据的地址映射信息。
请参阅图1至图4所示，在设置前端存储单元2041、数据存储单元2042和后端存储单元2043的基础上。且在设置前端存储单元2041的存储容量大于2kB的基础上。本发明还提供了存储设备100的控制方法，且存储设备100的控制方法包括步骤S10至步骤S60。
步骤S10、在接收到主机命令时，主控制器响应并处理主机命令，直到启动数据转移单元，其中在启动数据转移单元的同时，设置数据转移单元的第一数据转移阈值和第二数据转移阈值。
步骤S20、在主控制器响应并处理主机命令的同时，将主机数据写入前端存储单元，并在写入的主机数据达到第一数据转移阈值后，关闭前端存储单元。
步骤S30、在数据转移单元启动后，在写入主机数据的同时，将已写入前端存储单元的数据转移至数据存储单元，直到清空前端存储单元后，关闭数据转移单元。
步骤S40、在转移主机数据的同时，主控制器处理主机数据，并将主机数据转移至闪存中。
请参阅图1至图6所示，在本发明一实施例中，主机500具有主机命令间隔时间T0。主机命令间隔时间T0设置在主机500的工作时间内，将主机500的工作时间划分为多个工作周期。在主机命令间隔时间T0内，主机500处于空闲状态。在主机500的工作周期内，主机500对主控制器200发出命令，完成对闪存300的调用。在步骤S10中，在主机命令间隔时间T0结束后，主机500通过第一协议通道2021对主控制器200发出主机命令。在本实施例中，步骤S10包括步骤S11至步骤S13。
步骤S11、主控制器接收主机命令。
步骤S12、运行转移启动固件，配置第一数据转移阈值和第二数据转移阈值。
步骤S13、运行转移启动固件，启动数据转移单元。
请参阅图1至图6所示，在本发明一实施例中，在步骤S10中，微处理器201接收到主机命令后，调用转移启动固件601。转移启动固件601设置数据转移单元207的第一数据转移阈值和第二数据转移阈值，并启动数据转移单元207。其中转移启动固件601具有主机命令响应处理时间t1。需要说明的是，在集成电路中，接收到命令时，运行固件到启动数据转移单元207的时间受到版图设计中金属布线长度的限制。不同的版图设计具有不同程度的电路延时时间。本发明并不限定主机命令响应处理时间t1的具体数值。
请参阅图1至图5，以及图7所示，在本发明一实施例中，在执行步骤S10的同时执行步骤S20。具体的，在步骤S11后，执行步骤S20。其中步骤S20包括步骤S21至步骤S25。
步骤S21、当主控制器接收到主机命令，在主机数据中提取出待写主机数据。
步骤S22、将待写主机数据划分为额定数据、第一数据和第二数据。
步骤S23、当对前端存储单元依次写入额定数据、第一数据和第二数据。
步骤S24、判断第二数据是否写完。
步骤S25、当第二数据写完，关闭前端存储单元。
请参阅图1至图7所示，在本发明一实施例中，在步骤S11中，当主控制器200接收到主机命令时，执行步骤S12的同时执行步骤S21。在步骤S21中，根据主机数据的数量，获取待写主机数据。在步骤S22中，设置待写数据量。其中待写数据量可以是前端存储单元2041的大小，且具体为例如4kB。本发明不限定主机数据的大小。在步骤S21中，将主机数据划分为多笔待写数据，并分批写入前端存储单元2041中。其中每笔待写数据的数据量为待写数据量。在本实施例中，前端存储单元2041包括额定区域和附加区域，其中附加区域的存储容量大于额定区域的存储容量。在本实施例中，可以通过调整为寄存器的数量来调整额定区域和附加区域的存储容量。其中，额定区域的存储容量为512byte。附加区域包括第一区和第二区，其中第一区的存储容量小于第二区的存储容量。具体的，第一区的存储容量为例如1.5kB，第二区的存储容量为例如2kB。需要说明的是，第一区和第二区并非设置在附加区域中的不同物理结构。其中额定区域、第一区和第二区的数据写入是连续的。在步骤S23中，依次对前端存储单元2041写入额定数据、第一数据和第二数据。其中额定数据写入额定区域，第一数据和第二数据写入附加区域。在步骤S24中，判断第二数据是否写完，当第二数据写完，执行步骤S25。在步骤S25中，关闭前端存储单元2041，以避免下一批的待写主机数据涌入。
请参阅图1至图5，以及图7所示，在本发明一实施例中，额定数据写入额定区域的时间为额定数据写入时间t2，对附加区域写入第一数据的时间为第一数据写入时间t3。对附加区域写入第二数据的时间为第二数据写入时间t6。其中，额定数据写入时间t2、第一数据写入时间t3和第二数据写入时间t6连续。并且第二数据写入时间t6大于第一数据写入时间t3，第一数据写入时间t3大于额定数据写入时间t2。其中主机命令响应处理时间t1大于额定数据写入时间t2。在写入第一数据时，转移启动固件601完成对主机命令的处理。在写入第二数据时，数据转移单元207已经开始搬移写入前端存储单元2041的数据。其中，在数据转移单元207启动后，此时前端存储单元2041中已经具有完整的额定数据，从而能够满足数据转移单元207对输入端数据的获取。并且，在数据转移单元207完成对额定数据的转移后，能立刻继续转移第一数据，从而避免了空闲时间的出现，提升了存储设备100的数据转移效率。
请参阅图1至图5，以及图7和图8所示，在本发明一实施例中，转移启动固件601运行完毕后，数据转移单元207启动。数据转移单元207启动后，开始第一数据搬移进程。其中，步骤S30包括步骤S31至步骤S35。
步骤S31、判断数据转移单元是否启动。
步骤S32、当数据转移单元启动，从前端存储单元获取第一输入端数据。
步骤S33、在数据存储单元中配置第一输出地址。
步骤S34、将第一输入端数据转移至第一输出地址。
步骤S35、判断数据转移单元的第一数据转移量是否达到第一数据转移阈值，若数据转移单元的数据转移量未达到第一数据转移阈值，返回步骤S32。
步骤S36、当数据转移单元的数据转移量达到第一数据转移阈值，停止转移数据，并关闭数据转移单元。
请参阅图1至图5，以及图7和图8所示，在本发明一实施例中，数据转移单元207在工作时，首先获取输入端的地址和输出端的地址，接着在微处理器201不参与的情况下直接将完成数据转移。在步骤S31中，当数据转移单元207启动，执行步骤S32。在步骤S32中，从前端存储单元2041中获取第一输入端数据。其中，第一输入端数据为已经写入前端存储单元2041的数据，且数据转移单元207根据写入时序，优先获取时序较早的第一输入端数据。在步骤S33中，通过转移配置固件602在数据存储单元2042配置第一输出地址。其中第一输出地址对应着数据存储单元2042中的存储单位。在本实施例中一个存储单位可以是例如4kB的数据。具体的，转移配置固件602将数据存储单元2042中空白且处于可调用状态的存储单位设置为第一输出地址。在步骤S34中，数据转移单元207获取第一输入端数据，并将第一输入端数据转移至第一输出地址。每转移一笔数据，例如转移0.5kB的数据，进行步骤S35中的判断。在步骤S35中，判断数据转移单元207已转移的数据量是否达到第一数据转移阈值。当数据转移单元207已转移的数据量达到第一数据转移阈值，执行步骤S36，关闭数据转移单元207，停止转移数据。当数据转移单元207已转移的数据量未达到第一数据转移阈值，返回步骤S32，重复步骤S32至步骤S35。从前端存储单元2041中获取下一笔第一输入端数据，并配置另一第一输出地址，并进行数据转移，直到数据转移单元207转移的数据量达到第一数据转移阈值。
请参阅图1至图5，以及图7至图9所示，在本发明一实施例中，在步骤S30中，数据转移单元207具有数据搬移时间t4。在步骤S40中，在数据转移单元207工作的同时，转移配置固件602和结果反馈固件603，以及闪存写入配置固件604也在运行进程中。在本实施例中，转移配置固件602和结果反馈固件603，以及闪存写入配置固件604的运行时间为固件处理数据的时间t5。在数据转移单元207启动后，数据转移单元207开始工作的同时，固件也开始处理主机数据和写入地址信息。其中，数据搬移时间t4和固件处理数据的时间t5的开始节点早于第二数据写入时间t6的开始节点。第二数据写入时间t6的结束节点晚于数据搬移时间t4的结束节点。固件处理数据的时间t5的结束节点晚于数据搬移时间t4的结束节点。需要说明的是，图5中固件处理数据的时间t5仅为示意图，不能根据图示长度比例表明时间各个时间段间的比例关系。其中，步骤S40包括步骤S41至步骤S48。
步骤S41、在数据转移单元启动后，获取第一输入端数据，并配置第一输出地址。
步骤S42、判断数据存储单元的数据量是否达到第二数据转移阈值。
步骤S43、当数据存储单元的数据量达到第二数据转移阈值，获取第二输入端数据，并配置第二输出地址。
步骤S44、将第二输入端数据转移至第二输出地址。
步骤S45、将后端存储单元的数据转移至闪存。
步骤S46、判断数据转移单元的第二数据转移量达到第二数据转移阈值。
步骤S47、判断数据转移单元是否关闭。
步骤S48、当数据转移单元关闭，对主机发送反馈信号，并预备接收下一笔主机数据。
请参阅图1至图5，以及图7至图9所示，在本发明一实施例中，在步骤S31中，当数据转移单元207启动，转移配置固件602执行步骤S41，与此同时数据转移单元207在转移配置固件602的控制下，执行步骤S32和步骤S33。其中步骤S41对应步骤S32和步骤S33。在数据转移单元207获取第一输入端数据和第一输出地址后，直接将第一输入端数据转移至第一输出地址。在步骤S42中，数据存储单元2042的数据量达到第二数据转移阈值，执行步骤S43。在步骤S43中，获取第二输入端数据，并配置第二输出地址。其中第二输入端数据为数据存储单元2042中的数据，第二输出地址为后端存储单元2043的一个存储单位。在本实施例中一个存储单位可以是例如4kB的数据。接着执行步骤S44，通过数据转移单元207将第二输入端数据转移至第二输出地址。其中第二输入端数据的数据量限制为一个存储单位。在步骤S45中，每转移完一次第二输入端数据，判断数据转移单元207的第二数据转移量是否达到第二数据转移阈值。其中第二数据转移量为从数据存储单元2042转移至后端存储单元2043的数据量。在本实施例中，第二数据转移阈值为第一数据转移阈值的倍数，且具体可以是前端存储单元2041的倍数。具体的，第二数据转移阈值为例如32kB。当数据转移单元207的第二数据转移量达到第二数据转移阈值，接着执行步骤S46，将后端存储单元2043的数据转移至闪存300中。当数据转移单元207的第二数据转移量未达到第二数据转移阈值，则返回步骤S43，继续获取第二输入端数据。
请参阅图1至图5，以及图7至图9所示，在本发明一实施例中，本发明中存储设备100的控制方法包括第一数据转移进程、第二数据转移进程和第三数据转移进程。其中第一数据转移进程用于前端存储单元2041中的数据转移至数据存储单元2042。第二数据转移进程用于将数据存储单元2042中的数据转移至后端存储单元2043中。第三数据转移进程用于将后端存储单元2043的数据转移至闪存300中。在图5中，数据搬移时间t4对应第一数据搬移进程和第二数据搬移进程，以及第三数据搬移进程。固件处理数据的时间t5还包括配置地址的时间和反馈数据存储单元2042状态的时间。具体的，在步骤S46中，闪存写入配置固件604获取数据写入闪存300的位置，并且在闪存300中形成写入数据的地址映射信息，并对地址映射信息进行存储。需要说明的是第一数据转移进程、第二数据转移进程和第三数据转移进程相互独立，可同时进行也可以分别进行。但对于具体的数据，同一时间内仅能参与第一数据转移进程、第二数据转移进程和第三数据转移进程的任一进程。且具体的，数据存储依次经过第一数据转移进程、第二数据转移进程和第三数据转移进程。
请参阅图1至图5，以及图7至图9所示，在本发明一实施例中，在第一数据转移进程、第二数据转移进程和第三数据转移进程中，结果反馈固件603随机运行或是按照预设周期运行。其中结果反馈固件603用于检测数据转移单元207的状态。具体的，当数据转移单元207处于开启状态，结果反馈固件603不做响应。当数据转移单元207处于关闭状态，执行步骤S48，结果反馈固件603对主机500发送反馈信号，以告知主机500此时存储设备100处于可操作状态。在可操作状态下，存储设备100能够继续接收主机500的主机命令，并继续进行第一数据转移进程、第二数据转移进程和第三数据转移进程。在本实施例中，结果反馈固件603为状态查询代码。其中多个状态查询代码等间隔或随机分布在控制固件600中。其中多个状态查询代码的等间隔分布体现为时序轴上间隔的时序时间相等。具体的，状态查询代码分布在转移配置固件602和闪存写入配置固件604中，以随时查询数据转移单元207的状态，及时告知主机500存储设备100已完成上一轮配置，从而节约数据传输时间。提升存储效率。
请参阅图1至图5，以及图7至图9所示，在主控制器200接收到主机命令后，转移启动固件601启动数据转移单元207，其中数据转移单元207的启动时间为主机命令响应处理时间t1。在主控制器200接收到主机命令的同时，对前端存储单元2041依次写入512byte的额定数据、例如1.5kB的第一数据和例如2kB的第二数据。其中额定数据的写入时间为t2，第一数据的写入时间为t3，第三数据的写入时间为t4。在本实施例中，主机命令响应时间t1和额定数据写入时间t2的开始节点一致，且主机命令响应时间t1的结束节点晚于额定数据写入时间t2。第一数据写入时间为t3的结束节点晚于的主机命令响应时间t1结束节点。其中数据搬移时间t4和固件处理数据的时间t5具有相同的开始节点。且数据搬移时间t4的结束节点早于固件处理数据的时间t5的结束节点。其中第二数据写入时间t6的开始节点晚于数据搬移时间t4的开始节点，第二数据写入时间t6的结束节点早于数据搬移时间t4的结束节点。在固件处理数据的时间t5结束后，进入主机命令间隔时间T0。在主机命令间隔时间T0结束后，主机500对主控制器200发送下一轮主机命令。
请参阅图1至图5，以及图7至图9所示，以对闪存300写入第一笔数据为例说明本发明提供的存储设备100的控制方法。在本实施例中，第一数据转移阈值为例如4kB，第二数据转移阈值为例如32kB。在数据转移单元207启动后，转移第一笔4kB的主机数据。当数据转移单元207的第一数据转移量达到第一数据转移阈值，例如4kB，关闭数据转移单元207和前端存储单元2041。其中，先关闭前端存储单元2041，阻止下一轮数据的写入，接着在数据转移单元207达到第一数据转移阈值后，将数据转移单元207关闭。在本实施例中，当结果反馈固件603检测到数据转移单元207关闭，对主机500发送反馈信号。其中结果反馈固件603高频运行，能够及时发送反馈信号。当主机500接收到反馈信号，前端存储单元2041打开，预备接收主机500的下一笔主机命令。以此类推，直到对数据存储单元2042转移完第8笔主机数据后，数据存储单元2042的数据量达到32kB。此时，准备将数据存储单元2042的数据分多笔转移至后端存储单元2043中。具体的，转移完第8笔主机数据后，关闭数据转移单元207。第9笔的4kB主机数据写入前端存储单元2041，接着进行第一数据转移进程。在将第9笔的4kB主机数据写入前端存储单元2041的同时，进行第二数据转移进程，将数据存储单元2042中的数据分多笔转移至后端存储单元2043中，其中转移的每笔数据为例如4kB。因此在主机数据写入前端存储单元2041的同时，数据存储单元2042的存储空间也被腾出，以使主机数据转移至数据存储单元2042中。
请参阅图1至图5，以及图7至图9所示，当写完第9笔的4kB主机数据后，前端存储单元2041关闭。在转移完第9笔的4kB主机数据后，数据转移单元207关闭。需要说明的是，此时第二数据转移进程可以完成例如4kB的数据，根据通道速度的不同功能，第二数据转移进程还可以完成超过4kB数据的转移。例如完成了8kB的数据转移、例如16kB的数据转移等等。在本实施例中，第二数据转移进程完成了例如4kB的数据转移。因此每次进行第一数据转移进程的同时，也进行第二数据转移进程。本发明对第三数据转移进程不做限定。在本实施例中，可以通过数据转移单元207进行第三数据转移进程，其中第一数据转移进程、第二数据转移进程和第三数据转移进程可以同时进行。
请参阅图1至图5，以及图7至图9所示，对本发明提供的存储设备100进行数据写入时间测试。其中，常规完成一次数据写入需要76.8微秒。而根据本发明提供的存储设备100，完成一次数据写入需要69.5微秒。根据发明提供的存储设备100，每一次数据写入就能够缩减数据传输时间达到7.3微秒。在愈发复杂的集成电路设计中，以及越来越庞大的指令集下，本发明提供的存储设备100能够节约极多数据传输时间。需要说明的是，集成电路越复杂，指令集越庞大，本发明能够节约的数据传输时间就越多。因此根据本发明能够显著提升存储设备100的性能。
请参阅图10所示，本发明还提出一种电子设备，所述电子设备包括主处理器501和存储设备100，存储设备100存储有程序指令，主处理器501运行程序指令实现上述的存储设备100的控制方法。其中，主处理器501可以是通用处理器，包括中央处理器（CentralProcessing Unit，简称CPU）、网络处理器（Network Processor，简称NP）等；还可以是数字信号处理器（Digital Signal Processing，简称DSP）、专用集成电路（ApplicationSpecific Integrated Circuit，简称ASIC）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件；存储设备100可能包含随机存取存储器（Random Access Memory，简称RAM），也可能还包括非易失性存储器（Non-Volatile Memory），例如至少一个磁盘存储器。存储设备100也可以为随机存取存储器（Random Access Memory，RAM）类型的内部存储器，主处理器501、存储设备100可以集成为一个或多个独立的电路或硬件，如：专用集成电路（Application SpecificIntegrated Circuit，ASIC）。需要说明的是，上述的存储设备100中的计算机程序可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，电子设备，或者网络设备等）执行本发明各个实施例方法的全部或部分步骤。
请参阅图11所示，本发明还提出一种计算机可读存储介质701，所述计算机可读存储介质701存储有计算机指令700，所述计算机指令700用于使所述计算机执行上述的存储设备100的控制方法。计算机可读存储介质701可以是电子介质、磁介质、光介质、电磁介质、红外介质或半导体系统或传播介质。计算机可读存储介质701还可以包括半导体或固态存储器、磁带、可移动计算机磁盘、随机存取存储器（RAM）、只读存储器（ROM）、硬磁盘和光盘。光盘可以包括光盘-只读存储器（CD-ROM）、光盘-读/写（CD-RW）和DVD。
本发明提供了一种存储设备及其控制方法，其中存储设备包括主控制器和闪存。其中主控制器与主机电性连接，以接收主机命令和主机数据。闪存与主控制器电性连接。在本实施例中，主控制器包括数据转移单元、前端存储单元和数据存储单元。其中，数据转移单元具有第一输入端和第一输出端，且第一输入端和第一输出端电性连接，当主控制器接收到主机命令，数据转移单元启动，且数据转移单元启用第一输入端和第一输出端，其中，当数据转移单元的数据转移量达到第一数据转移阈值，数据转移单元关闭。前端存储单元电性连接于第一输入端，当主控制器接收到主机命令，前端存储单元开启，且主机对前端存储单元写入主机数据。数据存储单元电性连接于第一输出端。本发明提供了一种存储设备及其控制方法，能够在主机命令间隔时间之间，对主机命令进行快速且准确地处理，降低了存储设备的空闲时间，提升了存储设备的性能。并且，本发明提供的存储设备能够兼顾芯片面积需求和存储设备的性能提升需求，实现多操作并行处理，将固件运行时间隐藏在数据读写进程中，从而提升了存储设备的数据传输效率。并且，本发明提供的存储设备能够兼顾存储数据写入闪存的进程，在提升前端数据传输效率的同时，兼顾了后端数据传输效率和数据存储的安全性。并且，根据本发明提供的存储设备及其控制方法，能够及时反馈存储设备的处理状态，提升每笔主机命令衔接的紧凑性，从而提升存储设备的性能。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1. 一种存储设备，其特征在于，包括：
主控制器，与主机电性连接，以接收主机命令和主机数据；以及
闪存，与所述主控制器电性连接；
其中所述主控制器包括：
数据转移单元，所述数据转移单元具有第一输入端和第一输出端，且所述第一输入端和所述第一输出端电性连接，当所述主控制器接收到所述主机命令，所述数据转移单元启动，且所述数据转移单元启用所述第一输入端和所述第一输出端，其中，当所述数据转移单元的数据转移量达到第一数据转移阈值，所述数据转移单元关闭；
前端存储单元，电性连接于所述第一输入端，当所述主控制器接收到所述主机命令，所述前端存储单元开启，且所述主机对所述前端存储单元写入所述主机数据；以及
数据存储单元，电性连接于所述第一输出端。
2.根据权利要求1所述的一种存储设备，其特征在于，所述主控制器包括后端存储单元，所述后端存储单元的输入端电性连接于所述数据存储单元，且所述后端存储单元的输出端电性连接于所述闪存。
3.根据权利要求2所述的一种存储设备，其特征在于，所述数据转移单元包括第二输入端和第二输出端，所述第二输入端电性连接于所述数据存储单元，所述第二输出端电性连接于所述后端存储单元，其中所述第二输入端和所述第二输出端电性连接。
4.根据权利要求3所述的一种存储设备，其特征在于，所述数据转移单元具有第二数据转移阈值，当所述前端存储单元的数据存储量达到所述第二数据转移阈值，所述数据转移单元启用所述第二输入端和所述第二输出端。
5.根据权利要求1所述的一种存储设备，其特征在于，所述前端存储单元包括额定区域和附加区域，其中所述额定区域的存储容量小于所述附加区域，且所述额定区域写入优先级高于所述附加区域。
6.根据权利要求1所述的一种存储设备，其特征在于，所述存储设备包括内存，所述内存包括转移启动固件，所述转移启动固件的启用时间点和所述主机数据的写入时间点一致。
7.根据权利要求6所述的一种存储设备，其特征在于，所述内存中存储结果反馈固件，所述结果反馈固件的启用时间点随机分布在所述数据转移单元的运行时间中，其中当所述数据转移单元关闭，所述结果反馈固件对所述主机发出反馈信号。
8.一种存储设备的控制方法，基于如权利要求1所述的一种存储设备，其特征在于，包括以下步骤：
在接收到主机命令时，主控制器响应并处理主机命令，直到启动数据转移单元，其中在启动所述数据转移单元的同时，设置所述数据转移单元的第一数据转移阈值和第二数据转移阈值；
在所述主控制器响应并处理所述主机命令的同时，将主机数据写入前端存储单元，并在写入的所述主机数据达到所述第一数据转移阈值后，关闭所述前端存储单元；
在所述数据转移单元启动后，在写入所述主机数据的同时，将已写入所述前端存储单元的数据转移至数据存储单元，直到清空所述前端存储单元，关闭所述数据转移单元；以及
在转移所述主机数据的同时，所述主控制器处理所述主机数据，并将所述主机数据转移至闪存中。
9.根据权利要求8所述的一种存储设备的控制方法，其特征在于，所述前端存储单元包括额定区域和附加区域，其中写入所述主机数据和转移所述主机数据的步骤包括：
依次对所述额定区域和所述附加区域写入所述主机数据；
在写满所述额定区域后，写满所述附加区域前，完成对所述数据转移单元的启动；以及
当所述数据转移单元启动，所述数据转移单元依次将所述额定区域和所述附加区域的数据转移至所述数据存储单元，直到所述数据转移单元的数据转移量达到所述第一数据转移阈值。
10.根据权利要求8所述的一种存储设备的控制方法，其特征在于，所述主控制器处理所述主机数据的步骤包括：
当所述数据存储单元的数据存储量达到所述第二数据转移阈值，启用所述数据转移单元的第二输入端和第二输出端；
将数据存储单元的数据转移至后端存储单元，直到所述数据存储单元的数据存储量小于所述第二数据转移阈值；以及
在将所述数据存储单元的数据转移至所述后端存储单元的同时，将前端存储单元的数据转移至所述数据存储单元。
CN202311169614.8A 2023-09-12 2023-09-12 一种存储设备及其控制方法 Active CN116909492B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311169614.8A CN116909492B (zh) 2023-09-12 2023-09-12 一种存储设备及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311169614.8A CN116909492B (zh) 2023-09-12 2023-09-12 一种存储设备及其控制方法

Publications (2)

Publication Number Publication Date
CN116909492A true CN116909492A (zh) 2023-10-20
CN116909492B CN116909492B (zh) 2023-12-08

Family

ID=88351450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311169614.8A Active CN116909492B (zh) 2023-09-12 2023-09-12 一种存储设备及其控制方法

Country Status (1)

Country Link
CN (1) CN116909492B (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140149637A1 (en) * 2012-11-23 2014-05-29 Hong Kong Applied Science and Technology Research Institute Company Limited Method and system for performing data transfer with a flash storage medium
US20140344518A1 (en) * 2013-05-20 2014-11-20 Fujitsu Limited Apparatus and method for performing data transfer between storages
US20150347033A1 (en) * 2013-02-12 2015-12-03 Kabushiki Kaisha Toshiba Storage controlling device, storage controlling method, storage system and program
US20170160957A1 (en) * 2015-12-03 2017-06-08 Sandisk Technologies Inc. Efficiently Managing Unmapped Blocks to Extend Life of Solid State Drive
CN106970765A (zh) * 2017-04-25 2017-07-21 杭州宏杉科技股份有限公司 数据存储方法及装置
CN110209608A (zh) * 2018-02-28 2019-09-06 爱思开海力士有限公司 存储系统和包括存储系统的数据处理系统
CN110321068A (zh) * 2018-03-29 2019-10-11 爱思开海力士有限公司 存储器控制器及操作存储器控制器的方法
US20200004463A1 (en) * 2018-05-25 2020-01-02 Hitachi, Ltd. Storage system and control method thereof
CN111625188A (zh) * 2020-05-19 2020-09-04 合肥康芯威存储技术有限公司 一种存储器及其数据写入方法与存储系统
CN112068765A (zh) * 2019-06-10 2020-12-11 伊姆西Ip控股有限责任公司 管理存储系统的方法、设备和计算机程序产品
CN113010098A (zh) * 2019-12-20 2021-06-22 爱思开海力士有限公司 用于提高存储器系统的输入/输出吞吐量的设备和方法
US20210405900A1 (en) * 2020-06-25 2021-12-30 Kioxia Corporation Storage device, storage system, and control method
CN114153649A (zh) * 2021-12-09 2022-03-08 合肥康芯威存储技术有限公司 一种数据存储设备及其控制方法与电子设备
US11372570B1 (en) * 2021-02-12 2022-06-28 Hitachi, Ltd. Storage device, computer system, and data transfer program for deduplication
US20220269434A1 (en) * 2021-02-25 2022-08-25 SK Hynix Inc. Utilization based dynamic shared buffer in data storage system
CN116149559A (zh) * 2023-02-21 2023-05-23 苏州浪潮智能科技有限公司 队列处理方法、装置、服务器、电子设备和存储介质
CN116578246A (zh) * 2023-07-05 2023-08-11 合肥康芯威存储技术有限公司 一种存储设备及其控制方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140149637A1 (en) * 2012-11-23 2014-05-29 Hong Kong Applied Science and Technology Research Institute Company Limited Method and system for performing data transfer with a flash storage medium
US20150347033A1 (en) * 2013-02-12 2015-12-03 Kabushiki Kaisha Toshiba Storage controlling device, storage controlling method, storage system and program
US20140344518A1 (en) * 2013-05-20 2014-11-20 Fujitsu Limited Apparatus and method for performing data transfer between storages
US20170160957A1 (en) * 2015-12-03 2017-06-08 Sandisk Technologies Inc. Efficiently Managing Unmapped Blocks to Extend Life of Solid State Drive
CN106970765A (zh) * 2017-04-25 2017-07-21 杭州宏杉科技股份有限公司 数据存储方法及装置
CN110209608A (zh) * 2018-02-28 2019-09-06 爱思开海力士有限公司 存储系统和包括存储系统的数据处理系统
CN110321068A (zh) * 2018-03-29 2019-10-11 爱思开海力士有限公司 存储器控制器及操作存储器控制器的方法
US20200004463A1 (en) * 2018-05-25 2020-01-02 Hitachi, Ltd. Storage system and control method thereof
CN112068765A (zh) * 2019-06-10 2020-12-11 伊姆西Ip控股有限责任公司 管理存储系统的方法、设备和计算机程序产品
CN113010098A (zh) * 2019-12-20 2021-06-22 爱思开海力士有限公司 用于提高存储器系统的输入/输出吞吐量的设备和方法
CN111625188A (zh) * 2020-05-19 2020-09-04 合肥康芯威存储技术有限公司 一种存储器及其数据写入方法与存储系统
US20210405900A1 (en) * 2020-06-25 2021-12-30 Kioxia Corporation Storage device, storage system, and control method
US11372570B1 (en) * 2021-02-12 2022-06-28 Hitachi, Ltd. Storage device, computer system, and data transfer program for deduplication
US20220269434A1 (en) * 2021-02-25 2022-08-25 SK Hynix Inc. Utilization based dynamic shared buffer in data storage system
CN114153649A (zh) * 2021-12-09 2022-03-08 合肥康芯威存储技术有限公司 一种数据存储设备及其控制方法与电子设备
CN116149559A (zh) * 2023-02-21 2023-05-23 苏州浪潮智能科技有限公司 队列处理方法、装置、服务器、电子设备和存储介质
CN116578246A (zh) * 2023-07-05 2023-08-11 合肥康芯威存储技术有限公司 一种存储设备及其控制方法

Also Published As

Publication number Publication date
CN116909492B (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
JP6602823B2 (ja) メモリ機器のための拡張利用範囲
JP5449152B2 (ja) フラッシュメモリシステムにおける段階的ガーベッジコレクションおよびハウスキーピング操作
US20130013853A1 (en) Command executing method, memory controller and memory storage apparatus
TWI684860B (zh) 用來進行讀取加速之方法以及資料儲存裝置及其控制器
US8285920B2 (en) Memory device with dynamic controllable physical logical mapping table loading
CN111796771B (zh) 闪存控制器、固态硬盘及其控制器、闪存命令管理方法
KR102293919B1 (ko) 반도체 장치에 대한 상태 읽기를 수행하는 반도체 시스템 및 그것의 동작 방법
CN111108488B (zh) 内存块回收方法和装置
TW202139012A (zh) 用來進行記憶裝置的存取管理之方法、記憶裝置及其控制器、主裝置以及電子裝置
TWI828963B (zh) 用於控制不同類型儲存單元的裝置及電腦程式產品
TWI612473B (zh) 垃圾回收方法以及使用該方法的裝置
JP2011018222A (ja) インタリーブ制御装置、インタリーブ制御方法及びメモリシステム
US11132308B2 (en) Semiconductor device and semiconductor system
CN116909492B (zh) 一种存储设备及其控制方法
CN113867640A (zh) 存储器轮询方法、存储器存储装置及存储器控制电路单元
US9690515B2 (en) Delayed automation to maximize the utilization of read and write cache
CN116679887B (zh) 用于NAND Flash的通用控制模块及方法
CN105718396A (zh) 一种大数据主设备传输的i2c总线装置及其通讯方法
CN111208757A (zh) 一种基于FPGA的eMMC主控制器
TWI636363B (zh) 用來於一記憶裝置中進行動態資源管理之方法以及記憶裝置及其控制器
CN114625307A (zh) 计算机可读存储介质、闪存芯片的数据读取方法及装置
US20230244615A1 (en) Memory device, method for controlling memory device and memory system
US11989448B2 (en) Memory controller and memory system including the same
TW202333063A (zh) 記憶體系統
WO2024021786A1 (zh) 数据读写的方法、控制器和存储设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant